JPS6344242A - マイクロプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 アドレスを変換するアドレス変換回路をマイクロプロセ
ッサと共に内蔵されたシステムを構成せしめ、変換され
たアドレス信号を外部記憶装置に接続することにより、
外部記憶装置におけるアドレス配列の解読を防止するこ
とにより、記憶装置に収められたプログラムの解読盗用
を防止するようにした。

〔産業上の利用分野〕

本発明はマイクロプロセッサの改良に関する。

マイクロプロセッサはその機能を発揮させる為に、プロ
グラム及びデータが必要である。これらの情報４よ外部
記憶装置のアドレスを指定することにより、続出専用記
憶装置ＲＯＭから読出したり、随時書込続出可能記憶装
置ＲＡ？Ｉ或いはその他の記憶装置を使用して書込と続
出が行なわれる。

マイクロプロセッサは記憶装置をアクセスするときアド
レスバス、データバス、及び制御信号を使用するが、マ
イクロプロセッサシステムの構成要素として記憶装置に
格納されたプログラムは最も重要なものである。

記憶装置に格納されたプログラムは必要なときアドレス
を指定して取出される。

従ってアドレス部ち記憶位置が判明すればプログラム構
成を知ることが出来る。

単純なアドレスを与えた記憶装置ではプログラムの秘密
性を保持することが出来ないからアドレス変換機能を備
えたマイクロプロセッサの堤供が望まれる。

〔従来の技術〕

従来マイクロプロセッサが記憶装置をアクセスする場合
、第５図に示す様に、ＲＯＭ或いはＲＡＭ　２のアドレ
ス端子へ〇〜Ａｎとマイクロプロセッサのアドレス端子
ＡＯ〜Ａｎを複雑な対応関係とするアドレス変換回路３
を使用して接続して、記憶装置２のプログラムの解読を
困難にしたものがある。この変換回路手段は、マイクロ
プロセッサのアドレス端子へ〇を例えば記憶装置のアド
レス端子Ａｌｌとまたアドレス端子Δ１を記憶装置のア
ドレス端子Ａ５と結ぶ様な接続線を設けることによって
実現される。

この様な接続線の取付は方を変化させれば複雑なアドレ
ス変換を行うことが出来る。

〔発明が解決しようとする問題点〕

しかし上記、従来手段による場合、マイクロプロセッサ
１のアドレス端子ＡＯ＝Ａｎと記ｔＱ装置のアドレス端
子ＡＯ〜Ａｎは外部から容易に検査出来るのでアドレス
変換規則は簡単に割出されてしまい、記憶装置内のプロ
グラムを第三者によって解読され、模倣改造を可能にす
るという問題点がある。

〔問題点を解決するための手段〕

前記問題点は、第１図の本発明の原理図に示す様に、マ
イクロプロセッサチップ１１のアドレス変換回路ｎを変
換し、マイクロプロセッサのアドレス端子同゛〜Ａｎ’
を外部記憶装置２へ直接接続させるアドレス変換回路１
３と、該変換回路１３の変換機能を変更固定出来る変換
機能作成回路１２とをマイクロプロセッサチップ１と共
に一つのシステムとして内臓せしめる本発明のマイク凸
プロセッサによって解決される。

〔作用〕

本発明のマイクロプロセッサにおいてはアドレス端子は
内部の変換回路１３によって変換されマイクロプロセッ
サの外部記憶装置２へのアドレス端子へ〇’　〜＾ｎ°
には既に変換されたアドレスが出力されて直接に外部記
憶装置２に接続される。また変換回路１３はマイクロプ
ロセッサチップ１１と共にシステム内に内臓されており
、変換回路１３の入力端子と出力端子を調べることを不
可能としてアドレスの変換則を察知されることを阻止で
きる。

本発明によれば変換機能作成回路１２と変換回路１３は
小型に作られマイクロプロセッサチップと共に例えば、
同一パフケージ内に封止出来、アドレス変換則は予めパ
フケージに納める前に構成させ与えておくか、または内
臓させたシステムを構成した後に外部から任意に指定し
設定固定可能である。

〔実施例〕

以下図示実施例に従って本発明の詳細な説明明する。

第２図は本発明の一実施例のマイクロプロセッサのブロ
ック回路図である。

図示実施例ではアドレス変換回路１３はアドレス線に対
応した数の排他的論理和回路Ｅχ０〜ＥＸｎを備え、各
排他的論理和回路は変換機能作成回路１２から“１”レ
ベル若しくは“Ｏ”レベルの電圧を供給される。また各
排他的論理和回路の他方の入力部へはマイクロプロセッ
サチップ１１のアドレス端子へ〇〜Ａｎの出力が供給さ
れる。

排他的論理和回路は公知の如く一人力が“Ｏ”レベルに
固定されると、出力信号は他方の入力レベルと同一レベ
ルの信号を出力させる。また一人力が“１”レベルに固
定されると、出力部には他方の入力レベルを反転したレ
ベルの信号を出力させる。

図示実施例の変換機能作成回路１２は各排他的論理和回
路ＥｘＯ〜Ｅｘｎへそれぞれ固定レベルの入力を与える
から、そのレベルの選択固定によって、他方の入力部に
与えるアドレス線のレベルを適宜に変換させてＡＯ’　
〜Ａｎ’　に出力させる。

今、１ｗ７とし、１６進数にてアドレスを表すものとす
る。マイクロプロセッサチップ１１の隣接するアドレス
端子に接続する変換回路の排他的論理和回路に交互に固
定した“１”レベルと°０”レベルを変換機能作成回路
１２から与えた場合、マイクロプロセッサチップ１１の
アドレス線ＡＯ−Ａ７にて指定されるアドレスは、第３
図の表に示す様に、変換回路１３の出力部アドレス端子
ＡＯ”〜Ａ７°では異なるアドレスに変換される。

マイクロプロセッサチップ１１のアドレス端子で、例え
ば、アドレス０２は変換回路１３の出力部アドレス端子
ではアドレス５４に変換され、またアドレスＦＤはアド
レスＡ８に変換される。

変換機能作成回路１２の一実施例を第４図に示す。

図において、ＰＡＯ〜ＰＡｎはアドレス変換回路１３の
排他的論理和回路へ固定入力電圧を与える端子である。

　ＲＯ〜Ｒｎは抵抗でＶ十電源からレベル″１”を排他
的論理和回路の一方の入力部へ供給する。

これに対して回路素子ＦＯ＋ＤＯ〜Ｆｎ、ＯｎはＰＡＯ
〜ＰＡｎ端子に地気レベル“０”を与える。

ここでＦＯ〜Ｆｎはニクロムヒユーズである。このヒユ
ーズは大規模集積回路化されたプログラマブルロジック
素子の実現に使用可能な素子である。

最初、ＰＡＯ”ＰＡｎ端子はダイオードＤｏ−Ｄｎによ
って地気に接続されており、変換機能作成回路１２をア
ドレス変換回路１３へ接続しただけでは、マイクロプロ
セッサチップ１１のアドレスは変更されることなく、ア
ドレス端子ＡＯ°〜Ａｎ’　から外部へ出力される。

ところで、トランジスタＴＲＯ＝ＴＲｎへ、バッファア
ンプＢＯ＝Ｂｎを介し端子−ＡＯ〜ＷＡｎから信号を与
え、電源四Ｔから瞬間的に大電流をダイオードＤＯ＝Ｄ
ｎに流すと、例えば、ニクロムヒユーズＦＯ〜Ｆｎを伴
うダイオードＤＯ＝Ｄｎはオーブン状態となる。

このため地気との接続が切断されて、ＰＡＯ”ＰＡｎ端
子は、抵抗ＲＯ”Ｒｎを介し電源■＋の電圧、即ち“１
”レベルに固定される。

変換機能作成回路１２は各アドレス端子に接続されイン
バータ若しくはバッファとして機能する排他論理和回路
を備える。

アドレス変換回路１３へ与える“１”レベルの信号はマ
イクロプロセッサチップ１１から与えられる信号レベル
を反転してアドレスを変換させる。

〔発明の効果〕

上述の様に、本発明は簡単な回路構成によりアドレスを
解読不可能なアドレスに変換せしめ、記゛憶装置に格納
されたプログラムの第三者による盗用模倣を防止可能と
するもので、その作用効果は極めて大きい。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明のマイクロプロセッサ−実施例のブロッ
ク回路図、 第３図はアドレス変換回路の一実施例におけるアドレス
変換表、 第４図は本発明の変換機能作成回路の一実施例の回路図
、 第５図は従来例のアドレス変換回路接続図である。 図において、 １はマイクロプロセッサ、 ２は記１．α装置、 ３は変換回路、 １１はマイクロプロセッサチップ、 １２は変換機能作成回路、 １３はアドレス変換回路である。 第　　３　　図 本発明の変Ｉ（騙Ｕ乍成、ロ語内−良施佼ｊのコ路蜜第
　　４　　図

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサチップ（１１）のアドレス端子へ接
   続するアドレス変換回路（１３）と該アドレス変換回路
   （１３）の変換作用を設定固定させる変換機能作成回路
   （１２）とをマイクロプロセッサチップ（１１）と共に
   内臓されたシステムを構成するようにしたことを特徴と
   するマイクロプロセッサ。