JP2849007B2 - 半導体集積回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、チップ内に自己テスト
回路を形成して成る半導体集積回路に関し、特にテスト
モードとノーマルモードとの切換手段及びテスト対象の
選択手段を有する大規模半導体集積回路（ＬＳＩ、以下
同じ）に関する。

【０００２】

【従来の技術】ＬＳＩでは、出荷時、あるいは実装時に
チップ搭載ブロックの機能テストを行うことが一般的と
なっている。また、故障検出が困難なブロックについて
は、テストパターン生成を容易にするために、当該ブロ
ックの入出力側にマルチプレクサを付加して自己テスト
回路を形成し、チップ外部から直接アクセスできるよう
にしている。

【０００３】図４はこの種の自己テスト回路の基本構成
図であり、１０は第一のマルチプレクサ、１１はテスト
対象ブロック、１２は他のチップ搭載ブロック、１３は
第二のマルチプレクサ、１４は入力バッファ、１５はテ
スト用バッファ、１６は出力バッファ、１７は外部接続
用ピンを表す。

【０００４】第一のマルチプレクサ１０には、チップ外
部から直接、あるいはチップ内の他ブロックから導かれ
た通常モード信号（データ信号）と、入力バッファ１４
から導かれたテストモード信号とが入力されており、テ
スト用バッファ１５から導かれた二値のテスト切換信号
TST で両モード信号のいずれか一方を選択してテスト対
象ブロック１１に入力している。このテスト切換信号TS
T は第二のマルチプレクサ１３にも入力され、第一のマ
ルチプレクサ１０と同期して選択切換がなされる。

【０００５】通常モード選択時には、テスト対象ブロッ
ク１１の出力が、他ブロック１２、第二のマルチプレク
サ１３を経て外部バッファ１６に導かれる。他方、テス
トモード選択時にはテスト対象ブロック１１の出力が第
二のマルチプレクサ１３を経て外部バッファ１６に導か
れる。図示の例では、テスト切換信号TST が”１”信号
（Ｈｉｇｈ信号）のときにテストモード、”０”（Ｌｏ
ｗ信号）のときに通常モードとなる。

【０００６】

【発明が解決しようとする課題】このように、従来は、
テストパターン生成を容易にするために、故障検出が困
難な部位のテスト対象ブロック１１の入出力側にマルチ
プレクサ１０、１３を付加して自己テスト回路を形成
し、その部分がチップ外部から直接アクセスできるよう
にしていた。しかしながら、上記構成の自己テスト回路
では、テスト切換信号TST を入力するためのピン１７を
テスト専用に設ける必要があり、ＬＳＩ設計上のオーバ
ーヘッドとなっていた。特に、ピン数に制約のある製品
に対しては非常に大きな問題であった。

【０００７】本発明は、かかる問題点に鑑みてなされた
もので、その目的とするところは、テスト専用ピンを不
要とする構成の半導体集積回路を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、半導体集積回路の動作管理を行うシス
テムクロックをテストモードの切換に用いるとともに、
チップ外部より入力するデータ信号を複数のテスト対象
ブロックの選択に用いた。

【０００９】

【００１０】すなわち、本発明の構成は、複数のテスト
対象ブロックと、特定のテスト対象ブロックを選択する
テスト対象選択手段と、選択されたテスト対象ブロック
の動作モードを通常モード及びテストモードのいずれか
一方に切換えるモード切換手段とを有する自己テスト回
路をチップ内に形成して成る半導体集積回路であって、
テスト対象選択手段は、電源投入時にアクティブとなる
リセット信号を生成する信号生成回路と、リセット信号
をクロック入力とし、外部より入力されるシステムクロ
ックをデータ入力とし、リセット信号入力時のシステム
クロックレベルに対応する二値信号を出力するフリップ
フロップと、少なくとも二つの外部データ信号の組合せ
により特定のテスト対象ブロックに対応するアドレス出
力をアクティブとなし、アクティブとなったアドレス出
力とフリップフロップ出力との論理演算により、選択さ
れたテスト対象ブロックをテストモードにするための選
択ブロックテスト切換信号を生成し、モード切換手段に
対して出力するマトリクス回路とを含み、モード切換手
段は、通常モード信号とテストモード信号とを入力する
とともに、これらの入力信号のいずれか一方を複数のテ
スト対象ブロック毎に切換可能に出力するものであり、
選択されたテスト対象ブロックに対しては選択ブロック
テスト切換信号に基づいてテストモード信号を出力する
マルチプレクサを含んで成る。

【００１１】

【作用】Ｆ／Ｆの出力レベルは、信号生成回路から出力
されるリセット信号が入力されたときのシステムクロッ
クレベルにより決まる。このリセット信号は電源投入時
のみアクティブとなるので、次のリセット信号がアクテ
ィブになるまでＦ／Ｆの出力レベルは継続される。

【００１２】

【００１３】少なくとも二つの外部データ信号をマトリ
クス回路に入力することで、特定のテスト対象ブロック
に対応するアドレスをアクティブとなし、更に、アクテ
ィブとなったアドレスと前記Ｆ／Ｆ出力との論理演算を
行うことで、当該テスト対象ブロックに関するマルチプ
レクサの出力切換がなされる。したがって、テスト対象
ブロックが複数形成されている場合であっても個々のブ
ロックの機能テストが可能となる。

【００１４】

【実施例】次に、本発明の実施例を図面を参照して詳細
に説明する。

【００１５】図１は本発明の一実施例の構成図であり、
自己テスト回路の入力側構成例を示している。なお、チ
ップ内には複数のテスト対象ブロックと、その入力切換
のためのマルチプレクサとが形成されているものとす
る。

【００１６】本実施例では、特定のテスト対象ブロック
１１（従来品）のモード切換を行うため、パワーオンリ
セット回路１、Ｆ／Ｆ２、マトリクス回路３、マルチプ
レクサ４を含んで自己テスト回路を構成する。１７は外
部接続用ピン（従来と同一機能部品）であり、システム
クロックや外部データ等のチップ外部信号を夫々バッフ
ァを介してチップ内に導いている。また、マルチプレク
サ４には、従来回路と同様、テスト信号と通常信号とが
入力されている。

【００１７】パワーオンリセット回路１は、電源投入時
に単発パルスからなるパワーオンリセット信号（以下、
リセット信号）を生成するもので、このリセット信号を
Ｆ／Ｆ２（Ｄ型Ｆ／Ｆ、以下同じ）のクロック入力端子
に導いている。Ｆ／Ｆ２のデータ入力端子にはチップ内
搭載回路のクロックとして用いられるシステムクロック
が分岐入力される。このシステムクロックは二値レベル
のパルス列からなり、その配列はチップ外部から任意に
変えられるものとする。このような構成では、Ｆ／Ｆ２
の出力レベルは、リセット信号が入力されたときのシス
テムクロックレベルにより決まる。リセット信号は電源
投入時のみアクティブとなるので、次のリセット信号が
アクティブになるまでＦ／Ｆ２の出力レベルは継続され
る。本実施例ではこのＦ／Ｆ２の出力をテスト切換信号
TST1として用いる。

【００１８】マトリクス回路３は、複数のテスト対象ブ
ロックから一つのブロックを特定するとともに、特定さ
れたブロックのテストモード切換を行うための選択ブロ
ックテスト切換信号ＳＥＬを生成する回路である。その
具体的構成は、例えば図２に示すように、少なくとも二
つの外部データ信号（図示省略）を分岐入力することで
特定のテスト対象ブロックに対応するアドレスをアクテ
ィブとなすデコーダ２１と、アクティブとなったアドレ
スとテスト切換信号ＴＳＴ１との論理積をとるＡＮＤゲ
ート２２とを含んで成り、アクティブとなったアドレス
をテスト切換信号ＴＳＴ１により、マトリクス回路３か
ら選択ブロックテスト切換信号ＳＥＬとして出力する。
マトリクス回路３から出力された選択ブロックテスト切
換信号ＳＥＬは、マルチプレクサ４に導かれ、その出力
切換がなされる。

【００１９】なお、以上は複数のテスト対象ブロックが
形成されている場合の構成例であり、単一ブロックの場
合はマトリクス回路３を必ずしも要しない。このときは
Ｆ／Ｆ２の出力TST1が直接マルチプレクサ４に導かれ
る。

【００２０】図３は上記構成による動作タイミング図で
あり、（ａ）はテストモードを選択する場合、（ｂ）は
通常モードを選択する場合の例が示されている。これら
の図を参照すると、パワーオンリセット回路１の起動時
のシステムクロックレベルを二値レベルのいずれか一方
に切換えることで、夫々テスト切換信号TST1の二値レベ
ルが該二値レベルに対応したものとなっている。即ち、
図３（ａ）に示すように、電源投入時に、システムクロ
ックレベルを「High」にしておくことにより、チップ全
体がテストモードとなり、一方、図３（ｂ）に示すよう
に、電源投入時に、システムクロックレベルを「Low 」
にしておくことにより、チップ全体を通常モードとして
動作させることができる。

【００２１】従って、このテスト切換信号TST1を用いて
マルチプレクサ４の出力を切り換えることにより、テス
ト専用ピンを設けなくとも、テストモードと通常モード
の切換を行うことが可能となる。

【００２２】なお、本実施例では、テスト切換信号TST1
を出力するＦ／ＦにＤ型のものを用いたが、同一機能を
有する他の種類のＦ／Ｆで代用できるのは勿論である。

【００２３】

【発明の効果】以上説明したように、本発明では、チッ
プ内部に信号生成回路を形成し、このリセット信号をク
ロック入力とし、システムクロックをデータ入力とする
Ｆ／Ｆの出力により、テストモードの切換を行うように
したので、従来のように、テスト専用ピンを一つ増やす
ことなく、テストモードの切換が可能となる。半導体集
積回路の場合、電子回路の付加は極めて容易且つ安価な
のに対し、ピンの節減を図ることは技術的にもコスト的
にも非常に困難である点に鑑みれば、本発明の効果には
絶大なものがある。

【図面の簡単な説明】

【図１】本発明の一実施例に係るＬＳＩ内自己テスト回
路の基本構成図である。

【図２】本実施例で用いるマトリクス回路の具体的構成
図である。

【図３】（ａ）は本実施例によるテストモード選択時の
動作タイミング、（ｂ）は通常モード選択時の動作タイ
ミングを示す図である。

【図４】従来のＬＳＩ内自己テスト回路の基本構成図で
ある。

【符号の説明】

１…パワーオンリセット回路（信号生成回路）、２…フ
リップフロップ、３…マトリクス回路、４，１０，１３
…マルチプレクサ、１１…テスト対象ブロック １７…外部接続用ピン。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 複数のテスト対象ブロックと、特定のテ
   スト対象ブロックを選択するテスト対象選択手段と、選
   択されたテスト対象ブロックの動作モードを通常モード
   及びテストモードのいずれか一方に切換えるモード切換
   手段とを有する自己テスト回路をチップ内に形成して成
   る半導体集積回路であって、 前記テスト対象選択手段は、 電源投入時にアクティブとなるリセット信号を生成する
   信号生成回路と、 前記リセット信号をクロック入力とし、外部より入力さ
   れるシステムクロックをデータ入力とし、リセット信号
   入力時のシステムクロックレベルに対応する二値信号を
   出力するフリップフロップと、 少なくとも二つの外部データ信号の組合せにより特定の
   テスト対象ブロックに対応するアドレス出力をアクティ
   ブとなし、アクティブとなったアドレス出力と前記フリ
   ップフロップ出力との論理演算により前記選択されたテ
   スト対象ブロックをテストモードにするための選択ブロ
   ックテスト切換信号を生成し、前記モード切換手段に対
   して出力するマトリクス回路とを含み、 前記モード切換手段は、 通常モード信号とテストモード信号とを入力するととも
   に、これらの入力信号のいずれか一方を前記複数のテス
   ト対象ブロック毎に切換可能に出力するものであり、前
   記選択されたテスト対象ブロックに対しては前記選択ブ
   ロックテスト切換信号に基づいて前記テストモード信号
   を出力するマルチプレクサを含んで成ることを特徴とす
   る半導体集積回路。