JPS6342513A - 自動周波数制御回路 - Google Patents
自動周波数制御回路Info
- Publication number
- JPS6342513A JPS6342513A JP61185299A JP18529986A JPS6342513A JP S6342513 A JPS6342513 A JP S6342513A JP 61185299 A JP61185299 A JP 61185299A JP 18529986 A JP18529986 A JP 18529986A JP S6342513 A JPS6342513 A JP S6342513A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- circuit
- output
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は負滞還形位相同期回路を利用した自動周波数制
御回路に係り、特に短時間のうちに位相同期状態が得ら
れる自動周波数制御回路に関するものである。
御回路に係り、特に短時間のうちに位相同期状態が得ら
れる自動周波数制御回路に関するものである。
従来、周波数変換回路の局部発振器の出力周波数を制御
する周波数制御方式のうち、負帰還形位相同期回路を利
用した自動周波数制御回路としては、第２図に示すもの
が一般的に知られている。
する周波数制御方式のうち、負帰還形位相同期回路を利
用した自動周波数制御回路としては、第２図に示すもの
が一般的に知られている。
この第２図において、１は周波数変換器で、この周波数
変換器１の出力信号は出力係号ｏｕｔとして送出される
と共にその一部は周波数位相比較器２に導かれ基準信号
発生器３の出力信号との間で周波数位相比較される。そ
して、この間波数位相比較器２によって周波数位相比較
された信号は低域フィルタ４に導かれ誤差信号のみが取
りだされ、その誤差信号は電圧制御発振器５０制御端子
に負帰還され、この電圧制御発振器５の出力信号周波数
を変化させる。
変換器１の出力信号は出力係号ｏｕｔとして送出される
と共にその一部は周波数位相比較器２に導かれ基準信号
発生器３の出力信号との間で周波数位相比較される。そ
して、この間波数位相比較器２によって周波数位相比較
された信号は低域フィルタ４に導かれ誤差信号のみが取
りだされ、その誤差信号は電圧制御発振器５０制御端子
に負帰還され、この電圧制御発振器５の出力信号周波数
を変化させる。
そして、この変化した出力信号は周波数変換器１に導か
れ、入力信号ｉｎとの差の周波数に等しい信号が周波数
変換器１より出力される。この周波数変換器１の出力信
号の一部は再び周波数位相比較器２に導かれ、周波数位
相比較される。この関係は周波数位相比較器２の出力信
号が零となるまでつづき、零となったとき位相同期状態
が得られたことになる。
れ、入力信号ｉｎとの差の周波数に等しい信号が周波数
変換器１より出力される。この周波数変換器１の出力信
号の一部は再び周波数位相比較器２に導かれ、周波数位
相比較される。この関係は周波数位相比較器２の出力信
号が零となるまでつづき、零となったとき位相同期状態
が得られたことになる。
し発明が解決しようとする問題点〕
上述した従来の自動周波数制御回路では、この回路によ
り得られる出力信号において入力信号に含まれる雑音な
どの不要波信号の除去比を大きくするためには低域フィ
ルタ４の帯域幅を狭くする必要がある。
り得られる出力信号において入力信号に含まれる雑音な
どの不要波信号の除去比を大きくするためには低域フィ
ルタ４の帯域幅を狭くする必要がある。
しかし、低域フィルタ４の帯域幅を狭くすると、位相同
期はずれをおこしたときに位相同期状態が得られるまで
の時間、すなわち、引込時間が長くなり、信号回線の復
旧に時間がかかるという問題点があった。
期はずれをおこしたときに位相同期状態が得られるまで
の時間、すなわち、引込時間が長くなり、信号回線の復
旧に時間がかかるという問題点があった。
Ｌ問題点を解決するための手段〕
本発明の自動周波数制御回路は、入力信号と電圧制御発
振器の出力とを周波数変換器によって周波数変換を行な
い得られる出力信号の１部を周波数位相比較器に導き、
基準信号発生器の出力信号との間で周波数位相比較を行
ない、その出力信号を第１の低域フィルタに導き、この
第１の低域フィルタにより誤差信号のみを取υ出すよう
になし、かつ時間的に出力電圧が変化する電圧掃引回路
と、この電圧掃引回路によって得られた掃引電圧を制御
信号により保持するホールド回路と、所要の周波数に応
じ【設定された固定電圧を出力信号とする固定電圧発生
回路と、この固定電圧発生回路によって得られ九固定電
圧を制御信号によりミ気的に開閉するスイッチ回路と、
上記第１の低域フィルタよシの誤差信号と上記ホールド
回路の出力信号および上記スイッチ回路の出力信号とを
電圧加算する加算器と、上記周波数位相比較器の出力信
号を入力とし出力制御信号により上記ホールド回路およ
びスイッチ回路の制御を行なう第２の低域フィルタとを
備え、上記加算器の出力信号全上記電圧制御発振器に負
帰還し位相同期状態を得るようＫしたものである。
振器の出力とを周波数変換器によって周波数変換を行な
い得られる出力信号の１部を周波数位相比較器に導き、
基準信号発生器の出力信号との間で周波数位相比較を行
ない、その出力信号を第１の低域フィルタに導き、この
第１の低域フィルタにより誤差信号のみを取υ出すよう
になし、かつ時間的に出力電圧が変化する電圧掃引回路
と、この電圧掃引回路によって得られた掃引電圧を制御
信号により保持するホールド回路と、所要の周波数に応
じ【設定された固定電圧を出力信号とする固定電圧発生
回路と、この固定電圧発生回路によって得られ九固定電
圧を制御信号によりミ気的に開閉するスイッチ回路と、
上記第１の低域フィルタよシの誤差信号と上記ホールド
回路の出力信号および上記スイッチ回路の出力信号とを
電圧加算する加算器と、上記周波数位相比較器の出力信
号を入力とし出力制御信号により上記ホールド回路およ
びスイッチ回路の制御を行なう第２の低域フィルタとを
備え、上記加算器の出力信号全上記電圧制御発振器に負
帰還し位相同期状態を得るようＫしたものである。
本発明においては、低域フィルタの出力制御信号により
掃引電圧を保持し、さらに、適当に設定された固定電圧
を加算することにより、短時間のうちに位相同期状態が
得られる。
掃引電圧を保持し、さらに、適当に設定された固定電圧
を加算することにより、短時間のうちに位相同期状態が
得られる。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明による自動周波数制御回路の一実施例を
示すブロック図である。
示すブロック図である。
この第１図において第２図と同一符号のものは相当部分
を示し、６は周波数位相比較器２の出力信号を入力とす
る低域フィルタで、？：、の低域フィルタ６はある特定
の帯域幅をもっている。Ｔは時間的に出力電圧が変化す
る電圧掃引回路、８はこの電圧掃引回路７によつ工得ら
れた掃引電圧を低域フィルタ６の出力制御信号により保
持するホールド回路、Ｓは所要の周波数に応じて設定さ
れた固定電圧を出力信号とする固定電圧発生回路、１０
はこの固定電圧発生回路９によって得られた固定電圧を
低域フィルタ６よりの出力制御信号によりミ気的に開閉
するスイッチ回路、１１は低域フィルタ４よりの誤差信
号とホールド回路８の出力信号およびスイッチ回路１０
の出力信号とを電圧的に加算する加算器である。
を示し、６は周波数位相比較器２の出力信号を入力とす
る低域フィルタで、？：、の低域フィルタ６はある特定
の帯域幅をもっている。Ｔは時間的に出力電圧が変化す
る電圧掃引回路、８はこの電圧掃引回路７によつ工得ら
れた掃引電圧を低域フィルタ６の出力制御信号により保
持するホールド回路、Ｓは所要の周波数に応じて設定さ
れた固定電圧を出力信号とする固定電圧発生回路、１０
はこの固定電圧発生回路９によって得られた固定電圧を
低域フィルタ６よりの出力制御信号によりミ気的に開閉
するスイッチ回路、１１は低域フィルタ４よりの誤差信
号とホールド回路８の出力信号およびスイッチ回路１０
の出力信号とを電圧的に加算する加算器である。
そして、加算器１１の出力信号を電圧制御発振器５に負
帰還し１位相同期状態を得るように構成されている。
帰還し１位相同期状態を得るように構成されている。
つぎにこの第１図に示す実施例の動作を説明する。
この第１図に示す回路において、位相同期状態がはずれ
る場合、すなわち、周波数位相比較器２の出力信号が低
域フィルタ６の帯域幅以上にはずれる場合と低域フィル
タ６の帯域幅以内ではずれる場合の２つが考えられる。
る場合、すなわち、周波数位相比較器２の出力信号が低
域フィルタ６の帯域幅以上にはずれる場合と低域フィル
タ６の帯域幅以内ではずれる場合の２つが考えられる。
まず、低域フィルタ６の帯域幅以上にはずれる場合を考
える。
える。
低域フィルタ６の帯域幅以上に位相同期がはずれると、
低域フィルタ６の出力制御信号はスイッチ回路１０のス
イッチ１に開にする。これと同時にホールド回路８の保
持状態を解く。
低域フィルタ６の出力制御信号はスイッチ回路１０のス
イッチ１に開にする。これと同時にホールド回路８の保
持状態を解く。
保持状態ｔＳかれたホールド回路８の出力電圧は電圧掃
引電圧そのものとなるため、加算器１１の出力電圧もま
た時間的に電圧が変化する掃引信号となる。この掃引信
号により電圧制御発振器５の出力信号周波数は変化し２
周波数変換器１の出力信号周波数ｔ−変化させる。この
変化した周波数変換器１の出力信号は再び周波数位相比
較器２により周波数位相比較される。
引電圧そのものとなるため、加算器１１の出力電圧もま
た時間的に電圧が変化する掃引信号となる。この掃引信
号により電圧制御発振器５の出力信号周波数は変化し２
周波数変換器１の出力信号周波数ｔ−変化させる。この
変化した周波数変換器１の出力信号は再び周波数位相比
較器２により周波数位相比較される。
そして、この動作は連続的に行なわれるので。
電圧掃引回路Ｔの出力掃引電圧が変化するにつれである
時間後に周波数位相比較器２の出力信号周波数は低域フ
ィルタ６の帯域幅以内に入ることになる。
時間後に周波数位相比較器２の出力信号周波数は低域フ
ィルタ６の帯域幅以内に入ることになる。
周波数位相比較器２の出力（３号周波数が低域フィルタ
６の帯域幅以内に入ると、低域フィルタ６は出力制御信
号を変化させ、ホールド回路８を保持状態にしてその時
点における出力電圧を保持する。
６の帯域幅以内に入ると、低域フィルタ６は出力制御信
号を変化させ、ホールド回路８を保持状態にしてその時
点における出力電圧を保持する。
この電圧を保持しただけでは、ｔだ低域フィルタ６の帯
域幅だけ所要の出力周波数と誤差がある丸め、ホールド
回路８ｔ−保持状態にするのと同時に低域フィルタ６の
出力制御信号によりスイッチ回路１０を閉じ、固定電圧
発生器９よりの出力電圧全史に加算器１１により加算す
る。以上の動作によりほぼ所要の出力周波数を得るとと
ができる。
域幅だけ所要の出力周波数と誤差がある丸め、ホールド
回路８ｔ−保持状態にするのと同時に低域フィルタ６の
出力制御信号によりスイッチ回路１０を閉じ、固定電圧
発生器９よりの出力電圧全史に加算器１１により加算す
る。以上の動作によりほぼ所要の出力周波数を得るとと
ができる。
このとき、固定電圧発生器９の出力電圧は電圧制御発振
器５の電圧対周波数変化特性により低域フィルタ６の帯
域幅分の電圧値全設定しておく必要がある。
器５の電圧対周波数変化特性により低域フィルタ６の帯
域幅分の電圧値全設定しておく必要がある。
上記動作により、出力信号周波数はほぼ所要の周波数と
なっているため、負帰還動作による周波数制御はわずか
な部分で済むことになる。したがって、低域フィルタ６
の帯域幅および電圧掃引回路７の掃引時間対電圧変化を
適当に設定すること ”により、短時間で位相同期状態
が得られることになる。
なっているため、負帰還動作による周波数制御はわずか
な部分で済むことになる。したがって、低域フィルタ６
の帯域幅および電圧掃引回路７の掃引時間対電圧変化を
適当に設定すること ”により、短時間で位相同期状態
が得られることになる。
つぎに、周波数位相比較器２の出力信号周波数が低域フ
ィルタ６の帯域幅金越えない位相はずれのときには、ホ
ールド回路８も保持状態を保ち。
ィルタ６の帯域幅金越えない位相はずれのときには、ホ
ールド回路８も保持状態を保ち。
スイッチ回路１０も閉じていて固定電圧も印加され【い
るため、短時間のうちに位相同期状態となることは前述
の通りである。
るため、短時間のうちに位相同期状態となることは前述
の通りである。
なお１周波数位相比較器の出力信号をアナログ・ディジ
タル変換器に取シ込み、論理回路を通してディジタルφ
アナログ変換器を接続し、その出力信号金電圧制御発撮
器の制御熾子に印加するようにしてディジタルフィルタ
を構成すれば、電圧掃引、掃引電圧の保持、固定電圧の
加算がすべて論理回路により可能となるため、回路的に
簡略化することができる。
タル変換器に取シ込み、論理回路を通してディジタルφ
アナログ変換器を接続し、その出力信号金電圧制御発撮
器の制御熾子に印加するようにしてディジタルフィルタ
を構成すれば、電圧掃引、掃引電圧の保持、固定電圧の
加算がすべて論理回路により可能となるため、回路的に
簡略化することができる。
以上説明し九ようＫ、本発明によれば、低域フィルタの
出力制御信号により掃引電圧を保持し。
出力制御信号により掃引電圧を保持し。
更に適当に設定された固定電圧を加算することにより、
短時間のうちに位相同期状態が得られる自動周波数制御
回路を実現することができるので、実用上の効果は極め
て大である。
短時間のうちに位相同期状態が得られる自動周波数制御
回路を実現することができるので、実用上の効果は極め
て大である。
第１図は本発明による自動周波数制御回路の一実施例を
示すブロック図、第２図は従来の自動周波数制御回路の
一例を示すブロック図である。 １・・・・周波数変換器、２・・・・周波数位相比較器
、３・・・・基準信号発生器、４・・・・低域フィルタ
、５・・・・電圧制御発振器、６・・・・低域フィルタ
、Ｔ・・・・電圧掃引回路、８・・・・ホールド回路、
９・・・・固定電圧発生回路。１０・・・・スイッチ回
路、１１・・・・加算器。
示すブロック図、第２図は従来の自動周波数制御回路の
一例を示すブロック図である。 １・・・・周波数変換器、２・・・・周波数位相比較器
、３・・・・基準信号発生器、４・・・・低域フィルタ
、５・・・・電圧制御発振器、６・・・・低域フィルタ
、Ｔ・・・・電圧掃引回路、８・・・・ホールド回路、
９・・・・固定電圧発生回路。１０・・・・スイッチ回
路、１１・・・・加算器。
Claims (1)
- 入力信号と電圧制御発振器の出力とを周波数変換器によ
つて周波数変換を行ない得られる出力信号の１部を周波
数位相比較器に導き、基準信号発生器の出力信号との間
で周波数位相比較を行ない、その出力信号を第１の低域
フィルタに導き、この第１の低域フィルタにより誤差信
号のみを取り出すようになし、かつ時間的に出力電圧が
変化する電圧掃引回路と、この電圧掃引回路によつて得
られ掃引電圧を制御信号により保持するホールド回路と
、所要の周波数に応じて設定された固定電圧を出力信号
とする固定電圧発生回路と、この固定電圧発生回路によ
つて得られた固定電圧を制御信号により電気的に開閉す
るスイッチ回路と、前記第１の低域フィルタよりの誤差
信号と前記ホールド回路の出力信号および前記スイツチ
回路の出力信号とを電圧加算する加算器と、前記周波数
位相比較器の出力信号を入力とし出力制御信号により前
記ホールド回路およびスイッチ回路の制御を行なう第２
の低域フィルタとを備え、前記加算器の出力信号を前記
電圧制御発振器に負帰還し位相同期状態を得るようにし
たことを特徴とする自動周波数制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185299A JPS6342513A (ja) | 1986-08-08 | 1986-08-08 | 自動周波数制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185299A JPS6342513A (ja) | 1986-08-08 | 1986-08-08 | 自動周波数制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6342513A true JPS6342513A (ja) | 1988-02-23 |
| JPH0560689B2 JPH0560689B2 (ja) | 1993-09-02 |
Family
ID=16168428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185299A Granted JPS6342513A (ja) | 1986-08-08 | 1986-08-08 | 自動周波数制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6342513A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204863A (ja) * | 1993-01-06 | 1994-07-22 | Sony Corp | Ｐｌｌ回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH081237U (ja) * | 1993-09-22 | 1996-08-09 | 節治 中原 | 圧縮方向と同一方向以外の方向に排出する圧 縮機 |
-
1986
- 1986-08-08 JP JP61185299A patent/JPS6342513A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204863A (ja) * | 1993-01-06 | 1994-07-22 | Sony Corp | Ｐｌｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0560689B2 (ja) | 1993-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548235A (en) | Phase-locked loop and resulting frequency multiplier | |
| US4573017A (en) | Unitary phase and frequency adjust network for a multiple frequency digital phase locked loop | |
| JPS61258529A (ja) | 周波数シンセサイザ | |
| US4835481A (en) | Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency | |
| US6150855A (en) | Phase-locked loop and resulting frequency multiplier | |
| US4668917A (en) | Phase comparator for use with a digital phase locked loop or other phase sensitive device | |
| JPS6342513A (ja) | 自動周波数制御回路 | |
| US6249160B1 (en) | Clock reproduction and identification apparatus | |
| JPS5957530A (ja) | 位相同期回路 | |
| JP3331941B2 (ja) | タイム・インターリーブａ／ｄ変換装置 | |
| JPH07212668A (ja) | 映像処理システムのバースト信号発生回路 | |
| US4969191A (en) | Fully digital phase-locked loop | |
| JPH0793577B2 (ja) | 周波数シンセサイザ | |
| JPH02112314A (ja) | ビデオ周波数同調回路 | |
| SU1197073A2 (ru) | Цифровой синтезатор частот | |
| JPH0335618A (ja) | マルチル―プゲイン弱結合発振器 | |
| JPH0379888B2 (ja) | ||
| JPS58159029A (ja) | 位相同期発振器 | |
| JPH0884074A (ja) | Ｐｌｌ回路 | |
| JP2740001B2 (ja) | 信号処理用フィルタの周波数調整回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| KR100216350B1 (ko) | 디지탈 데이타 전송 장치 | |
| JPH08186451A (ja) | フィードフォワード増幅器 | |
| JPH02100519A (ja) | 周波数シンセサイザ | |
| JPS5936428A (ja) | 位相同期装置 |