KR100216350B1 - 디지탈 데이타 전송 장치 - Google Patents

Abstract

l. 청구범위에 기재된 발명이 속한 기술분야 : 디지탈 데이타를 FSK 변조하여 전송하는 데이타 전송 장치에 관한 것이다.

2. 발명이 해결하고자 하는 기술적 과제: 위상 동기 루프를 이용하여 데이타를 FSK 변조시 변조 주파수의 오차를 최소화하여 출력하는 데이타 전송 장치를 제공함.

3. 발명의 해결방법의 요지 : 기준 주파수를 발생하는 주파수 발생기와, 제어신호에 대응하는 주파수를 발생하는 전압 제어 발진기와, 상기 기준 주파수에 위상 동기된 주파수와의 위상차를 검출하는 위상 비교기와, 상기 위상차에 대응하는 전압과 전송될 데이타를 합성하여 상기 전압 제어 발진기에 공급하는 변조 제어기와, 상기 데이타 열의 동일 논리의 연속성을 검출하여 미리 설정된 연속성을 초과시에 상기 위상 비교기와 상기 변 조 제어기상의 경로를 차단하는 제어부를 포함하여 구성되어 있다.

4. 발명의 중요한 용도 : FSK 변조를 이용한 데이타 전송 장치.

Description

디지탈 데이타 전송 장치

제1도는 일반적인 FSK 변조를 이용한 데이타 전송 장치의 블럭도.

제2도는 제1도에 도시된 FSK 변조 장치의 동작을 설명하기 위한 동작 파형도.

제3도는 일반적인 FSK 변조를 이용한 데이타 전송 장치의 또다른 실시예시도.

제4도는 제2도에 도시된 FSK 변조 장치의 동작을 설명하기 위한 동작 파형도.

제5도는 본 발명의 실시예에 따른 FSK 변조를 이용한 장치의 블록도.

제6도는 제5도에 도시된 제어신호 발생부의 실시예시도.

제7도는 제5도 및 제6도에 도시의 동작에 따른 FSK 변조 장치의 동작을 설명하기 위한 동작 파형도.

본 발명은 디지탈 데이타 전송 장치에 관한 것으로, 특히 디지탈 데이터를 주파수 편이(Frequency Shift Keying : 이하 FSK이라 칭함) 변조하여 전송하는 데이타 전송 장치에 관한 것이다.

통상적으로 디지털 데이터를 원거리로 전송하기 위해서는 디자탈 데이터를 전송부호로 변환하기 위해서는 변조 과정을 거쳐야 한다. 상기와 같은 디지털 신호의 변조의 대표적인 일 예로서는 FSK 변조 방식이 있다. 상기 FSK 변조 방식은 반송파로 사용하는 기준 주파수에 디지털 정보를 싣는 변조 방식이다. 이러한 FSK 변조 장치의 일반적인 구성의 예를 살피면 하기 제1도와 같다.

제1도는 일반적인 FSK 변조를 이용한 데이터 전송 장치의 블럭도이다. 상기 제1도를 참조하면, 소정의 주파수를 P분부하는(여기서 P는 1,2,3등의 자연수를 의미함) P분주기 111와, 기준 주파수 발생기 111로부터 발생되는 기준 주파수 fo와 상기 P분주기 111로부터 출력되는 주파수의 위상차를 검출하는 위상 비교기 103와, 상기 위상 비교기 103으로부터 출력되는 신호를 저역통과필터링 하여 출력하는 저역통과필터(Low Pass Filter)(이하 LPF라 칭함) 105와, 발진 제어 전압에 대응하는 주파수를 발진 출력하는 전압 제어 발진기(Vo1tage Controlled Oscillator : 이하 VCO라 칭함) 109를 포함하는 위상 동기 루프(Phase Locked Loop)와 상기 위상 동기 루프내의 제어경로, 예를 들면, LPF 105의 출력노드와 상기 VCO 109의 입력노드 사이에 위치되어 상기 LPF 105의 출력과 전송되어질 데이타 113을 합성하는 합성기 107가 더 부가되어 구성된 것임을 알 수 있다.

제2도는 제1도에 도시된 FSK 변조 장치의 동작을 설명하기 위한 동작 파형도 이다. 제2도에서 2a는 상기 위상 동기 루프가 기준 주파수에 위상 동기된 후 합성기 107에 입력되는 데이타 113의 파형이다. 그리고, 2b는 상기 2a의 데이타 113에 의해 VCO 109의 츌력 주파수가 변조되는 상태를 도시한 것이다.

우선, 상기의 제2도를 참조하여 제1도의 동작을 간략히 설명하면 다음과 같다.

지금, 제1도에 도시된 회로가 동작되면, 기준 주파수 발생기 101은 전원전압의 공급에 응답하여 소정의 기준 주파수 fo를 발생하여 출력한다. 위상 비교기 103은 상기 기준 주파수 발생기 101로 부터 출력되는 기준 주파수 fo와 전송 데이터 출력노드 115의 신호를 P분주하여 출력하는 P분주기 111(여기서 P는 1,2,3등의 자연수)의 출력 신호를 제1, 제2입력단자로 각각 입력한다.

상기 위상 비교기 103은 상기 제1, 제2입력단자로 입력되는 두 신호의 위상을 비교하여 위상차 신호를 발생한다. 상기와 같이 발생된 위상차 신호는 LPF 105의 입력으로 공급된다. 상기 LPF 105는 상기 위상차 신호를 저역필터링하여 거의 직류화된 신호를 합성기 107의 제1입력단자로 공급한다. 초기 상기 합성기 107의 제2입력단자에는 전송되어질 데이타 113이 입력되지 않는다.

그러므로. 제1도에 도시된 VCO 109는 상기 합성기 107로부터 초기 출력되는 LPF 107의 출력만을 발진 제어 전압으로 입력받는다. 따라서, 상기 VCO 109는 초기 상기 LPF 107의 출력전압에 대응하는 주파수를 발생하여 출력단자 115로 출력하게된다. 즉, 초기 상기 VCO 109의 출력은 상기 기준 주파수 발생기 101로부터 발생된 기준 주파수 fo의 위상에 동기(1ocking)되는 방향으로 변화되어 짐으로써 일정 시간 후에는 완전히 상기 기준 주파수 신호 fo에 위상동기된(Phase 1ocked) 신호를 출력하게 됨을 알 수 있다.

상기 VCO 109의 출력되는 주파수가 상기 기준 주파수 신호 fo에 위상 동기된 상태에서 전송되어질 디지탈 데이타 113가 상기 합성기 107의 제2입력단자로 공급되면. 상기 VCO 109의 출력 주파수는 합성기 107로 입력되는 데이타 113에 의하여 주파수 변조된다. 예를 들면, VCO 109로부터 출력되는 신호의 위상이 기준 주파수 신호 fo에 위상 동기된 상태에서 제2도 2a와 같은 데이타 113이 합성기 107로 입력되면, 상기 VCO 109로부터 출력되는 변조 주파수의 파형은 2b도와 같이 된다.

그러나, 상기 제1도와 같은 일반적인 FSK 변조를 행하는 데이타 전송 장치는 위상 동기 루프의 제어 경로상에 단순히 합성기 105를 부가한 형태로서, 상기 합성기 105로 입력되는 데이타 113이 제2도 2a의 구간 Tb1, Td1과 같이 연속적으로 논리 1 혹은 0으로 입력되는 경우 FSK 계열의 변조가 제대로 되지 않은 문제를 유발시켜 왔다. 즉, 합성기 107로 입력되는 데이타 113이 제2도 2a의 구간 Tb1, Tdl과 같은 경우, VCO 109의 출력은 제2도 2b와 같이 초기에는 fo+f1 또는 fo-f1 (여기서f1는 주파수 편이를 나타낸다)으로 변조 출력되지만 시간이 지남에 따라 위상 동기 루프의 고유의 특성으로 기준 주파수 fo에 동기되어져 이에 추종하게 된다. 다시 말하면, 데이타가 1 또는 0의 상태로 지속되어 입력되는 경우, VCO 109의 출력은 위상 동기 루프의 고유 특성에 의해 기준 주파수 신호 fo에 동기되기 위하여 위상 동기 루푸의 동기 시간에 의해 거의 기준 주파수 신호 fo에 추종하게 된다.

상기와 같은 문제점을 해소한 또다른 데이타 전송 장치가 제3도에 도시되어 있다. 제3도를 참조하면, 제1도에서 발생되는 문제점을 해소하기 위하여 위상 동기 루프의 제2제어경로, 예를 들면, 위상 비교기 103과 LPF 105와의 사이에 스위치 301을 접속하고, 상기 스위치 301을 스위칭 제어신호 119에 의해 온/오프하도록 하였다. 상기의 스위칭 제어신호 119는 초기 VCO 109의 출력 주파수가 기준 주파수 발생기 101로부터 출력되는 기준 주파수 fo에 위상 동기되었을 때 상기 스위치 301을 오프시키도록 논리 하이로 천이된다.

제4도는 제2도에 도시된 FSK 변조 장치의 동작을 설명하기 위한 동작 파형도이다. 이중, 4a는 VCO 109의 위상 동기 특성을 도시한 것이다. 4b는 스위칭 제어신호 119의 천이 상태를 도시한 것으로, 논리 로우인 경우에는 스위치 301을 온시키고, 논리 하이'인 경우에는 스위치 301을 오프 시킨다. 4c는 합성기 107로 입력되는 데이타의 파형을 도시한 것이며, 4d는 VCO 109의 출력을 도시한 것으로 주파수 변조 특성을 설명하기 위하여 도시된 것이다.

제4도를 참조하여 제3도의 동작을 간략히 살펴보면 하기와 같다.

초기 데이타 113이 합성기 107로 공급되지 않은 상태에서, 기준 주파수 발생 101로부터 기준 주파수 fo가 발생되면 이는 온 상태에 있는 스위치 301을 통해 LPF 105로 공급된다. 따라서 초기 제3도와 같은 회로의 VCO 109의 위상은 제4도 4a와 같이 상기 기준 주파수 fo의 위상에 동기 되어진다. 상기 VCO 109의 출력 위상이 기준 주파수 fo에 위상 동기되먼, 스위칭 제어신호 119가 4b와 같이 논리 하이로 천이 됨으로서 위상 동기 루프의 제2제어 경로상에 접속된 스위치 301을 오프 시킨다.

상기 스위치 301이 오프된 상태에서 4c와 같은 데이타가 합성기 107로 입력되면 VCO 109로부터는 4d와 같이 fo+f1의 또는 fo-f1의 대역으로 주파수 변조된 신호가 출력된다. 따라서, 상기 제3도와 같은 데이타 전송 장치는 VCO 109의 출력 위상이 기준 주파수 fo에 위상 동기된 후 스위치 310을 오프하여 위상 동기 루프를 오픈 루프(open 1oop)로 함으로써 데이타가 1 혹은 0으로 지속된다고 하더라도 VCO 109의 출력이 fo+f1 또는 fo-f1으로 주파수 변조된 후 기준 주파수 fo로 수렴하는 일은 없어지게 된다.

그러나, 제3도와 같은 데이타 전송 장치는 연속적으로 1 혹은 0의 값을 포함하는 데이타를 전송하기 위하여 위상 동기 루프를 오픈시킴으로써 다음과 같은 문제가 있어왔다. 위상 동기 루프를 오픈시켰을 경우, VCO 109는 LPF 107에 저장되어 있는 잔류 제어전압에 의해 제어되기 때문에 VCO 109의 프리런닝(Free running) 주파수에 의하여 주파수 드리프트(Drift)가 발생한다. 다시 말하면, 합성기 107로 입력되는 데이터 113에 의한 주파수 편이 이외에 VCO 109의 자체의 주파수 편이가 포함되어 변조 출력되는 주파수가 변화된다. 따라서, 제3도와 같은 방법으로 데이타를 전송시에는 VCO 109의 주파수 편이 만큼 데이타 전구간에 걸쳐 오차를 포함하여 주파수 변조가 발생하게되는 문제가 야기된다.

따라서, 본 발명의 목적은 변조 주파수의 오차가 제거된 데이타 전송 장치를 제공함에 있다.

본 발명의 다른 목적은 위상 동기 루프를 이용하여 데이타를 FSK 변조시 변조 주파수의 오차를 최소화하여 출력하는 데이타 전송 장치를 제공함에 있다.

본 발명의 또다른 목적은 전송될 데이타의 열(stream)의 천이상태에 따라 위상 동기 루프를 제어하여 FSK 변조를 실행하는 데이타 전송 장치를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명은 기준 주파수를 발생하는 주파수 발생기와, 발진 제어 전압에 대응하는 주파수를 발생하는 전압 제어 발진기와, 상기 기준 주파수 및 이 주파수에 위상 동기되어 소정 분주된 주파수를 입력하여 상기 두 주파수간의 위상차를 검출하는 위상 비교기와, 상기 위상차에 대응하는 전압과 전송될 데이타를 합성하여 발진 제어 전압을 상기 전압 제어 발진기에 공급하는 변조 제어기와, 상기 데이터의 열의 동일 논리의 연속성을 검출하여 미리 설정된 연속성을 초과시에 상기 위상 비교기와 상기 변조 제어기상의 경로를 차단하는 제어부로 구성함을 특징으로 한다.

이하 본 발명에 따른 바림직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명의 실시예에 관한 도면에서 전술한 도면상의 구성요소와 실질적으로 동일한 구성과 기능을 가진 것들에는 그 것들과 동일한 참조부호가 사용될 것이다.

제5도는 본 발명의 실시예에 따른 FSK 변조를 이용한 장치의 블럭도이다. 이의 구성은, 전송될 데이타 113의 동일 논리의 연속성을 검출하여 미리 설정된 비트의 연속성을 초과시에 제3도에 도시된 위상 비교기 103와 LPF l05 및 합성기 107로 구성된 변조 제어기의 사이의 경로상에 접속된 스위치 301을 차단(off)하는 제어신호 120을 발생하는 제어신호 발생부 121가 더 부가 되어 구성되어 있다.

제6도는 제5도에 도시된 제어신호 발생부의 실시예시도이다. 이의 구성은 합성기 107로 공급되는 데이터 113가 논리 1 혹은 0이 연속하여 3비트 이상일 때 논리 하이로 천이되는 제어신호 120을 발생하도록 구성되어 있다. 본 발명의 실시예에서는 동일한 논리를 갖는 데이타가 연속하여 3비트 이상일 때 하이로 활성화되는 제어신호를 발생하는 구성을 도시하였으나, 하기의 설명을 이해한 자라면 N(여기서 N은 1,2,3... 등의 자연수)비트 이상일 때 활성화시킬 수 있음에 유의 바란다.

제7도는 제5도 및 제6도에 도시의 동작에 따른 FSK 변조 장치의 동작을 설명하기 위한 동작 파형도이다. 상기 제7도에서, 7a도는 합성기 107로 입력되는 데이타 113의 파형이다. 그리고, 7b는 제어신호 120의 파형이고, 7c는 VCO 109의 주파수 변조 특성을 설명하기 위한 파형도이다.

이하 본 발명에 따른 실시예의 동작을 상기 제5도 내지 제7도의 도면을 참조하여 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흐트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

초기 데이타 113이 합성기 107로 공급되지 않은 상태에서 제6도에 도시된 전송기 611은 초기 로우로 입력되는 리세트 신호 RST에 의해 스위칭 제어신호 120을 제7도 7b와 같이 로우로 출력한다. 이때, 제5도에 도시된 위상 동기 루프의 제1제어 경로상에 위치된 스위치 301은 온된다.

이와 같은 상태에서 기준 주파수 발생기 101로부터 기준 주파수 fo가 발생되면 VCO 109의 위상은 전술한 바와 같이 기준 주과수 fo의 위상에 동기 되어진다. 이때 합성기 107로 전송되어질 데이타 113이 제7도 7a와 같이 입력되면 제6도에 도시된 리세트 신호 RST는 논리 하이로 해제된다. 따라서, 상기 전송기 611은 입력단에 접속된 배타적 부논리합 게이트(Exclusive NOR gate) 609의 출력을 출력노드에 접속된 스위치 301의 제어단자로 전송하게 된다.

한편, 합성기 107은 LPF 105의 출력과 상기 제7도 7a와 같은 데이타를 합성하여 VCO 109로 공급하므로써 VCO 109로부터는 7c와 같이 주파수 변조된 신호가 출력된다. 제7도 T11구간의 데이타 113의 전송이 종료된 후, 제7도 T12 혹은 T14구간과 같이 데이터 113의 논리가 0 혹은 1로 연속하여 N비트 이상 입력되면 제어신호 발생부 121 제7도 7b와 같이 논리 하이로 천이되는 스위칭 제어신호 120를 발생하여 스위치 301을 오프시켜 VCO 109의 출력 특성이 기준 주파수 fo로 수렴되는 것을 방지한다. 이의 동작을 제6도를 참조하여 설명하면 하기와 같다.

전송 데이타 113이 제7도 7a의 T12, T14 구간과 같이 논리 0 혹은 1 로 연속하여 3비트 이상 입력되면 비트 지연기 601 및 603의 출력은 모두 논리 0 혹은 1로 출력된다. 이때. 상기 비트 지연기 601 및 603의 입력 및 출력노드에 각각의 입력이 접속된 배타적 부논리합 게이트 605 및 607의 출력은 모두 하이로 출력된다. 따라서, 배타적 부논리합 게이트 609의 출력도 하이로 되며, 이는 곧 전송기 611을 통해 스위치 301의 제어신호로 공급된다. 이와 같은 동작에 의해 데이터 113이 미리 설정된 비트 이상 연속하여 1 혹은 0으로 입력되는 경우, 위상 동기의 루프를 차단함으로써 VCO 109의 출력이 기준 주파수 fo에 수렴되는 것이

방지된다. 따라서, 제5도 및 제6도의 구성에 의한 데이타 전송 장치는 데이타 113이 미리 설정된 비트 이상 연속하여 1 혹은 0으로 입력되는 경우에만 VCO 109을 프리런닝하도록 함으로써 데이타 변조의 오차를 최소화 함을 알 수 있다.

상기한 실시예에서는 데이타가 3비트 연속하여 동일한 논리를 갖은 경우 활성화된 제어신호를 발생되도록 구성하였으나, 이는 본 발명을 이해한 자라면 N비트까지 확장이 용이함에 유의하여야 한다. 또한, 본 발명에서는 제어신호 발생부를 디스크리트한 소자들을 조합하여 구성하였으나, 이 분야의 통상의 지식을 갖은 자라면 전송 데이타를 출력하는 마이크로 프로세서에서 용이하게 발생시킬 수 있다. 예를 들면, 전송되는 N비트의 데이타 논리를 비교하여 모두 같은 경우 제7도 7b와 같이 제어신호를 활성화 시켜도 본 발명과 동일한 효과를 가질 수 있옴에 유의 바란다.

상술한 바와 같이 본 발명은. FSK 변조시 주파수 변조의 오차를 최소화 할 수 있어 별도의 주파수 조정이 불필요하며, 데이타의 전송을 보다 정확히 할 수 있다.

Claims (5)

1. 데이타를 FSK 변조하여 전송하는 데이타 전송 장치에 있어서, 기준 주파수를 발생하는 주파수 발생기와, 발진 제어 전압에 대응하는 주파수를 발생하여 전송 데이타로서 출력하는 전압 제어 발진기와, 상기 전압 제어 발진기로부터 발진 출력되는 전송 데이터를 소정의 분주비로 분주하는 분주기와, 상기 기준 주파수 및 이에 위상 동기된 상기 분주기의 출력 주파수와의 위상차를 검출하는 위상 비교기와, 상기 위상차에 대응하는 전압과 외부로부터 제공되는 데이타를 합성하여 발진 제어 전압을 상기 전압 제어 발진기에 공급하는 변조 제어기와, 상기 변조 제어기로 입력되는 데이타 열의 동일 논리의 연속성을 검출하여 미리 설정된 연속성을 초과시에 상기 위상 비교기와 상기 변조 제어기상의 경로를 차단하는 제어부를 포함하여 구성함을 특징으로 하는 디지탈 데이타 전송 장치.
2. 제1항에 있어서, 상기 제어부는, 외부로부터 제공되는 상기 데이터를비트 단위로 직렬 지연하는 다수의 지연기들과, 상기 다수의 지연기들의 입력 및 출력노드에 각각의 입력단자가 접속되며 입력되는 데이타의 논리가 상기 다수의 지연기들의 개수에 대응하는 비트 만큼 동일시에 응답하여 활성화되는 스위칭 제어신호를 발생하는 게이트 어레이로 구성함을 특징으로 하는 디지탈 데이타 전송 장치.
3. 제2항에 있어서, 상기 게이트 어레이의 출력노드와 상기 스위치의 제어신호 입력단자의 사이에 접속되어 리세트신호의 차단에 의해 상기 게이트 어레이의 출력을 상기 스위치의 제어신호 입력단자로 공급하는 전송기를 더 포함 함을 특징으로 하는 디지털 데이터 전송 장치.
4. 제1항에 있어서, 상기 제어부는, 전송될 데이타의 N비트의 논리를 비교하여 모두 같은 경우 활성화된 제어신호를 출력하는 마이크로 프로세서임을 특징으로 하는 디지탈 데이타 전송 장치.
5. 제2항 또는 제4항에 있어서, 상기 변조 제어기는, 상기 스위치의 출력노드를 통한 위상차 신호를 필터링하는 저역 통과 필터와, 상기 저역 통과 필터링된 신호에 상기 전송될 데이터를 합성하여 상기 전압 제어 발진기의 제어신호로 공급하는 합성기로 구성함을 특징으로 하는 디지탈 데이타 전송 장치.