JPS6342137A - プロ−ブ装置 - Google Patents
プロ−ブ装置Info
- Publication number
- JPS6342137A JPS6342137A JP18597086A JP18597086A JPS6342137A JP S6342137 A JPS6342137 A JP S6342137A JP 18597086 A JP18597086 A JP 18597086A JP 18597086 A JP18597086 A JP 18597086A JP S6342137 A JPS6342137 A JP S6342137A
- Authority
- JP
- Japan
- Prior art keywords
- measured
- chip
- area
- wafer
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000523 sample Substances 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 238000005259 measurement Methods 0.000 claims abstract description 34
- 235000012431 wafers Nutrition 0.000 abstract description 82
- 238000012937 correction Methods 0.000 abstract description 18
- 238000004904 shortening Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 18
- 230000002950 deficient Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- 241001422033 Thestylus Species 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 238000010187 selection method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は半導体ウェハに形成された集積回路等の半導体
素子の電気的諸特性を測定するプローブ装置に関する。
素子の電気的諸特性を測定するプローブ装置に関する。
(従来の技術)
従来、半導体ウェハ表面に多数形成された半導体素子の
電気的諸特性を試験する場合は、半導体ウェハ試験用触
針を装着したプローバと称する試験機を用いて行なわれ
ている。
電気的諸特性を試験する場合は、半導体ウェハ試験用触
針を装着したプローバと称する試験機を用いて行なわれ
ている。
このプローブ装置においては、例えばX−Yテーブル上
に設けられたウェハ載置台に半導体ウェハを載置してこ
の半導体ウェハに格子状に配列されている多数の半導体
素子(以下チップ)の電気的特性を半導体ウェハに対向
配置されたチップの電極と同じ位置、配列を有した触針
を装着するプローブカードを介して順次測定検査する。
に設けられたウェハ載置台に半導体ウェハを載置してこ
の半導体ウェハに格子状に配列されている多数の半導体
素子(以下チップ)の電気的特性を半導体ウェハに対向
配置されたチップの電極と同じ位置、配列を有した触針
を装着するプローブカードを介して順次測定検査する。
この時不良品と判定されたチップにインク等でマーキン
グする機能を有したプローブ装置が広く普及している。
グする機能を有したプローブ装置が広く普及している。
ところでチップは第7図に示すように半導体ウェハ1に
格子状に配列されており、ウェハ周縁部に形成された欠
落部を有するチップ2は明らかに不良面となるためプロ
ーブ装置では測定時においてこれらウェハ周縁部のチッ
プ2を予め測定対称から除外して検査時間の短縮化を図
る工夫がなされている。
格子状に配列されており、ウェハ周縁部に形成された欠
落部を有するチップ2は明らかに不良面となるためプロ
ーブ装置では測定時においてこれらウェハ周縁部のチッ
プ2を予め測定対称から除外して検査時間の短縮化を図
る工夫がなされている。
ウェハ周縁部の不良品チップ2を予め測定対称から除外
する手段としては、従来エツジコレクション法なるもの
が用いられている。以下にこのエツジコレクション法に
ついて説明する。
する手段としては、従来エツジコレクション法なるもの
が用いられている。以下にこのエツジコレクション法に
ついて説明する。
エツジコレクションとは半導体ウェハ1に形成されたチ
ップ3の面積を100%とした場合に測定対称とするチ
ップの面積率をどの程度にするか予めパラメータとして
設定する数値を称する。
ップ3の面積を100%とした場合に測定対称とするチ
ップの面積率をどの程度にするか予めパラメータとして
設定する数値を称する。
例えば、エツジコレクションを50%と設定すると、ウ
ェハ周縁部のチップ2でチップ3の50%未満の面積の
チップは測定対称から除外される。
ェハ周縁部のチップ2でチップ3の50%未満の面積の
チップは測定対称から除外される。
さてエツジコレクションの計算方法であるが、プローブ
装置内のウェハ載置台に半導体ウェハを載置して位置合
わせを行なうに際し、ウェハの径、中心点の位置の測定
も同時に行ないこれら測定値から各チップのエツジコレ
クションを算出する。
装置内のウェハ載置台に半導体ウェハを載置して位置合
わせを行なうに際し、ウェハの径、中心点の位置の測定
も同時に行ないこれら測定値から各チップのエツジコレ
クションを算出する。
例えば第8図に示すように、半導体ウェハ1の中心点O
からウェハ周縁部のチップ2の4角A、B、C,Dまで
のX軸方向およびY軸方向の距離aSbSc、dをそれ
ぞれ求め、これらの値から半導体ウェハ1の中心点Qか
らチップ2の4角A、B、C,Dまでの距離を算出する
。この算出された距離と半導体ウェハ1の半径Rとを比
較すれば測定対称チップが半導体ウェハ1上に完全に形
成されているか否かが判定できる。すなわちチップ2の
場合は、 R2〉a2+C2ON WAFER R”>a2+d2 ON WAFERR2<b2+
d2 OFF WAFERR2<b2+c”
OFF WAFERとなり、ウェハ周縁部に位置する
不良品チップであることが判明する。なお、上述説明か
ら明らかなようにチップ3の場合はウェハ中心点0から
4角A、B、C,Dまでの距離は全て半径R以下となる
。
からウェハ周縁部のチップ2の4角A、B、C,Dまで
のX軸方向およびY軸方向の距離aSbSc、dをそれ
ぞれ求め、これらの値から半導体ウェハ1の中心点Qか
らチップ2の4角A、B、C,Dまでの距離を算出する
。この算出された距離と半導体ウェハ1の半径Rとを比
較すれば測定対称チップが半導体ウェハ1上に完全に形
成されているか否かが判定できる。すなわちチップ2の
場合は、 R2〉a2+C2ON WAFER R”>a2+d2 ON WAFERR2<b2+
d2 OFF WAFERR2<b2+c”
OFF WAFERとなり、ウェハ周縁部に位置する
不良品チップであることが判明する。なお、上述説明か
ら明らかなようにチップ3の場合はウェハ中心点0から
4角A、B、C,Dまでの距離は全て半径R以下となる
。
チップがウェハ周縁部に位置する不良品チップ2と判断
された場合には、チップ2の面積を算出してチップ3の
面積との比較から面積率を求め、この求められた面積率
と予め設定したエツジコレクションとの比較を行ないチ
ップ2が測定対称チップどなるか否かを判断する。
された場合には、チップ2の面積を算出してチップ3の
面積との比較から面積率を求め、この求められた面積率
と予め設定したエツジコレクションとの比較を行ないチ
ップ2が測定対称チップどなるか否かを判断する。
上述したようなエツジコレクション法を用いた従来のプ
ローブ装置の測定動作の一例を第9図のフローチャート
を参照にして説明する。
ローブ装置の測定動作の一例を第9図のフローチャート
を参照にして説明する。
まずウェハ最上段でかつ設定エツジコレクションを満足
するチップのうち最も左に位置するチップが測定部に来
るようにウェハ載置台を移動しく100)、このチップ
を測定する(101)。次に右隣のチップが設定エツジ
コレクションを満足するか否かを判断して(102)
、満足していればウェハ載置台を移動して(103)こ
のチップを測定し、設定エツジコレクションを満足して
いなければさらに下段のチップでかつ設定エツジコレク
ションを満足するチップのうち最も右に位置するチップ
に移動して(104)、このチップを測定する( 10
5)。以上の動作を繰り返して半導体ウェハ1上に設定
エツジコレクションを満足するチップが無くなると(1
06)測定が終了する( 107)。
するチップのうち最も左に位置するチップが測定部に来
るようにウェハ載置台を移動しく100)、このチップ
を測定する(101)。次に右隣のチップが設定エツジ
コレクションを満足するか否かを判断して(102)
、満足していればウェハ載置台を移動して(103)こ
のチップを測定し、設定エツジコレクションを満足して
いなければさらに下段のチップでかつ設定エツジコレク
ションを満足するチップのうち最も右に位置するチップ
に移動して(104)、このチップを測定する( 10
5)。以上の動作を繰り返して半導体ウェハ1上に設定
エツジコレクションを満足するチップが無くなると(1
06)測定が終了する( 107)。
(発明が解決しようとする問題点)
しかしながら上述したようなエツジコレクション法を用
いたプローブ装置では、装置の機械的な誤差や位置合わ
せ時における測定誤差等から設定エツジコレクションと
同程度の面積を有する不良品チップを測定してしまうと
いう問題があり、例えばエツジコレクションを100%
と設定した場合には98%程度の面積率を有する不良品
チップも測定するという問題があった。さらに不良品チ
ップにインク等でマーキングを行なう機能を有したプロ
ーブ装置においては、100%近い面積率を有する不良
品チップを良品とみなしてマーキングをせず、後工程に
大きな影響を与えるという問題もあった。
いたプローブ装置では、装置の機械的な誤差や位置合わ
せ時における測定誤差等から設定エツジコレクションと
同程度の面積を有する不良品チップを測定してしまうと
いう問題があり、例えばエツジコレクションを100%
と設定した場合には98%程度の面積率を有する不良品
チップも測定するという問題があった。さらに不良品チ
ップにインク等でマーキングを行なう機能を有したプロ
ーブ装置においては、100%近い面積率を有する不良
品チップを良品とみなしてマーキングをせず、後工程に
大きな影響を与えるという問題もあった。
また、測定対称チップ以外のチップを測定するというこ
とは測定時間の短縮化を図り運用効率の向上を達成する
という観点からも大きな障害となり、さらに不必要な測
定をすることで測定用触針の寿命が短くなるという問題
も生じる。
とは測定時間の短縮化を図り運用効率の向上を達成する
という観点からも大きな障害となり、さらに不必要な測
定をすることで測定用触針の寿命が短くなるという問題
も生じる。
これら問題を解決するために第10図に示したように半
導体ウェハ1上に配列されたチップの上下左右方向にお
けるウェハ周縁部に位置するチップ4までの距離を予め
測定し、これらチップ4を予め測定対称チップから除外
して測定を行なういゆわるプローブエリアセレクト法を
用いたプローブ装置もあるが、ウェハ周縁部斜め方向の
チップ5についてはエツジコレクション法を用いている
ため、前述問題点の完全な解決には至っていなかった。
導体ウェハ1上に配列されたチップの上下左右方向にお
けるウェハ周縁部に位置するチップ4までの距離を予め
測定し、これらチップ4を予め測定対称チップから除外
して測定を行なういゆわるプローブエリアセレクト法を
用いたプローブ装置もあるが、ウェハ周縁部斜め方向の
チップ5についてはエツジコレクション法を用いている
ため、前述問題点の完全な解決には至っていなかった。
本発明は以上述べた問題点を解決するためになされ、測
定対称チップのみを確実に測定でき、検査時間の短縮化
による運用効率の向上や触針の寿命の延命が図れ、しか
もマーキングミスの無いプローブ装置を提供することを
目的とする。
定対称チップのみを確実に測定でき、検査時間の短縮化
による運用効率の向上や触針の寿命の延命が図れ、しか
もマーキングミスの無いプローブ装置を提供することを
目的とする。
[発明の構成]
(問題点を解決するための手段)
本発明によれば、表面に半導体素子を格子状に配列した
被測定物と測定用触針とを相対的に移動させて各半導体
素子を測定するプローブ装置において、測定対称となる
半導体素子または測定対称外となる半導体素子の少なく
とも一方の被測定物上の位置を予め設定して記憶し前記
測定対称となる半導体素子のみを測定するようにしたこ
とを特徴とするプローブ装置が得られる。
被測定物と測定用触針とを相対的に移動させて各半導体
素子を測定するプローブ装置において、測定対称となる
半導体素子または測定対称外となる半導体素子の少なく
とも一方の被測定物上の位置を予め設定して記憶し前記
測定対称となる半導体素子のみを測定するようにしたこ
とを特徴とするプローブ装置が得られる。
(作 用)
本発明では、半導体ウェハ等の被測定物上に配列された
多数のチップのうち測定対称チップ測定対称性チップを
予め設定して測定を行なうことで、エツジコレクション
の計算を必要とせずに確実な測定が効率よくできる。
多数のチップのうち測定対称チップ測定対称性チップを
予め設定して測定を行なうことで、エツジコレクション
の計算を必要とせずに確実な測定が効率よくできる。
(実施例)
以下、本発明の一実施例について図を参照にして説明す
る。
る。
第1図は実施例の構成を示す図で、図示を省略したウェ
ハカセットから取り出された半導体ウェハ6は、X−Y
テーブル等の可動台上に設置されてこれと一体となって
移動するウェハ載置台7上に載置される。
ハカセットから取り出された半導体ウェハ6は、X−Y
テーブル等の可動台上に設置されてこれと一体となって
移動するウェハ載置台7上に載置される。
ウェハ載置台7上面にはウェハ載置台7と対向してプロ
ーブカード8が配置されており、ウェハ載置台7を上下
・水平方向に自在に移動させてプローブカード8の半導
体ウェハ6面側に装着された測定用電極である触針9と
チップに形成された電極とを接触させて各チップを順次
測定検査する。
ーブカード8が配置されており、ウェハ載置台7を上下
・水平方向に自在に移動させてプローブカード8の半導
体ウェハ6面側に装着された測定用電極である触針9と
チップに形成された電極とを接触させて各チップを順次
測定検査する。
ウェハ載置台7の測定時における駆動制御機構であるが
、ウェハ載置台7上に半導体ウェハ6が載置されるとま
ず容量センサ10からの信号をもとに位置検出装@20
により半導体ウェハ6の位置と、半導体ウェハ6の径や
中心の位置等を測定しこの情報を制御部内の載置台駆動
制御機構21に入力する。そして載置台駆動制御機構2
1からの情報を載置台駆動装置22に入力してウェハ載
置台7を駆動する。
、ウェハ載置台7上に半導体ウェハ6が載置されるとま
ず容量センサ10からの信号をもとに位置検出装@20
により半導体ウェハ6の位置と、半導体ウェハ6の径や
中心の位置等を測定しこの情報を制御部内の載置台駆動
制御機構21に入力する。そして載置台駆動制御機構2
1からの情報を載置台駆動装置22に入力してウェハ載
置台7を駆動する。
載置台駆動装置の制御は従来装置においては、位置検出
装置20からの情報をパラメータとしてエツジコレクシ
ョンを各チップ毎に計算しながら行なっていたが、本発
明では測定対称チップの測定領域を予め設定することで
エツジコレクションの計算を必要とせずに測定が行なえ
る。
装置20からの情報をパラメータとしてエツジコレクシ
ョンを各チップ毎に計算しながら行なっていたが、本発
明では測定対称チップの測定領域を予め設定することで
エツジコレクションの計算を必要とせずに測定が行なえ
る。
例えばこの実施例では、領域設定装置23により半導体
ウェハ6の測定対称チップの測定領域を予め設定して、
載置台駆動制御機構21に入力し、設定領域内のチップ
のみの測定を行なうようにしている。また設定領域は半
導体ウェハの品種と対応して設定領域記憶装置24に記
憶できるので、同一品種の半導体ウェハであれば次回の
測定時には例えば半導体ウェハの品番等の入力を行なう
だけでよく新たに領域設定をする必要はない。
ウェハ6の測定対称チップの測定領域を予め設定して、
載置台駆動制御機構21に入力し、設定領域内のチップ
のみの測定を行なうようにしている。また設定領域は半
導体ウェハの品種と対応して設定領域記憶装置24に記
憶できるので、同一品種の半導体ウェハであれば次回の
測定時には例えば半導体ウェハの品番等の入力を行なう
だけでよく新たに領域設定をする必要はない。
領域設定の方法であるが、例えば第2図に示すように半
導体ウェハ6に配列したチップのX軸方向を列番、Y軸
方向に行番を付して行なう方法がある。すなわち 1行目では4列目、9列目 2行目では3列目、10列目 11行目では3列目、10列目 をそれぞれ各行の限界領域と設定する方法である。また
TVモニタを見なからウェハのチップを指定すればより
使いやすい。
導体ウェハ6に配列したチップのX軸方向を列番、Y軸
方向に行番を付して行なう方法がある。すなわち 1行目では4列目、9列目 2行目では3列目、10列目 11行目では3列目、10列目 をそれぞれ各行の限界領域と設定する方法である。また
TVモニタを見なからウェハのチップを指定すればより
使いやすい。
以下にこの実施例のプローブ装置の動作について第3図
のフローチャートおよび第4図を参照にしながら説明す
る。
のフローチャートおよび第4図を参照にしながら説明す
る。
なお第3図と第4図は対応しているため同一説明部には
同一符号を付しである。
同一符号を付しである。
前述した如く予め半導体ウェハ6の測定対称チップの領
域設定を行なった後、まず半導体ウェハ6最上段の設定
領域で最も左側のチップが測定部に来るようにウェハ載
置台7を移動して(200)これを測定する(201)
。このチップの測定終了後、右隣のチップへ移力する訳
であるが、この時右隣のチップが設定領域内のチップで
あるか否かを判断しく 202> 、設定領域内のチッ
プであればウェハ載置台7を移動して右隣のチップを測
定しく 203) 、設定領域外のチップであれば下段
のチップで設定領域内の最も右側のチップが測定部に来
るようにウェハ載置台7を移動しく204)、これを測
定する( 205)。
域設定を行なった後、まず半導体ウェハ6最上段の設定
領域で最も左側のチップが測定部に来るようにウェハ載
置台7を移動して(200)これを測定する(201)
。このチップの測定終了後、右隣のチップへ移力する訳
であるが、この時右隣のチップが設定領域内のチップで
あるか否かを判断しく 202> 、設定領域内のチッ
プであればウェハ載置台7を移動して右隣のチップを測
定しく 203) 、設定領域外のチップであれば下段
のチップで設定領域内の最も右側のチップが測定部に来
るようにウェハ載置台7を移動しく204)、これを測
定する( 205)。
このチップの測定終了後、左隣のチップが設定領域内の
チップであるか否かを判断しく 206>、設定領域内
のチップであればウェハ載置台7を移動して左隣のチッ
プを測定しく、 207) 、設定領域外でおれば下段
チップで設定領域内の最も左側のチップが測定部に来る
ようにウェハ載置台7を移動して(208> 、これを
測定する( 209)。
チップであるか否かを判断しく 206>、設定領域内
のチップであればウェハ載置台7を移動して左隣のチッ
プを測定しく、 207) 、設定領域外でおれば下段
チップで設定領域内の最も左側のチップが測定部に来る
ようにウェハ載置台7を移動して(208> 、これを
測定する( 209)。
以上の動作を繰り返して設定領域内のチップで未測定の
チップがなくなると(210) 、測定が終了する(
211)。
チップがなくなると(210) 、測定が終了する(
211)。
上述説明の如く、この実施例ではエツジコレクション法
を全く用いないので、ウェハ周縁部に位置する不良品チ
ップの測定をすることが皆無となり、測定時間の短縮や
インク等によるマーキング時のミスがなくなる。また上
述のマーキング時のミスは100%近い面積率を有する
不良品を測定し良品と判定されマーキングをせず後工程
の目視検査において不良と判定されるため効率が悪いと
いうことでおった。これに対し設定領域外に無条件にイ
ンク等によるマーキングを行なえば後工程で良品と不良
品を選別する工程において従来通りの選別が可能となる
。
を全く用いないので、ウェハ周縁部に位置する不良品チ
ップの測定をすることが皆無となり、測定時間の短縮や
インク等によるマーキング時のミスがなくなる。また上
述のマーキング時のミスは100%近い面積率を有する
不良品を測定し良品と判定されマーキングをせず後工程
の目視検査において不良と判定されるため効率が悪いと
いうことでおった。これに対し設定領域外に無条件にイ
ンク等によるマーキングを行なえば後工程で良品と不良
品を選別する工程において従来通りの選別が可能となる
。
ところで、第5図に示すように半導体ウェハ上に配列さ
れた多数のチップには、ウェハ処理工程管理用の情報を
提供するためのモニタチップ11と呼ばれるものが配置
されているのが一般的で、゛このモニタチップ11はプ
ローブ装置においては測定対称外である。しかしながら
従来のエツジコレクション法を用いたプローブ装置では
、このモニタチップの面積率は100%となることから
測定対称チップと判断してしまい、不良品チップとして
マーキングを行ない後工程で再度モニタチップ11を測
定しようとした除圧しい測定ができないという不都合な
問題が発生することがあり、またプローブ工程で無駄な
測定時間を費すという結果にもなっていた。本発明を適
用したこの実施例では、予め領域設定時にこのモニタチ
ップを測定対称外、例えば第5図に示した半導体ウェハ
では回行、何列のチップは測定対称外として登録してお
くことで、モニタチップの測定をとばすことができ上述
問題を解決することができる。
れた多数のチップには、ウェハ処理工程管理用の情報を
提供するためのモニタチップ11と呼ばれるものが配置
されているのが一般的で、゛このモニタチップ11はプ
ローブ装置においては測定対称外である。しかしながら
従来のエツジコレクション法を用いたプローブ装置では
、このモニタチップの面積率は100%となることから
測定対称チップと判断してしまい、不良品チップとして
マーキングを行ない後工程で再度モニタチップ11を測
定しようとした除圧しい測定ができないという不都合な
問題が発生することがあり、またプローブ工程で無駄な
測定時間を費すという結果にもなっていた。本発明を適
用したこの実施例では、予め領域設定時にこのモニタチ
ップを測定対称外、例えば第5図に示した半導体ウェハ
では回行、何列のチップは測定対称外として登録してお
くことで、モニタチップの測定をとばすことができ上述
問題を解決することができる。
また近年では、ステッパによるウェハへの半導体素子の
パターン焼き付けが多く、このような方法で製造された
半導体ウェハは第6図に示すようにウェハ周縁部12に
はチップが形成されていない。従ってこのような半導体
ウェハ6に形成されているチップ13は全て100%の
面積率であるため、エツジコレクションの計算をする必
要は全くない。
パターン焼き付けが多く、このような方法で製造された
半導体ウェハは第6図に示すようにウェハ周縁部12に
はチップが形成されていない。従ってこのような半導体
ウェハ6に形成されているチップ13は全て100%の
面積率であるため、エツジコレクションの計算をする必
要は全くない。
またウェハ周縁部12にプローブカードの触針を接触さ
せてしまうと、触針に対して物理的な応力が加わり触針
の寿命が短くなるという問題も生じる。この実施例では
設定領域外のチップを測定することが皆無となるため、
上述したような問題が発生することがなく、このような
ステッパにより焼き付けられた半導体ウェハの測定には
本発明のプローブ装置は好適である。
せてしまうと、触針に対して物理的な応力が加わり触針
の寿命が短くなるという問題も生じる。この実施例では
設定領域外のチップを測定することが皆無となるため、
上述したような問題が発生することがなく、このような
ステッパにより焼き付けられた半導体ウェハの測定には
本発明のプローブ装置は好適である。
ざらに1台のテスタ装置で2台のプローブ装置の測定を
管理する例もあるが、この場合1台のプローブ装置で測
定中はもう1台のプローブ装置では測定できないという
テスタ装置もある。従来の方式であればウェハ周縁部1
2を測定中はもう1台のプローブ装置が100%の面積
率を有するチップであっても測定できず停止している。
管理する例もあるが、この場合1台のプローブ装置で測
定中はもう1台のプローブ装置では測定できないという
テスタ装置もある。従来の方式であればウェハ周縁部1
2を測定中はもう1台のプローブ装置が100%の面積
率を有するチップであっても測定できず停止している。
従って設定領域内だけを測定すれば効率の良い測定が可
能となる。
能となる。
なお、上述例では領域設定を良品チップを対称として行
なったが、これは不良品チップを対称として行なっても
熱論よい。
なったが、これは不良品チップを対称として行なっても
熱論よい。
[発明の効果]
以上説明したように本発明のプローブ装置によれば、測
定対称チップのみを確実に測定することができるので、
作業時間の短縮化による装置運用効率の向上が図れ、ま
たマーキングミスが無くなり、さらにはプローブカード
に装着された触針の寿命を延命させるという効果もめる
。
定対称チップのみを確実に測定することができるので、
作業時間の短縮化による装置運用効率の向上が図れ、ま
たマーキングミスが無くなり、さらにはプローブカード
に装着された触針の寿命を延命させるという効果もめる
。
ちなみに、作業時間の短縮化の一例として、1つのチッ
プの測定時間をtl、次のチップへの移動時間をtl、
インクによる不良品のマーキング時間をt3、半導体ウ
ェハ周縁部の不良品チップとモニタチップの合計数をN
とすれば、短縮される時間Tは、 T= (t1+t2 +13)XN となる。
プの測定時間をtl、次のチップへの移動時間をtl、
インクによる不良品のマーキング時間をt3、半導体ウ
ェハ周縁部の不良品チップとモニタチップの合計数をN
とすれば、短縮される時間Tは、 T= (t1+t2 +13)XN となる。
第1図は本発明を適用したプローブ装置の概念的な構成
を示す図、第2図は本発明に係る半導体ウェハの測定対
称チップの領域設定の一例を示す図、第3図は実施例の
動作の一例を示すフローチャート、第4図は第3図で示
した実施例の動作の一例を半導体ウェハ上に反映した図
、第5図は半導体ウェハ上に形成されたモニタチップの
配列の一例を示す図、第6図はステッパによりパターン
焼き付けされた半導体ウェハを示す図、第7図は半導体
ウェハのチップの配列の一例を示す図、゛ 第8図は従
来のエツジコレクション法におけるエツジコレクション
の計算パラメータを求めるための幾何学的説明を示す図
、第9図は従来のエツジコレクション法を用いたプロー
ブ装置の動作を示すフローチャート、第10図は従来の
プローブエリアセレクト法における領域設定の概念を示
す図である。 6・・・・・・半導体ウェハ、7・・・・・・ウェハ載
置台、8・・・・・・プローブカード、9・・・・・・
触針、10・・・・・・容量センサ、20・・・・・・
位置検出装置、21・・・・・・載置台駆動制御機構、
22・・・・・・載置台駆動装置、23・・・・・・領
域設定装置、24・・・・・・設定領域記憶装置。 出願人 東京エレクトロン株式会社代理人 弁
理士 須 山 佐 − 第1図 殆 第2図 第4図 第6図 第7図 X 第8図 第1o図
を示す図、第2図は本発明に係る半導体ウェハの測定対
称チップの領域設定の一例を示す図、第3図は実施例の
動作の一例を示すフローチャート、第4図は第3図で示
した実施例の動作の一例を半導体ウェハ上に反映した図
、第5図は半導体ウェハ上に形成されたモニタチップの
配列の一例を示す図、第6図はステッパによりパターン
焼き付けされた半導体ウェハを示す図、第7図は半導体
ウェハのチップの配列の一例を示す図、゛ 第8図は従
来のエツジコレクション法におけるエツジコレクション
の計算パラメータを求めるための幾何学的説明を示す図
、第9図は従来のエツジコレクション法を用いたプロー
ブ装置の動作を示すフローチャート、第10図は従来の
プローブエリアセレクト法における領域設定の概念を示
す図である。 6・・・・・・半導体ウェハ、7・・・・・・ウェハ載
置台、8・・・・・・プローブカード、9・・・・・・
触針、10・・・・・・容量センサ、20・・・・・・
位置検出装置、21・・・・・・載置台駆動制御機構、
22・・・・・・載置台駆動装置、23・・・・・・領
域設定装置、24・・・・・・設定領域記憶装置。 出願人 東京エレクトロン株式会社代理人 弁
理士 須 山 佐 − 第1図 殆 第2図 第4図 第6図 第7図 X 第8図 第1o図
Claims (1)
- 【特許請求の範囲】 表面に半導体素子を格子状に配列した被測定物と測定用
触針とを相対的に移動させて各半導体素子を測定するプ
ローブ装置において、 測定対称となる半導体素子または測定対称外となる半導
体素子の少なくとも一方の被測定物上の位置を予め設定
して記憶し前記測定対称となる半導体素子のみを測定す
るようにしたことを特徴とするプローブ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61185970A JPH07109837B2 (ja) | 1986-08-07 | 1986-08-07 | プロ−ブ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61185970A JPH07109837B2 (ja) | 1986-08-07 | 1986-08-07 | プロ−ブ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6342137A true JPS6342137A (ja) | 1988-02-23 |
JPH07109837B2 JPH07109837B2 (ja) | 1995-11-22 |
Family
ID=16180061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61185970A Expired - Lifetime JPH07109837B2 (ja) | 1986-08-07 | 1986-08-07 | プロ−ブ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07109837B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003073493A1 (en) * | 2002-02-26 | 2003-09-04 | Tokyo Electron Limited | Probe area setting method and probe device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS539508A (en) * | 1976-07-14 | 1978-01-28 | Nec Corp | Magnetic recording and playback system |
JPS6010744A (ja) * | 1983-06-30 | 1985-01-19 | Nec Home Electronics Ltd | 半導体ウエ−ハ試験方法 |
-
1986
- 1986-08-07 JP JP61185970A patent/JPH07109837B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS539508A (en) * | 1976-07-14 | 1978-01-28 | Nec Corp | Magnetic recording and playback system |
JPS6010744A (ja) * | 1983-06-30 | 1985-01-19 | Nec Home Electronics Ltd | 半導体ウエ−ハ試験方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003073493A1 (en) * | 2002-02-26 | 2003-09-04 | Tokyo Electron Limited | Probe area setting method and probe device |
US7463764B2 (en) | 2002-02-26 | 2008-12-09 | Tokyo Electron Limited | Probe area setting method and probe device |
Also Published As
Publication number | Publication date |
---|---|
JPH07109837B2 (ja) | 1995-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
KR100487658B1 (ko) | 프로브 침 클리닝장치 및 방법 | |
US7355422B2 (en) | Optically enhanced probe alignment | |
JP2007103860A (ja) | プローブ接触痕検出方法、及び、プローバ | |
JPH0370900B2 (ja) | ||
JPS6342137A (ja) | プロ−ブ装置 | |
JP4817830B2 (ja) | プローバ、プローブ接触方法及びそのためのプログラム | |
JPS6351651A (ja) | ウエハプロ−バのウエハ自動位置合わせ方法 | |
EP0580895A2 (en) | Method of mapping a tested semiconductor device | |
JPH0441495B2 (ja) | ||
JP2006318965A (ja) | 半導体デバイスの検査方法および半導体デバイス検査装置 | |
KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
JPH0254544A (ja) | プロービング方法 | |
JPS63110744A (ja) | プロ−ブ装置 | |
JP2501613B2 (ja) | ウエハプロ―バ | |
JP2627929B2 (ja) | 検査装置 | |
JPH0875807A (ja) | 静電気測定方法 | |
JPS6386540A (ja) | 半導体ウエハのプローブ装置 | |
JPS6170735A (ja) | 電気測定用アライメントマ−クを有するウエハまたはチツプ | |
JPH0680711B2 (ja) | ウエハプローバ | |
JPH0783041B2 (ja) | 半導体装置の検査装置及びその検査方法 | |
JPS58207647A (ja) | メモリビツト検査装置 | |
JPH01194332A (ja) | 半導体ウエハの検査方法 | |
JP2726899B2 (ja) | プローブ装置 | |
JPH0294537A (ja) | 半導体ウェハの測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |