JPS6334993B2 - - Google Patents
Info
- Publication number
- JPS6334993B2 JPS6334993B2 JP55068222A JP6822280A JPS6334993B2 JP S6334993 B2 JPS6334993 B2 JP S6334993B2 JP 55068222 A JP55068222 A JP 55068222A JP 6822280 A JP6822280 A JP 6822280A JP S6334993 B2 JPS6334993 B2 JP S6334993B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- battery
- power supply
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 11
- 229910052744 lithium Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 244000003187 Juncus effusus Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/02—Conversion or regulation of current or voltage
- G04G19/04—Capacitive voltage division or multiplication
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C10/00—Arrangements of electric power supplies in time pieces
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/02—Conversion or regulation of current or voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明は電子時計に係わり、特に、比較的電圧
が高く、しかも内部抵抗が大きい、リチウム電池
等を使用した電子時計に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic timepiece, and more particularly to an electronic timepiece using a lithium battery or the like which has relatively high voltage and high internal resistance.
本発明の目的は、アラーム、ブザー等の重負荷
時における電池電圧変動に伴なう回路印加電圧の
変動を吸収し、電池電圧が変動しても時計回路に
は安定した一定電圧を供給する電源回路を提供す
ることにより、重負荷時でも安定した性能を有す
電子時計を得ることにある。 An object of the present invention is to provide a power supply that absorbs fluctuations in the voltage applied to the circuit due to fluctuations in battery voltage during heavy loads such as alarms and buzzers, and supplies a stable constant voltage to the clock circuit even when the battery voltage fluctuates. The object of the present invention is to provide an electronic timepiece that has stable performance even under heavy loads by providing a circuit.
近年、リチウム電池の性能が向上し、時計用に
も一部使用が開始され、また最近の銀価格の高騰
により、時計用電池としてリチウム電池が注目さ
れている。 In recent years, the performance of lithium batteries has improved, and some of them have begun to be used in watches, and due to the recent rise in silver prices, lithium batteries are attracting attention as batteries for watches.
リチウム電池は、通常3V〜2.8Vの電圧を有し、
電池容量は腕時計用の電池が3Vで60〜100mAH
である。腕時計用相補型MOS−ICは1.5Vで充分
動作するので、2つのコンデンサの直。並列スイ
ツチング切り換えにより電池電圧の半分の電圧
(約1.5V)を作りだして、この電圧で時計用ICを
駆動することにより、時計の電池寿命を長くさせ
ることは周知である。このような方法と、リチウ
ム電池が有している自己放電率が小さいという特
性により、電池寿命が5年〜7年という腕時計が
実現できるのであるが、実用化に際しての大きな
弊害として、リチウム電池の内部抵抗が高いとい
う問題がある。特に、薄く小さいリチウム電池は
内部抵抗が高く、ランプ、アラーム付きの腕時計
には供し得ないのが実状である。 Lithium batteries usually have a voltage of 3V to 2.8V,
Battery capacity for wristwatches is 60-100mAH at 3V.
It is. Complementary MOS-IC for wristwatches works well with 1.5V, so it is necessary to connect the two capacitors directly. It is well known that the life of a watch battery can be extended by creating a voltage (approximately 1.5V) that is half the battery voltage through parallel switching and driving the watch IC with this voltage. Using this method and the characteristic of lithium batteries, which have a low self-discharge rate, it is possible to create a wristwatch with a battery life of 5 to 7 years. There is a problem with high internal resistance. In particular, thin and small lithium batteries have high internal resistance and cannot be used in wristwatches with lamps or alarms.
本発明はかかる点に鑑み、ランプ、ブザー等の
重負荷時に電池電圧が変動しても、時計回路には
安定した一定電圧を供給する電源回路を提供せも
とするものであり、特に降圧用コンデンサを効果
的に使つてこれを実現せんとするものである。 In view of this, it is an object of the present invention to provide a power supply circuit that supplies a stable constant voltage to a clock circuit even if the battery voltage fluctuates during heavy loads such as lamps and buzzers. The aim is to achieve this by effectively using capacitors.
本発明から成る電子時計の構成を記した第1図
ブロツクダイヤグラムにおいて、1は水晶発振器
等の時間標準源、2はバイナリー分周回路、3は
秒、分、時等のカウンター回路、4はデコーダ
ー、表示駆動回路、5は液晶パネル等の表示手
段、6は操作スイツチ14〜17等の信号を受け
て、時計回路をコントロールする制御回路、7は
ランプ、アラームブザー等の重負荷回路、11は
電源電池である。ここで電源電池11をリチウム
電池、その電圧を3Vと仮定し、VDD=0V、VSS2
=−3V、VSS1=約−1.5Vとして、VDD、VSS2、
VSS1電源ラインを点線で表わしている。第1図実
線ラインは信号ラインである。10は降圧用コン
デンサ12,13を直、並列スイツチング切り換
えをして電池電圧を1/2に降圧する降圧回路、8
は電源電池11の電圧が変動しても、一定電圧を
出力する定電圧回路であり、この電圧は降圧回路
の出力電圧、すなわち電池電圧の1/2、1.5Vに近
い値となるように設定されている。9は電源制御
回路であり、通常時は定電圧回路8の動作を停止
させ、降圧回路10を動作させて降圧回路の降圧
電圧をVSS1圧として供給する。一方、ランプON
時等の重負荷回路7の動作時には、電源制御回路
9は、降圧回路10の動作を停止させ、定電圧回
路8を動作させて定電圧回路出力の安定化された
電圧VSS1電圧として供給する。 In the block diagram shown in FIG. 1 showing the configuration of the electronic timepiece according to the present invention, 1 is a time standard source such as a crystal oscillator, 2 is a binary frequency divider circuit, 3 is a counter circuit for seconds, minutes, hours, etc., and 4 is a decoder. , a display drive circuit; 5 is a display means such as a liquid crystal panel; 6 is a control circuit that receives signals from operation switches 14 to 17 and controls a clock circuit; 7 is a heavy-load circuit such as a lamp, an alarm buzzer, etc.; 11 is a display driving circuit; The power source is a battery. Here, assuming that the power supply battery 11 is a lithium battery and its voltage is 3V, V DD = 0V, V SS2
= −3V, V SS1 = approximately −1.5V, V DD , V SS2 ,
The V SS1 power supply line is shown as a dotted line. The solid lines in FIG. 1 are signal lines. 10 is a step-down circuit that steps down the battery voltage to 1/2 by switching the step-down capacitors 12 and 13 between direct and parallel switching;
is a constant voltage circuit that outputs a constant voltage even if the voltage of the power supply battery 11 fluctuates, and this voltage is set to a value close to the output voltage of the step-down circuit, that is, 1/2 of the battery voltage, 1.5V. has been done. Reference numeral 9 denotes a power supply control circuit, which normally stops the operation of the constant voltage circuit 8, operates the step-down circuit 10, and supplies the step-down voltage of the step-down circuit as the V SS1 voltage. Meanwhile, the lamp is ON
When the heavy load circuit 7 is in operation, such as when the heavy load circuit 7 is in operation, the power supply control circuit 9 stops the operation of the step-down circuit 10, operates the constant voltage circuit 8, and supplies the stabilized voltage V SS1 of the constant voltage circuit output. .
定電圧回路8を常に動作させ、重負荷の有無に
係わらず定電圧出力の安定化した電圧をVSS1とし
て供給しないのは、降圧回路10の降圧ロスと比
して、定電圧回路8の降圧ロスの方が大きいこと
による。すなわち、降圧回路10は、コンデンサ
12,13の直、並列スイツチング切り換えによ
り降圧するため、降圧ロスがほとんどないが、定
電圧回路8は後述のようにMOS.TRの電圧降下
を利用して降圧し、安定化電圧を得ているので、
降圧ロスが比較的大きい。従つて通常時は、降圧
効率の高い降圧回路10によりVSS1電源を供給
し、電圧を安定化させる必要のある重負荷時のみ
定電圧回路を動作させ、安定化電圧をVSS1電源と
して供給している。 The reason why the constant voltage circuit 8 is always operated and the stabilized voltage of the constant voltage output is not supplied as V SS1 regardless of the presence or absence of a heavy load is that the voltage drop of the constant voltage circuit 8 is This is because the loss is larger. That is, the step-down circuit 10 steps down the voltage by switching the capacitors 12 and 13 in series and parallel, so there is almost no step-down loss, but the constant voltage circuit 8 steps down the voltage by using the voltage drop of the MOS.TR as described later. , since we have obtained the stabilizing voltage,
Blood pressure loss is relatively large. Therefore, under normal conditions, the V SS1 power is supplied by the step-down circuit 10 with high step-down efficiency, and the constant voltage circuit is operated only during heavy loads when it is necessary to stabilize the voltage, and the stabilized voltage is supplied as the V SS1 power. ing.
第1図82はタイマー回路であり、重負荷解除
後、電池電圧の回復までに若干時間を要するの
で、重負荷解除後タイマー時間の間だけ引き続き
定電圧回路8を動作させる働きをする。同図84
はクロツク停止検出回路であり、電池投入時に電
源制御回路9が降圧回路10を動作させる状態で
安定した場合、降圧回路クロツク1024Hzがない為
降圧出力が出力されず、従つてVSS1電圧がでない
ため永続的に発振が開始されないことを防ぐた
め、84は1024Hzクロツクの有無を検出する回路
であり、この回路がクロツク停止を検出すると電
源制御回路9の働きにより、定電圧回路8が強制
的に動作してVSS1電源が確保される。 82 in FIG. 1 is a timer circuit, and since it takes some time for the battery voltage to recover after the heavy load is removed, it continues to operate the constant voltage circuit 8 only during the timer time after the heavy load is removed. Figure 84
is a clock stop detection circuit, and when the power supply control circuit 9 stabilizes with the step-down circuit 10 operating when the battery is turned on, there is no step-down circuit clock of 1024 Hz, so no step-down output is output, and therefore there is no V SS1 voltage. In order to prevent oscillation from starting permanently, 84 is a circuit that detects the presence or absence of a 1024Hz clock. When this circuit detects that the clock has stopped, the constant voltage circuit 8 is forcibly operated by the power supply control circuit 9. V SS1 power supply is secured.
なお、定電圧回路8は後述のようにクロツクが
不要で動作する構成になつている。 It should be noted that the constant voltage circuit 8 is configured to operate without the need for a clock, as will be described later.
第2図に、第1図ブロツクダイヤグラムによる
ところの、主要電源関係の電圧波形を示す。 FIG. 2 shows voltage waveforms related to the main power supply according to the block diagram of FIG. 1.
電源電池11にリチウム電池を用いており、開
放電圧が3V、電池内部抵抗は常温で50〜80Ω、−
10℃で150〜200Ω位の性能である。重負荷はラン
プ電流である。第2図縦方向の点線より左側が常
温時、同右側が低温時における各部の電圧波形で
ある。 A lithium battery is used as the power supply battery 11, and the open circuit voltage is 3V, and the internal resistance of the battery is 50 to 80Ω at room temperature.
Performance is around 150-200Ω at 10℃. The heavy load is the lamp current. The left side of the vertical dotted line in FIG. 2 is the voltage waveform of each part at room temperature, and the right side is the voltage waveform of each part at low temperature.
同図Smはランプ信号(第1図17Sw4)、Snは
リチウム電池11の出力電圧、S0は第1図降圧回
路10の出力電圧、Spは定電圧回路8の出力電
圧、Sqは電源制御回路9の出力電圧である。Sn
〜SqはVDD基準の電圧波形であり、また降圧回路
出力So、定電圧回路出力Spは説明の便宜上、重
負荷の有無に係わらず連続動作をさせた場合の出
力電圧を記述している。 In the figure, Sm is the lamp signal (Sw 4 in Figure 1, 17), Sn is the output voltage of the lithium battery 11, S 0 is the output voltage of the step-down circuit 10 in Figure 1, Sp is the output voltage of the constant voltage circuit 8, and Sq is the power supply control. This is the output voltage of circuit 9. Sn
~Sq is a voltage waveform based on V DD , and for convenience of explanation, the step-down circuit output So and the constant voltage circuit output Sp describe the output voltage when continuous operation is performed regardless of the presence or absence of a heavy load.
同図Snから明らかなように、ランプラツシユ
電流時に電池電圧が常温で2V位に、低温時には
1.3V位まで電圧が落ち込む。しかもこれはラン
プラツシユ電流を削減させるために、ランプにシ
リーズに150Ω位挿入した場合の電圧であり、対
策をとらないとこのラツシユ時の電圧は、1Vを
割り込む。 As is clear from Sn in the same figure, the battery voltage is around 2V at room temperature during lamp battery current, and at low temperature.
The voltage drops to around 1.3V. Moreover, this is the voltage when about 150Ω is inserted in series with the lamp in order to reduce the lamp rush current, and if no measures are taken, the voltage during this rush will fall below 1V.
一方、コンデンサ降圧回路をランプ点灯時にも
動作させれば、降圧出力は電池電圧の1/2になる
ため、同図Soから明らかなように、低温時には
降圧出力が0.6V位まで落ち込むことになり、こ
の電圧ではVSS1系回路は動作しない。この電圧落
ち込みをカバーするため、通常時は降圧回路出力
をVSS1電源とし重負荷時には電池電圧を直接VSS1
電源とする方法もあるが、この方式ではSnから
明らかなように、温度により大幅に電池電圧が変
動するため、重負荷時にはそれにつれてVSS1電源
も変動することになり誤動作の要因となる。誤動
作の恐れとして、急激な電圧変動に伴なうカウン
ター回路のカウントミス、リセツト等があり、ま
た比較的温度が高い条件下での重負荷では電池電
圧がさほど落ち込まず3Vに近い電圧がVSS1電源
に供給されるため、水晶発振回路が高調波発振を
起こす危険性がある。 On the other hand, if the capacitor step-down circuit is operated even when the lamp is on, the step-down output will be 1/2 of the battery voltage, so as is clear from the figure So, the step-down output will drop to about 0.6V at low temperatures. , the V SS1 system circuit does not operate at this voltage. To cover this voltage drop, the step-down circuit output is normally used as the V SS1 power supply, and during heavy loads the battery voltage is directly supplied to V SS1.
There is also a method of using it as a power source, but with this method, as is clear from Sn, the battery voltage fluctuates significantly depending on the temperature, so when the load is heavy, the V SS1 power source also fluctuates accordingly, which can cause malfunctions. Possible malfunctions include counting errors and resetting of the counter circuit due to sudden voltage fluctuations.Also, under heavy loads under relatively high temperature conditions, the battery voltage does not drop much and the voltage close to 3V is V SS1. Since it is supplied to the power supply, there is a risk that the crystal oscillation circuit will cause harmonic oscillation.
それに比して、定電圧回路出力は、第2図Sp
の電圧波形から明らかなように、電池電圧が定電
圧回路の出力設定電圧より落ち込まない限り一定
電圧であり、電池電圧が設定電圧より下がると、
電池電圧がそのまま定電圧回路の出力として出力
される。 In comparison, the constant voltage circuit output is Sp
As is clear from the voltage waveform, the voltage remains constant as long as the battery voltage does not fall below the output setting voltage of the constant voltage circuit, and when the battery voltage falls below the setting voltage,
The battery voltage is directly output as the output of the constant voltage circuit.
従つて、前述のように、通常時は降圧回路10
の出力をVSS1電源に、重負荷時は定電圧回路8の
出力をVSS1電源とするように電源制御回路9を構
成すれば、第2図Spに示す電圧がVSS1電源とし
て供給される。該Sqにおいて、実線は降圧回路
10の出力が供給され、一点鎖線は定電圧回路8
の出力が供給されていることを示す。Srは定電
圧回路8が動作している時間を示し、Ssは重負
荷解除後の一定時間を計測する。タイマー回路8
2の動作について時間を表わす。このタイマー動
作により、重負荷解除後、電池電圧が完全に回復
した後、定電圧出力から降圧出力にVSS1電源供給
が移行する。なお、VSS1電圧Sqにおいて一瞬電
圧が落ち込んでいる個所があるが、これは電池電
圧が定電圧設定電圧より落ち込んだためであり、
前述のようにランプにシリーズに抵抗を挿入す
る、あるいは適切なランプを選択する等の対策に
より、実用上問題ないレベルの1.3V位に抑える
ことができる。 Therefore, as mentioned above, under normal conditions, the step-down circuit 10
If the power supply control circuit 9 is configured so that the output of the constant voltage circuit 8 is used as the V SS1 power supply and the output of the constant voltage circuit 8 is used as the V SS1 power supply during heavy loads, the voltage shown in Fig. 2 Sp is supplied as the V SS1 power supply. . In Sq, the solid line is supplied with the output of the step-down circuit 10, and the dashed line is supplied with the output of the constant voltage circuit 8.
Indicates that the output is being supplied. Sr indicates the time during which the constant voltage circuit 8 is operating, and Ss measures a certain period of time after the heavy load is released. Timer circuit 8
It represents the time for the second action. Due to this timer operation, after the heavy load is removed and the battery voltage has completely recovered, the V SS1 power supply shifts from constant voltage output to step-down output. Note that there are places where the voltage momentarily drops in the V SS1 voltage Sq, but this is because the battery voltage has fallen below the constant voltage setting voltage.
As mentioned above, by inserting a resistor in series with the lamp or selecting an appropriate lamp, it is possible to suppress the voltage to around 1.3V, which is a level that does not cause any practical problems.
以上のように、電源制御回路9の制御によつて
通常時にはコンデンサ降圧回路10が作動して、
100%に近い降圧変換効率でVSS1電源が供給でき、
電池電圧が大幅に変動する重負荷時、及び重負荷
解除時には、定電圧回路8、タイマー回路82が
作動して安定した電圧をVSS1電源として供給でき
るものである。 As described above, under the control of the power supply control circuit 9, the capacitor step-down circuit 10 operates under normal conditions.
V SS1 power can be supplied with step-down conversion efficiency close to 100%,
During heavy loads where the battery voltage fluctuates significantly, and when heavy loads are released, the constant voltage circuit 8 and timer circuit 82 operate to supply a stable voltage as the V SS1 power source.
本発明から成る電子時計の実施例として、電源
回路関係の回路図を第3図に、その主要タイミン
グチヤート図を第4図に表わす。 As an embodiment of the electronic timepiece according to the present invention, a circuit diagram related to the power supply circuit is shown in FIG. 3, and a main timing chart thereof is shown in FIG. 4.
第3図において、点線内のブロツク8は第1図
の定電圧回路8に相当し、以下同じく、ブロツク
9は電源制御回路9に、ブロツク10は降圧回路
10に、ブロツク7は重負荷回路7に、ブロツク
82はタイマー回路82に、ブロツク84はクロ
ツク停止検出回路84にそれぞれ相当している。
ブロツク83は電源制御回路9の一部であり、遅
延回路を形成している。 In FIG. 3, the block 8 within the dotted line corresponds to the constant voltage circuit 8 in FIG. In addition, block 82 corresponds to the timer circuit 82, and block 84 corresponds to the clock stop detection circuit 84.
Block 83 is part of power supply control circuit 9 and forms a delay circuit.
第3図において、18〜28はP.MOS.FETで
あり、25だけがデブレツシヨンタイプ、他は全
てエンハンスメントタイプである。29〜37は
エンハンスメントタイプN.MOS.FET、41〜4
8はスイツチングゲートであり、ゲート電位
Highで導通、同Lowで非導通である。 In FIG. 3, 18 to 28 are P.MOS.FETs, only 25 is a depletion type, and the others are all enhancement types. 29-37 are enhancement type N.MOS.FET, 41-4
8 is a switching gate, and the gate potential
It is conductive when it is high and non-conductive when it is low.
上記以外のゲート、Flip・Flop(F・F)類全
て相補型MOS・FETで構成されている。38,
39はIC内蔵のコンデンサであり、40及び8
5〜87は同じくIC内蔵の抵抗である。51〜
61はマスタースレーブFF、62,64はスレ
ーブタイプハーフFF、63はマスタータイプハ
ーフFFであり、いずれもマスターがCLOCK=
Highで書き込み状態、スレーブがCLOCK=Low
で書き込み状態となる。第3図においてIC外部
に外付け素子として、17がランプ点灯スイツチ
Sw4、78がランプ、79がアラーム駆動用
NPNトランジスター、80が同インダクタンス、
81が圧電素子、12,13が降圧用コンデンサ
(約0.1μF)である。 All gates other than those mentioned above, Flip/Flop (F/F), are composed of complementary MOS/FETs. 38,
39 is a capacitor with a built-in IC, 40 and 8
Similarly, 5 to 87 are resistors built into the IC. 51~
61 is a master-slave FF, 62 and 64 are slave type half FFs, and 63 is a master type half FF, and in all cases the master is CLOCK=
Write state when High, slave is CLOCK = Low
It enters the writing state. In Figure 3, 17 is a lamp lighting switch as an external element outside the IC.
Sw 4 , 78 is for lamp, 79 is for alarm drive
NPN transistor, 80 is the same inductance,
81 is a piezoelectric element, and 12 and 13 are step-down capacitors (approximately 0.1 μF).
第3図において、1024HzD信号は、1024Hz信号
を1/32768秒あるいは1/16384秒等の時間だけ遅延
させた信号であり、1024Hzと1024HzD信号を用い
てANDゲート651と同じく66A2により、第
3図に示すような降圧回路用二相クロツクを作
る。MNDゲート67A3,68A4は、タイマー
回路出力F12QがHigh(すなわち、重負荷時、及
び重負荷解除後タイマー回路動作中)になると、
A3,A4ゲート出力とも第4図A3,A4に示すよう
にLowになるように構成されている。 In Fig. 3, the 1024HzD signal is a signal obtained by delaying the 1024Hz signal by a time such as 1/32768 seconds or 1/16384 seconds . 3. Make a two-phase clock for a step-down circuit as shown in Figure 3. MND gates 67A 3 and 68A 4 , when the timer circuit output F 12 Q becomes High (that is, during heavy load and when the timer circuit is operating after heavy load is released),
Both A 3 and A 4 gate outputs are configured to be low as shown in FIG. 4 A 3 and A 4 .
降圧回路10の動作を説明すると、A4がHigh
(第4図A4斜視部)の時はN・MOS・FET35,
36が導通状態となり、コンデンサ12CAとコ
ンデンサ13CBが直列の状態でVDD−VSS2電源間
に接続される。CAとCBは容量が等しいからVSS1
にひ電池電圧が1/2に反圧された電圧が印加され
ることになる。一方A3がLow(第4図A3斜線部)
の時は、P・MOS・FET26,27が導通状態
となり、CBはCAと並列にVDD−VSS1間に接続さ
れ、VSS1系に充電された電荷を供給する。 To explain the operation of the step-down circuit 10, A 4 is High
(Figure 4 A 4 perspective part) N・MOS・FET35,
36 becomes conductive, and capacitor 12C A and capacitor 13C B are connected in series between the V DD and V SS2 power supplies. Since C A and C B have the same capacitance, V SS1
A voltage that is half the battery voltage will be applied. On the other hand, A 3 is Low (A 3 shaded area in Figure 4)
At this time, the P-MOS-FETs 26 and 27 become conductive, and C B is connected in parallel with C A between V DD and V SS1 to supply the charged charge to the V SS1 system.
第4図において、A3斜線部(CA,CBが並列)
とA4斜線部(CA,CB直列)が重負荷がない通常
状態では1024Hz周期で交互に繰り返され降圧する
ことが分る。なおA3,A4斜線部の位相がずれて
おり、二相クロツクで降圧している理由は、切り
換え時に、トランジスター26、と35もしくは
27と36、35と27、26と36の組み合わ
せのトランジスターが導通して、電源間シヨー
ト、もしくはCBの充電電荷の損失を防ぐためで
ある。この改良をせず一相クロツクで降圧回路を
駆動すると、降圧トランジスターのサイズにもよ
るが、0.1〜0.2μAの降圧ロス電が生じることが、
実験で確認されている。 In Figure 4, A 3 shaded area (C A and C B are parallel)
It can be seen that under normal conditions without heavy load, the shaded area of A4 and A4 (in series with C A and C B ) are alternately repeated at a cycle of 1024 Hz, resulting in a voltage drop. The reason why the phases of the shaded parts A 3 and A 4 are shifted and the voltage is stepped down by a two-phase clock is that when switching, the combination of transistors 26 and 35, or 27 and 36, 35 and 27, or 26 and 36 This is to prevent short circuit between the power supplies or loss of charge in C B due to conduction. If a step-down circuit is driven by a single-phase clock without this improvement, a step-down loss current of 0.1 to 0.2 μA will occur, depending on the size of the step-down transistor.
Confirmed by experiment.
一方、ランプ等の重負荷ON時は第4図A3斜線
部から明らかなように、降圧動作は停止し、CA
とCBが並列にVDD−VSS1間に接続されるようにな
つており、VSS1系の電源バツクアツプコンデンサ
として機能するようになつている。 On the other hand, when a heavy load such as a lamp is on, the step -down operation stops and C A
and C B are connected in parallel between V DD and V SS1 , and function as a power supply backup capacitor for the V SS1 system.
また重負荷ONで瞬時にCAとCBがVSS1に並列接
続されるようになつており、遅延回路83の働き
により、重負荷on後定電圧回路が安定するまで
の約1mSの間は、CAとCBの充電電荷でVSS1電
源を供給する。これが重負荷ONで瞬時にCAとCB
が並列接続されず、VDDとVSS2間にCAとCBが直列
に接続されていると第2図Soのような電圧降下
した電圧がVSS1電源に供給され誤動作の要因とな
る。 In addition, when the heavy load is turned on, C A and C B are instantly connected in parallel to V SS1 , and due to the function of the delay circuit 83, after the heavy load is turned on, for about 1 mS until the constant voltage circuit stabilizes, , supply the V SS1 power with the charging charges of C A and C B. This is C A and C B instantaneously when heavy load is ON.
If C A and C B are connected in series between V DD and V SS2 without being connected in parallel, a voltage drop as shown in Figure 2 So will be supplied to the V SS1 power supply, causing malfunction.
更に本実施例では重負荷タイマーOFF後、定
電圧出力から降圧回路動作に移行の際、必ずCA
とCBがシリーズ接続の状態から始まるようにな
つており、電圧変動が最小となるよう工夫を施し
てある。 Furthermore, in this embodiment, after the heavy load timer is turned off, when transitioning from constant voltage output to step-down circuit operation, C A is always activated.
and C B are connected in series, and measures have been taken to minimize voltage fluctuations.
ブロツク83は前述の機能を有す遅延回路であ
り、第4図F13Q,F14QのようにF12Qに対し遅延
しA5の信号となる。F12Q=Lowにより定電圧回
路がONし、A5=HighによりVSS1電源が定電圧回
路側から供給されるものであり、第4図からその
遅延関係が明らかである。 Block 83 is a delay circuit having the above-mentioned function, and as shown in FIG. 4 F 13 Q and F 14 Q, the signal is delayed with respect to F 12 Q and becomes the signal A 5 . When F 12 Q = Low, the constant voltage circuit is turned on, and when A 5 = High, the V SS1 power is supplied from the constant voltage circuit side, and the delay relationship is clear from FIG.
ブロツク87はタイマー回路であり、F10から
の1Hz信号をクロツクとして、通常時はF12出
力はLowランプもしくはアラームON時、及び同
OFF後約1.5秒間と、クロツク停止検出回路84
がクロツク停止と判定している間、及び同解除後
約1.5秒間はF12出力はHighとなり、定電圧回
路8を動作させる。 Block 87 is a timer circuit, which uses the 1Hz signal from F10 as a clock, and normally outputs F12 when the low lamp or alarm is ON, and when the alarm is on.
Approximately 1.5 seconds after OFF and clock stop detection circuit 84
While the clock is determined to be stopped, and for about 1.5 seconds after the clock is released, the F12 output becomes High, and the constant voltage circuit 8 is operated.
ブロツク84はクロツク停止検出回路であり、
第5図タイミングチヤート図のように動作する。
同回路出力Seは、通常時Low、クロツク停止時
はHighとなる。 Block 84 is a clock stop detection circuit.
It operates as shown in the timing chart in Figure 5.
The circuit output Se is low during normal operation and high when the clock is stopped.
第3ブロツク8は定電圧回路であり、MOS・
FET18,19,29,30で基準電圧源が構
成され、MOS・FET20,31でMOS・FET
21,24を定電流動作させるためのバイアス回
路を形成している。MOS・FET21〜23,3
2,33で差動増幅回路が形成されており、
MOS・FET24,34で増幅回路を形成してい
る。MOS・FET25は電圧コントロール用の
TRであり、セルフ帰還がかかるようにデプレツ
シヨンモードP・MOS・FETをソースフオロー
で使用している。抵抗85〜87は出力電圧値設
定用分圧抵抗である。 The third block 8 is a constant voltage circuit, and is a MOS/
FET18, 19, 29, and 30 constitute a reference voltage source, and MOS/FET20 and 31 constitute a MOS/FET
A bias circuit for operating 21 and 24 at a constant current is formed. MOS・FET21~23,3
2 and 33 form a differential amplifier circuit,
The MOS/FETs 24 and 34 form an amplifier circuit. MOS/FET25 is for voltage control
It is a TR and uses depletion mode P/MOS/FET in source follow so that self-feedback is applied. Resistors 85 to 87 are voltage dividing resistors for setting output voltage values.
基準電圧源は、N・MOS・FET29のGate部
Polg−SiにPの不純物をドープすることにより、
Nの不純物がドープされているN・MOS・FET
30との間のGate電極の仕事関数の差に起因す
る、それぞれのトランジスターのスレツシヨルド
電圧VTHの差を利用して作られ、FET19のドレ
インとVDDの間にはFET29のVTHの差の電圧、
約1Vが現われる。 The reference voltage source is the gate part of N・MOS・FET29
By doping Polg-Si with P impurity,
N-MOS-FET doped with N impurity
It is created by using the difference in the threshold voltage V TH of each transistor due to the difference in the work function of the Gate electrode between the drain of FET 19 and V Voltage,
Approximately 1V appears.
ここで、基準電圧…VST、抵抗85〜87によ
る抵抗分圧比…A、定電圧回路出力電圧…VSS1と
すると、
VST=A×VSS1
となつて均衡がとれるように帰還がかかり、コン
トロールFET25のゲートバイアスが自動設定
される。VSTを1V、VSS1を降圧回路出力電圧と等
しい1.5Vとすると、A=1/1.5となる。 Here, assuming that the reference voltage is V ST , the resistor voltage division ratio by resistors 85 to 87 is A, and the constant voltage circuit output voltage is V SS1 , feedback is applied so that V ST = A × V SS1 and balanced. The gate bias of the control FET 25 is automatically set. If VST is 1V and VSS1 is 1.5V, which is equal to the step-down circuit output voltage, then A=1/1.5.
なお、本実施例ではクロツク停止回路84がク
ロツク停止と判定している間は、スイツチングゲ
ート47が導通して抵抗分圧比Aが下つて、1/
1.7になり、VSS1が導通電圧より若干高めの1.7V
位になつて水晶発振回路の自起動性が良くなるよ
うに工夫してある。 In this embodiment, while the clock stop circuit 84 determines that the clock is stopped, the switching gate 47 becomes conductive and the resistance voltage division ratio A decreases to 1/1.
1.7, and V SS1 is 1.7V, which is slightly higher than the conduction voltage.
The crystal oscillation circuit has been devised to improve its self-starting performance.
更には、重負荷時には電池電圧が低下するため
に液晶表示素子の駆動実効電圧が下つて液晶が見
えにくくなるため、重負荷時の定電圧回路出力を
意図的に0.7V等の高めに設定して液晶駆動実効
電圧を上げて見え易くすることができる。ただし
コントラストには変化がなく、直流成分も若干残
るが、実用上問題ない範囲である。 Furthermore, when the load is heavy, the battery voltage drops and the effective driving voltage of the liquid crystal display element drops, making it difficult to see the liquid crystal, so the constant voltage circuit output during heavy loads is intentionally set to a high value such as 0.7V. It is possible to increase the effective voltage for driving the liquid crystal to make it easier to see. However, there is no change in contrast, and some DC components remain, but this is within a range that poses no practical problem.
以上詳述した如く、本発明によれば定電圧回路
動作時においても降圧用コンデンサを効果的に使
用することにより、降圧回路と定電圧回路の切り
換え時点、及びランプ、アラーム等の重負荷時で
も時計用回路には安定した電圧を供給でき、しか
も通常時には高い降圧効率が得られるため、電池
寿命が長く、誤動作の起こらない時計システムが
実現できる。 As described in detail above, according to the present invention, by effectively using a step-down capacitor even when the constant voltage circuit is operating, it is possible to effectively use the step-down capacitor even when the step-down circuit and the constant voltage circuit are switched, and even when heavy loads such as lamps and alarms are being applied. Since a stable voltage can be supplied to the clock circuit and high step-down efficiency can be obtained under normal conditions, a clock system with long battery life and no malfunctions can be realized.
なお実施例ではリチウム電池を用いて説明した
が、本発明はリチウム電池を使用した電子時計に
限定されるものではなく、比較的高い電圧を有す
他の電池を用いた電子時計にも本発明が適用可能
である。 Although the embodiments have been explained using lithium batteries, the present invention is not limited to electronic watches using lithium batteries, and the present invention can also be applied to electronic watches using other batteries with relatively high voltage. is applicable.
第1図は本発明から成る電子時計の構成を示し
たブロツクダイヤグラム図。第2図は、第1図ブ
ロツクダイヤグラムのうち、主要電源関係の電圧
波形を表わした図。第3図は本発明による実施例
の、電源回路関係の回路図。第4図は第3図回路
図の主要各部のタイミングチヤート図。第5図
は、クロツク停止検出回路84の主要各部タイミ
ングチヤート図。
1……水晶発振器、2……分周回路、3……カ
ウンター、4……デコーダー、駆動回路、5……
表示素子、6……制御回路、7……重負荷回路、
8……定電圧回路、9……電源制御回路、10…
…降圧回路、82……タイマー回路、84……ク
ロツク停止検出回路。
FIG. 1 is a block diagram showing the structure of an electronic timepiece according to the present invention. FIG. 2 is a diagram showing voltage waveforms related to main power sources in the block diagram of FIG. 1. FIG. 3 is a circuit diagram related to a power supply circuit in an embodiment according to the present invention. FIG. 4 is a timing chart of the main parts of the circuit diagram in FIG. 3. FIG. 5 is a timing chart of the main parts of the clock stop detection circuit 84. 1... Crystal oscillator, 2... Frequency dividing circuit, 3... Counter, 4... Decoder, drive circuit, 5...
Display element, 6...control circuit, 7...heavy load circuit,
8... constant voltage circuit, 9... power supply control circuit, 10...
. . . step-down circuit, 82 . . . timer circuit, 84 . . . clock stop detection circuit.
Claims (1)
えにより前記電源電池の電池電圧を降圧する降圧
回路、時間標準源・分周回路等からなり前記降圧
回路からの降圧電圧を駆動電源とする電子回路、
前記電源電池から電圧供給を受ける重負荷回路、
前記電源電池の前記電池電圧に基づき一定電圧を
形成する定電圧回路、前記重負荷回路からの駆動
信号を受けて前記電子回路の前記駆動電源を前記
降圧電圧から前記一定電圧に切換えるとともに、
前記複数のコンデンサを前記駆動電源に並列接続
する電源制御回路を有することを特徴とする電子
時計。1. An electronic circuit comprising a power supply battery, a step-down circuit that steps down the battery voltage of the power supply battery by switching a plurality of capacitors in series/parallel, a time standard source/frequency divider circuit, etc., and uses the step-down voltage from the step-down circuit as a driving power source;
a heavy load circuit receiving voltage supply from the power supply battery;
a constant voltage circuit that forms a constant voltage based on the battery voltage of the power source battery; receiving a drive signal from the heavy load circuit; and switching the drive power source of the electronic circuit from the step-down voltage to the constant voltage;
An electronic timepiece comprising a power supply control circuit that connects the plurality of capacitors in parallel to the drive power supply.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6822280A JPS56168184A (en) | 1980-05-22 | 1980-05-22 | Electronic timepiece |
GB8113234A GB2077004B (en) | 1980-05-22 | 1981-04-29 | Improvements in or relating to electronic timepieces |
US06/266,674 US4395138A (en) | 1980-05-22 | 1981-05-22 | Electronic timepiece |
CH336981A CH647921GA3 (en) | 1980-05-22 | 1981-05-22 | |
HK886/85A HK88685A (en) | 1980-05-22 | 1985-11-07 | Improvements in or relating to electronic timepieces |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6822280A JPS56168184A (en) | 1980-05-22 | 1980-05-22 | Electronic timepiece |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56168184A JPS56168184A (en) | 1981-12-24 |
JPS6334993B2 true JPS6334993B2 (en) | 1988-07-13 |
Family
ID=13367557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6822280A Granted JPS56168184A (en) | 1980-05-22 | 1980-05-22 | Electronic timepiece |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS56168184A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2635281B2 (en) * | 1993-04-16 | 1997-07-30 | 株式会社日立製作所 | Semiconductor integrated circuit |
EP0701184B1 (en) * | 1994-03-29 | 1999-12-22 | Citizen Watch Co. Ltd. | Power supply apparatus in electrical appliances |
-
1980
- 1980-05-22 JP JP6822280A patent/JPS56168184A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS56168184A (en) | 1981-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61236326A (en) | Electronic timepiece | |
JPH11288319A (en) | Electronic equipment | |
US4395138A (en) | Electronic timepiece | |
US4328572A (en) | Voltage control system for electronic timepiece | |
JPS6334993B2 (en) | ||
JPS6241350B2 (en) | ||
JPH0132475B2 (en) | ||
JPS6111071B2 (en) | ||
JPS6315560B2 (en) | ||
JP3166275B2 (en) | Analog electronic clock | |
JPH0225525B2 (en) | ||
JPS6216044B2 (en) | ||
US4435089A (en) | Power circuit for an electronic timepiece | |
JPS63228094A (en) | Electronic timepiece | |
JPS5838770B2 (en) | exiyouhiyoujisouchi | |
JPH0142395B2 (en) | ||
JPS6148345B2 (en) | ||
JPS6243513B2 (en) | ||
JPS6240671B2 (en) | ||
JPS6147067B2 (en) | ||
JP3433716B2 (en) | Analog electronic clock | |
JP3017541B2 (en) | Electronic clock | |
JPH0534903B2 (en) | ||
JPS6249822B2 (en) | ||
JPS6122915B2 (en) |