JPS633416A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS633416A JPS633416A JP61147589A JP14758986A JPS633416A JP S633416 A JPS633416 A JP S633416A JP 61147589 A JP61147589 A JP 61147589A JP 14758986 A JP14758986 A JP 14758986A JP S633416 A JPS633416 A JP S633416A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alignment mark
- alignment
- convex
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000576 coating method Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- OOYGSFOGFJDDHP-KMCOLRRFSA-N kanamycin A sulfate Chemical group OS(O)(=O)=O.O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O[C@@H]2[C@@H]([C@@H](N)[C@H](O)[C@@H](CO)O2)O)[C@H](N)C[C@@H]1N OOYGSFOGFJDDHP-KMCOLRRFSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関する。特にフォトリソグラフ
ィ工程において、高い精度でマスク合わせが可能な半導
体装置に関する。
ィ工程において、高い精度でマスク合わせが可能な半導
体装置に関する。
本発明の半導体装置は、回転塗布法によってウェハ上に
フォトレジストを形成する場合、回転中心と露光用位置
合わせパターンとの間に凸状あるいは凹状のパターンを
形成することにより、露光用位置合わせパターン上のフ
ォトレジストが均一で左右対称なステップカヴアレッジ
(被覆性)が得られるようにして、高精度なマスク合わ
せを可能とし、もって性能・信転性の向上した半導体装
置として得られるようにしたものである。
フォトレジストを形成する場合、回転中心と露光用位置
合わせパターンとの間に凸状あるいは凹状のパターンを
形成することにより、露光用位置合わせパターン上のフ
ォトレジストが均一で左右対称なステップカヴアレッジ
(被覆性)が得られるようにして、高精度なマスク合わ
せを可能とし、もって性能・信転性の向上した半導体装
置として得られるようにしたものである。
近年、半導体デバイスの集積化が進むにつれて、形成す
るパターンがますます微細化し、それに伴うマスクの位
置合わせ(以下「アライメント」ともいう)精度の向上
が求められている。
るパターンがますます微細化し、それに伴うマスクの位
置合わせ(以下「アライメント」ともいう)精度の向上
が求められている。
フォトリソグラフィにより微細なパターン形成を行う場
合、ウェハを回転させながらフォトレジストを塗布する
スピン・コーティング法(回転塗布法)などを用いてフ
ォトレジストをウェハ上に塗布し、マスク合わせを行っ
た後、レジスト露光用のステッパーで露光を行い、所望
の位置にレジストを残し、エツチング等によりウェハ上
にパターンを形成することが行われている。そして上記
マスクの位置合わせに用いるアライメント・マークは、
従来は第8図に示すように、単独のパターン31するい
ハ複数のパターンのうちの端のパターン(例えば第4図
(b)の21′参照)を用いることなどが行われていた
。
合、ウェハを回転させながらフォトレジストを塗布する
スピン・コーティング法(回転塗布法)などを用いてフ
ォトレジストをウェハ上に塗布し、マスク合わせを行っ
た後、レジスト露光用のステッパーで露光を行い、所望
の位置にレジストを残し、エツチング等によりウェハ上
にパターンを形成することが行われている。そして上記
マスクの位置合わせに用いるアライメント・マークは、
従来は第8図に示すように、単独のパターン31するい
ハ複数のパターンのうちの端のパターン(例えば第4図
(b)の21′参照)を用いることなどが行われていた
。
ところが、上記のような従来のアライメント・マークを
使用してスピン・コーティング法でフォトレジスト32
をウェハ33上に塗布すると、第9図Ar第10図の従
来のアライメント・マーク断面図に示すように、アライ
メント・マークが単独パターンの場合、回転中心に近い
部分(a)ではパターン31に対するフォトレジスト3
2のステップ力ヴアレッジは対称性を保ち、均一である
が、ウェハ周辺部(b)では非対称で、不均一となって
しまう。
使用してスピン・コーティング法でフォトレジスト32
をウェハ33上に塗布すると、第9図Ar第10図の従
来のアライメント・マーク断面図に示すように、アライ
メント・マークが単独パターンの場合、回転中心に近い
部分(a)ではパターン31に対するフォトレジスト3
2のステップ力ヴアレッジは対称性を保ち、均一である
が、ウェハ周辺部(b)では非対称で、不均一となって
しまう。
これはアライメント・マークが凸状パターンの場合(第
9図)でも、凹状パターンの場合(第10図)でも同様
なレジストの非対称性が生じる。
9図)でも、凹状パターンの場合(第10図)でも同様
なレジストの非対称性が生じる。
また複数のパターンのうちの端のパターン(例えば第4
図(blの21′参照)をアライメント・マークとして
用いる場合にも、ウェハ中心部(alよりもウェハ周辺
部(blにおいて同様なステップカヴアレンジの非対称
性が生じてしまう (第4図参照)。
図(blの21′参照)をアライメント・マークとして
用いる場合にも、ウェハ中心部(alよりもウェハ周辺
部(blにおいて同様なステップカヴアレンジの非対称
性が生じてしまう (第4図参照)。
上記のような場合、チップ上のアライメント・マーク(
×方向、Y方向)をレーザー光でスキャンして、マーク
上で乱反射した回折光の一次光を検出する方法でマスク
の位置合わせを行うと、(alのようにステソプカヴア
レンジが左右対称だと回折光が均一に出るが、(blの
ように非対称なレジストのステップカヴアレンジがアラ
イメント・マーク上で生じると、光屈折により一次光が
曲がって出てしまうため、このデータで位置合わせをす
るとマスクの位置がずれるという問題がある。
×方向、Y方向)をレーザー光でスキャンして、マーク
上で乱反射した回折光の一次光を検出する方法でマスク
の位置合わせを行うと、(alのようにステソプカヴア
レンジが左右対称だと回折光が均一に出るが、(blの
ように非対称なレジストのステップカヴアレンジがアラ
イメント・マーク上で生じると、光屈折により一次光が
曲がって出てしまうため、このデータで位置合わせをす
るとマスクの位置がずれるという問題がある。
このため、ケー・ニー・チバース「コダソク・マイクロ
エレクトロ二フク・セミナーJ (K、A。
エレクトロ二フク・セミナーJ (K、A。
Chivers 、 Kodak Microe
lectronic Sem1nar )(198
4年10月) 44−51に見られるようにスピン・コ
ーティングの回転時間を短くして、レジストのステノプ
力ヴアレソジの不均一性を小さくすることも考えられる
が、今度は逆にカバーが小さく、つまりコーティングが
充分でなく、安定性やプロセスの信頼性が悪くなるとい
う問題が生じてしまう。
lectronic Sem1nar )(198
4年10月) 44−51に見られるようにスピン・コ
ーティングの回転時間を短くして、レジストのステノプ
力ヴアレソジの不均一性を小さくすることも考えられる
が、今度は逆にカバーが小さく、つまりコーティングが
充分でなく、安定性やプロセスの信頼性が悪くなるとい
う問題が生じてしまう。
本発明は、上記のような問題点に鑑みてなされたもので
、アライメント・マーク上のフォトレジストのステソプ
カヴアレッジを均一で、左右対称とすることにより、精
度の高いマスクの位置合わせが可能な半導体装置を提供
することを目的とする。
、アライメント・マーク上のフォトレジストのステソプ
カヴアレッジを均一で、左右対称とすることにより、精
度の高いマスクの位置合わせが可能な半導体装置を提供
することを目的とする。
本発明は、上記問題点を解決するため、以下の構成をと
る。すなわち本発明は基体表面に凸状あるいは凹状の露
光用位置合わせパターンを有する半導体装置において、
前記基体上にフォトレジストを回転塗布する場合の回転
中心と、前記露光用位置合わせパターンとの間に1本以
上の凸状あるいは凹状のパターンが形成され、且っ咳凸
状あるいは凹状のパターンが前記露光用位置合わせパタ
ーンの近傍に沿って形成されているものである。
る。すなわち本発明は基体表面に凸状あるいは凹状の露
光用位置合わせパターンを有する半導体装置において、
前記基体上にフォトレジストを回転塗布する場合の回転
中心と、前記露光用位置合わせパターンとの間に1本以
上の凸状あるいは凹状のパターンが形成され、且っ咳凸
状あるいは凹状のパターンが前記露光用位置合わせパタ
ーンの近傍に沿って形成されているものである。
本発明の構成を後記詳述する本発明の一実施例を示す第
1図を用いて説明すると、次のとおりである。
1図を用いて説明すると、次のとおりである。
本発明は、第1図に例示するように、基体1表面に凸状
あるいは凹状の露光用位置合わせパターン2を有する半
導体装置において、前記基体1上にフォトレジスト4を
回転塗布する場合の回転中心5と、前記露光用位置合わ
せパターン3との間に1本以上の凸状あるいは凹状のパ
ターン2a、2bが形成され、且つ該凸状あるいは凹状
のパターン2a、2bが前記露光用位置合わせパターン
3の近傍に沿って形成されてなるものである。
あるいは凹状の露光用位置合わせパターン2を有する半
導体装置において、前記基体1上にフォトレジスト4を
回転塗布する場合の回転中心5と、前記露光用位置合わ
せパターン3との間に1本以上の凸状あるいは凹状のパ
ターン2a、2bが形成され、且つ該凸状あるいは凹状
のパターン2a、2bが前記露光用位置合わせパターン
3の近傍に沿って形成されてなるものである。
このように、本発明は回転塗布法を用いてフォトレジス
トの塗布を行う場合、回転中心と、露光用位置合わせパ
ターンとの間に凸状あるいは凹状のパターンを形成する
ことにより、露光用位置合わせパターン上のレジストの
ステソブカヴアレンジが左右対称となるものである。
トの塗布を行う場合、回転中心と、露光用位置合わせパ
ターンとの間に凸状あるいは凹状のパターンを形成する
ことにより、露光用位置合わせパターン上のレジストの
ステソブカヴアレンジが左右対称となるものである。
本発明の知見によれば、第9図及び第10図のように、
アライメント・マークが単独パターンの場合には、ウェ
ハ周辺に行くに従ってレジストのステップ力ヴアレッジ
が非対称となり、また第4図(blに示すように、ライ
ン・アンド・スペースの場合には、レジストの流れてく
る方向に対して最前列にあるパターン21’上のステッ
プカヴアレッジは非対称となるが、次のライン22′上
からは対称になりやすい。その原理は必ずしも明らかで
はないが、最前列のパターン21′でレジストの流れが
緩和され、内部応力によって変化する粘性が均一化され
る為と考えられる。本発明は、このような発明者により
発見された現象を利用したものである。 ゛ なお、本発明のアライメント・マークの構造を検討した
結果、第3図A−ti第4図に示すように、アライメン
ト・マークのパターン23.23 ’とフォトレジス
トのステップカヴアレンジの非対称性を防ぐ凸状あるい
は凹状パターン2L22,24.25.2122 ’
、24’、 25′との距離(スペース)は、近すぎる
とアライメント精度が低下する傾向があり、また、非対
称性を防ぐ凸状凹状パターンの本数が多い程、幅が広い
程アライメント精度が良くなる1頃向にあることがわか
った。
アライメント・マークが単独パターンの場合には、ウェ
ハ周辺に行くに従ってレジストのステップ力ヴアレッジ
が非対称となり、また第4図(blに示すように、ライ
ン・アンド・スペースの場合には、レジストの流れてく
る方向に対して最前列にあるパターン21’上のステッ
プカヴアレッジは非対称となるが、次のライン22′上
からは対称になりやすい。その原理は必ずしも明らかで
はないが、最前列のパターン21′でレジストの流れが
緩和され、内部応力によって変化する粘性が均一化され
る為と考えられる。本発明は、このような発明者により
発見された現象を利用したものである。 ゛ なお、本発明のアライメント・マークの構造を検討した
結果、第3図A−ti第4図に示すように、アライメン
ト・マークのパターン23.23 ’とフォトレジス
トのステップカヴアレンジの非対称性を防ぐ凸状あるい
は凹状パターン2L22,24.25.2122 ’
、24’、 25′との距離(スペース)は、近すぎる
とアライメント精度が低下する傾向があり、また、非対
称性を防ぐ凸状凹状パターンの本数が多い程、幅が広い
程アライメント精度が良くなる1頃向にあることがわか
った。
このように、本発明はアライメント・マークの周囲にレ
ジストの流れを緩和するパターンを形成することにより
、アライメント・マーク上のレジストのステップカヴア
レンジが対称となり、精度の高いマスクの位置合わせが
可能となった。
ジストの流れを緩和するパターンを形成することにより
、アライメント・マーク上のレジストのステップカヴア
レンジが対称となり、精度の高いマスクの位置合わせが
可能となった。
本発明の一実施例について、以下図面を参照しながら詳
細に説明する。なお、当然のことであるが、以下の実施
例は本発明の一例を示すもので、本発明はこの例にのみ
限定されムい。
細に説明する。なお、当然のことであるが、以下の実施
例は本発明の一例を示すもので、本発明はこの例にのみ
限定されムい。
第1図は、本実施例の説明図であり、第2図は、本実施
例のアライメント・マーク部分拡大図であり、第3図は
別の実施例のアライメント・マークの部分拡大図である
。第4図は、第3図のアライメント・マーク部分のrV
−ItZ線断面図で、(aJはウェハ中心部を示し、(
blはウェハ周辺部を示す。
例のアライメント・マーク部分拡大図であり、第3図は
別の実施例のアライメント・マークの部分拡大図である
。第4図は、第3図のアライメント・マーク部分のrV
−ItZ線断面図で、(aJはウェハ中心部を示し、(
blはウェハ周辺部を示す。
本実施例では、レジスト露光用に日本光学株式会社製の
ステッパーを使用した。第2図あるいは第1図に示すよ
うに、基体であるウェハ1表面に、凸状のアライメント
・マーク用のパターン3を形成し、さらにそのウェハ1
上にレジスト4を回転塗布する場合の回転中心5とアラ
イメント・マーク3との間で、且つアライメント・マー
クの近傍に沿って凸状のパターン2aを2本形成し、さ
らにアライメント・マーク3の回転中心5と反対の側に
も凸状パターン2bを2木を形成している。
ステッパーを使用した。第2図あるいは第1図に示すよ
うに、基体であるウェハ1表面に、凸状のアライメント
・マーク用のパターン3を形成し、さらにそのウェハ1
上にレジスト4を回転塗布する場合の回転中心5とアラ
イメント・マーク3との間で、且つアライメント・マー
クの近傍に沿って凸状のパターン2aを2本形成し、さ
らにアライメント・マーク3の回転中心5と反対の側に
も凸状パターン2bを2木を形成している。
なお第1図は図示の明瞭のためパターン2a 、2b及
びマーク3を太き(示しであるが、実際は細密に形成さ
れることが多い。
びマーク3を太き(示しであるが、実際は細密に形成さ
れることが多い。
また、別の実施例では、上記と同様の配置で、アライメ
ント・マークおよびその両側に各2本ずつ配したパター
ンをそれぞれ凹状パターンとした。
ント・マークおよびその両側に各2本ずつ配したパター
ンをそれぞれ凹状パターンとした。
上記の場合の凸状(あるいは凹状)パターン幅およびア
ライメント・マークのパターン幅は、それぞれ4μmと
し、ライン間のスペース幅は、8μmとした。
ライメント・マークのパターン幅は、それぞれ4μmと
し、ライン間のスペース幅は、8μmとした。
下地部分は、5i02を使用し、垂直段差は6000人
という厳しい条件で行った。
という厳しい条件で行った。
フォトレジストは、叶PR800−30cp (東京応
化(株)製)を使用し、フォトレジストの塗布条件は、
スピン・コーティング法を用い、5000rpm 。
化(株)製)を使用し、フォトレジストの塗布条件は、
スピン・コーティング法を用い、5000rpm 。
20secで行った。
(a)はウェハ中心部分、(b)はウェハの周辺部分を
示したものである。この図から明らかなように、ステソ
プカヴアレンジが問題となる周辺部分(blにおいて、
回転中心からのレジストの流れに一番近い凸状パターン
21′のステソプカヴアレノジは非対称となるが、二番
目以降のパターン(22′・・・・)のステップカヴア
レッジは対称で均一になり易い傾向にあることがわかる
。特に三番目のパターンはアライメント・マーク23′
である。
示したものである。この図から明らかなように、ステソ
プカヴアレンジが問題となる周辺部分(blにおいて、
回転中心からのレジストの流れに一番近い凸状パターン
21′のステソプカヴアレノジは非対称となるが、二番
目以降のパターン(22′・・・・)のステップカヴア
レッジは対称で均一になり易い傾向にあることがわかる
。特に三番目のパターンはアライメント・マーク23′
である。
アライメント・マーク上でのレジストのステップカヴア
レンジが良(なると、高いアライメント精度を得ること
ができる。
レンジが良(なると、高いアライメント精度を得ること
ができる。
そこで、上記した本実施例の条件下において、従来のア
ライメント・マークだけの場合(第7図)と、凸状パタ
ーンを使用した本実施例の場合(第5図)と、凹状パタ
ーンを使用した本実施例の場合(第6図)とでアライメ
ント精度を比較し、ウェハ上の各部分でのずれ方向と大
きさを示したのが第5図乃至第7図である。
ライメント・マークだけの場合(第7図)と、凸状パタ
ーンを使用した本実施例の場合(第5図)と、凹状パタ
ーンを使用した本実施例の場合(第6図)とでアライメ
ント精度を比較し、ウェハ上の各部分でのずれ方向と大
きさを示したのが第5図乃至第7図である。
これらの図かられかるように、従来のアライメント・マ
ークだけの場合は、ウェハ周辺部に行くに従ってずれが
大きくなっている。これに比べて、凸状パターンを使用
した本実施例の場合には、ウェハ中心部とウェハ周辺部
とのずれの差が小さく、アライメント精度が向上してい
る。また、凹状パターンを使用した本実施例の場には、
その効果が大きく、さらにアライメント精度が向上して
いることがわかる。
ークだけの場合は、ウェハ周辺部に行くに従ってずれが
大きくなっている。これに比べて、凸状パターンを使用
した本実施例の場合には、ウェハ中心部とウェハ周辺部
とのずれの差が小さく、アライメント精度が向上してい
る。また、凹状パターンを使用した本実施例の場には、
その効果が大きく、さらにアライメント精度が向上して
いることがわかる。
このマスク合わせのずれのバラツキをX方向、Y方向の
偏差(3グ、−1)で見ると、 (従来のアライメント・マークの場合)X:3σ、−+
= 0.191μn 、 Y:3σn−+=0.18
7μm(凸状パターンの本実施例の場合) X:3σ++−1” 0.116μm 、 Y:3(
’n−+=O,158μm(凹状パターンの本実施例の
場合) X:3σn−+= 0.0687μm 、 Y:3σn
−+”0.124/’というように本実施例の場合には
明らかにアライメント精度が向上していることがわかる
。
偏差(3グ、−1)で見ると、 (従来のアライメント・マークの場合)X:3σ、−+
= 0.191μn 、 Y:3σn−+=0.18
7μm(凸状パターンの本実施例の場合) X:3σ++−1” 0.116μm 、 Y:3(
’n−+=O,158μm(凹状パターンの本実施例の
場合) X:3σn−+= 0.0687μm 、 Y:3σn
−+”0.124/’というように本実施例の場合には
明らかにアライメント精度が向上していることがわかる
。
上記例ではアライメント・マーク3の両側にパターン2
a、2bを形成したが、少なくともアライメント・マー
ク3からみて回転中心5側にあればよい。但し、位置に
よって必ずしも回転中心5側を特定するのは容易ではな
い場合があるので、両側に形成しておけば、中心側がい
ずれでも、効果を得ることができる。
a、2bを形成したが、少なくともアライメント・マー
ク3からみて回転中心5側にあればよい。但し、位置に
よって必ずしも回転中心5側を特定するのは容易ではな
い場合があるので、両側に形成しておけば、中心側がい
ずれでも、効果を得ることができる。
また、凸状のアライメント・マークについては凸状のパ
ターン、凹状のアライメント・マークについては凹状の
パターンを使用するのが製作上好ましいが、この逆の組
み合わせでも有効である。
ターン、凹状のアライメント・マークについては凹状の
パターンを使用するのが製作上好ましいが、この逆の組
み合わせでも有効である。
上記のように、本発明の半導体装置を用いることによっ
て、アライメント・マーク上のフォトレジストのステッ
プカヴアレンジが均一で、左右対称となるため、精度の
高いマスクの位置合わせが可能となった。
て、アライメント・マーク上のフォトレジストのステッ
プカヴアレンジが均一で、左右対称となるため、精度の
高いマスクの位置合わせが可能となった。
第1図は、本実施例の説明図であり、第2図は、本実施
例のアライメント・マーク部分拡大図であり、第3図は
別の実施例のアライメント・マークの部分拡大図であり
、第4図は、第3図のアライメント・マーク部分のTV
−IV線断面図で、ta+はウェハ中心部を示し、[b
)はウェハ周辺部を示す。 第5図(a) (b) (C1は、それぞれ凸状パター
ンの本実施例のアライメント・マークのずれ方向を示す
ヘクトル図であり、第6図(a)(1))(C)は、そ
れぞれ凹状パターンの本実施例のアライメント・マーク
のずれ方向を示すベクトル図であり、第7図(at (
b) (clは、それぞれ従来のアライメント・マーク
の場合のずれ方向を示すベクトル図である。第8図乃至
第10図は従来のアライメント・マークを示す図である
。 1・・・・ウェハ、2a、2b・・・・凹状又は凸状パ
ターン、3・・・・・・アライメント・マーク、4・・
・・レジスト、5・・・・・・回転中心。
例のアライメント・マーク部分拡大図であり、第3図は
別の実施例のアライメント・マークの部分拡大図であり
、第4図は、第3図のアライメント・マーク部分のTV
−IV線断面図で、ta+はウェハ中心部を示し、[b
)はウェハ周辺部を示す。 第5図(a) (b) (C1は、それぞれ凸状パター
ンの本実施例のアライメント・マークのずれ方向を示す
ヘクトル図であり、第6図(a)(1))(C)は、そ
れぞれ凹状パターンの本実施例のアライメント・マーク
のずれ方向を示すベクトル図であり、第7図(at (
b) (clは、それぞれ従来のアライメント・マーク
の場合のずれ方向を示すベクトル図である。第8図乃至
第10図は従来のアライメント・マークを示す図である
。 1・・・・ウェハ、2a、2b・・・・凹状又は凸状パ
ターン、3・・・・・・アライメント・マーク、4・・
・・レジスト、5・・・・・・回転中心。
Claims (1)
- 【特許請求の範囲】 1、基体表面に凸状あるいは凹状の露光用位置合わせパ
ターンを有する半導体装置において、前記基体上にフォ
トレジストを回転塗布する場合の回転中心と、前記露光
用位置合わせパターンとの間に1本以上の凸状あるいは
凹状のパターンが形成され、 且つ該凸状あるいは凹状のパターンが前記露光用位置合
わせパターンの近傍に沿って形成されていることを特徴
とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61147589A JPS633416A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61147589A JPS633416A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS633416A true JPS633416A (ja) | 1988-01-08 |
Family
ID=15433767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61147589A Pending JPS633416A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS633416A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01272117A (ja) * | 1988-04-23 | 1989-10-31 | Sony Corp | 半導体装置 |
JPH0234907A (ja) * | 1988-07-25 | 1990-02-05 | Sony Corp | 半導体装置の製造方法 |
JPH02172214A (ja) * | 1988-12-23 | 1990-07-03 | Sony Corp | 半導体装置 |
JPH02302056A (ja) * | 1989-05-17 | 1990-12-14 | Hitachi Ltd | 薄膜パターンのアライメント方法 |
EP0841594A2 (en) * | 1996-11-07 | 1998-05-13 | Nikon Corporation | Mark for position detection, mark detecting method and apparatus, and exposure system |
US10432048B2 (en) | 2016-01-07 | 2019-10-01 | Ntn Corporation | Skewed rotor cores with grooves for reducing cogging torque |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58216422A (ja) * | 1982-06-07 | 1983-12-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路製造用マスク組の位置合せ方法及びそのマスク組 |
JPS5951529A (ja) * | 1982-09-17 | 1984-03-26 | Matsushita Electric Ind Co Ltd | 相対位置検出パタ−ン |
JPS59103334A (ja) * | 1982-12-06 | 1984-06-14 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS60254728A (ja) * | 1984-05-31 | 1985-12-16 | Sumitomo Electric Ind Ltd | 半導体装置製造用フオトマスク |
-
1986
- 1986-06-24 JP JP61147589A patent/JPS633416A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58216422A (ja) * | 1982-06-07 | 1983-12-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路製造用マスク組の位置合せ方法及びそのマスク組 |
JPS5951529A (ja) * | 1982-09-17 | 1984-03-26 | Matsushita Electric Ind Co Ltd | 相対位置検出パタ−ン |
JPS59103334A (ja) * | 1982-12-06 | 1984-06-14 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS60254728A (ja) * | 1984-05-31 | 1985-12-16 | Sumitomo Electric Ind Ltd | 半導体装置製造用フオトマスク |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01272117A (ja) * | 1988-04-23 | 1989-10-31 | Sony Corp | 半導体装置 |
JPH0234907A (ja) * | 1988-07-25 | 1990-02-05 | Sony Corp | 半導体装置の製造方法 |
JPH02172214A (ja) * | 1988-12-23 | 1990-07-03 | Sony Corp | 半導体装置 |
JPH02302056A (ja) * | 1989-05-17 | 1990-12-14 | Hitachi Ltd | 薄膜パターンのアライメント方法 |
EP0841594A2 (en) * | 1996-11-07 | 1998-05-13 | Nikon Corporation | Mark for position detection, mark detecting method and apparatus, and exposure system |
EP0841594A3 (en) * | 1996-11-07 | 1999-08-25 | Nikon Corporation | Mark for position detection, mark detecting method and apparatus, and exposure system |
US10432048B2 (en) | 2016-01-07 | 2019-10-01 | Ntn Corporation | Skewed rotor cores with grooves for reducing cogging torque |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10707175B2 (en) | Asymmetric overlay mark for overlay measurement | |
TW480586B (en) | Alignment mark set and method of measuring alignment accuracy | |
JPS633416A (ja) | 半導体装置 | |
US6340547B1 (en) | Method of forming circuit patterns on semiconductor wafers using two optical steppers having nonaligned imaging systems | |
JP4132298B2 (ja) | 重ね合わせ検査マークを備える半導体装置 | |
JPS6041228A (ja) | パタ−ン形成方法 | |
JP2687418B2 (ja) | 半導体装置 | |
JPS62155532A (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
JP2623551B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2722563B2 (ja) | パターン形成方法 | |
US20030044057A1 (en) | Method of checking overlap accuracy of patterns on four stacked semiconductor layers | |
JPH0795543B2 (ja) | エツチング方法 | |
JPH0234907A (ja) | 半導体装置の製造方法 | |
KR20050120072A (ko) | 반도체 소자의 얼라인 마크 및 그를 이용한 얼라인 방법 | |
JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
JPH0387013A (ja) | 半導体装置の製造方法 | |
JP3828063B2 (ja) | 半導体装置の製造方法 | |
JPS62177922A (ja) | 半導体装置の製造方法 | |
KR100685597B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
JPH0555111A (ja) | 半導体装置の製造方法 | |
JPS6347330B2 (ja) | ||
JPH03191509A (ja) | 半導体装置 | |
JPH07297116A (ja) | レジストの露光方法 | |
JPH0273258A (ja) | 解像度チェック方法 | |
JPH04155813A (ja) | アライメントマーク |