JPH0234907A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0234907A
JPH0234907A JP63185191A JP18519188A JPH0234907A JP H0234907 A JPH0234907 A JP H0234907A JP 63185191 A JP63185191 A JP 63185191A JP 18519188 A JP18519188 A JP 18519188A JP H0234907 A JPH0234907 A JP H0234907A
Authority
JP
Japan
Prior art keywords
pattern
photoresist
film
alignment
alignment pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63185191A
Other languages
English (en)
Inventor
Hiroshi Sato
浩 佐藤
Rikio Ikeda
利喜夫 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63185191A priority Critical patent/JPH0234907A/ja
Publication of JPH0234907A publication Critical patent/JPH0234907A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関する。特にフォト
リソグラフィ工程において、高い精度でマスク合わせが
可能な半導体装置の製造方法に関する。
〔発明の概要〕
本発明の半導体装置の製造方法は、基体上に少なくとも
1層の被膜を形成し、該被膜上に回転塗布法によってフ
ォトレジストを形成する場合に、回転中心と露光用位置
合わせパターンとの間に凸状あるいは凹状のパターンを
形成することにより、上記被膜上にフォトレジストを形
成するに際して該フォトレジストが均一で左右対称なス
テップカヴアレッジ(被覆製)で形成されるようにして
、高精度なマスク合わせを可能とし、もって性能・信頼
性の向上した半導体装置を得られるようにしたものであ
る。
〔従来の技術〕
近年、半導体デバイスの集積化が進むにつれて、形成す
るパターンがますます微細化し、それに伴うマスクの位
置合わせ(以下「アライメント」ともいう)精度の向上
が求められている。
フォトリソグラフィにより微細なパターン形成を行う場
合、半導体ウェハ等の基体を回転させながらフォトレジ
ストを塗布するスピン・コーティング法(回転塗布法)
などを用いてフォトレジストを基体上に塗布し、マスク
合ねせを行った後、レジスト露光用のステッパーで露光
を行い、所望の位置にレジストを残し、エツチング等に
より基体上にパターンを形成することが行われている。
そして上記マスクの位置合わせに用いるアライメント・
マークは、従来は第8図に示すように、単独のパターン
31を用いていた。あるいは複数のパターンのうちの端
のパターンなどを用いる場合もあった。
上記のようにフォトレジストを基体上に塗布する場合に
、基体上に予め少なくとも1層の被膜を形成しておき、
該被膜上にフォトレジスト層を形成することがある。例
えば下地段差の平坦化のため平坦化層を形成し、その後
フォトレジスト層を形成する場合がある。あるいは、必
要に応じCVD膜等の気相成長膜を形成し、その上にフ
ォトレジストを形成する場合がある。
第9図(a)(b)に示すのは、単独の露光用位置合わ
せパターン3または3”上にCVI)被覆膜4を形成し
、更にその上にフォトレジスト5を回転塗布した場合で
ある。第9図(a)(b)に示すように、CVL)被膜
4はほぼパターン3または3゛の段差を反映して、パタ
ーンが凸状の場合対応した凸状になる。凹状の場合は対
応した凹状になる。
ところが、このようなCVD被膜4上に回転塗布法でフ
ォトレジスト5を塗布すると、上記単独の位置合わせパ
ターンが、回転中心に近い部分に位置するものである第
9図(a)の場合では、位置合わせパターン3に対する
フォトレジスト5のステップカアレンジは対称性を保ち
、均一であるが、位置合わせパターン3°が基体の周辺
部にある場合を示す第9図(b)では、図示の如くフォ
トレジストのステップカプアレッジは非対称で、不均一
となってしまう、即ち、周辺であると、中心より外がわ
が厚く形成されてしまう。
これは位置合わせパターンが凸状パターンの場合(第9
図(a)(b)参照)でも、凹状パターンの場合(第1
0図(a)(b)参照)でも同様なレジストの非対称性
が生じる。
また複数のパターンのうちの端のパターンを位置合わせ
パターンとして用いる場合にも、第11図(a)に示す
ようにパターン31〜33が基体lの回転中心付近にあ
るときはフォトレジスト5は対称で均一に塗布されるが
、第11図(b)に示す如き基体1の周辺部にあるパタ
ーン31”、32゜に対しては、フォトレジスト5の被
覆性は非対称で不均一になってしまう。
この問題は、レジスト5の下部の被膜4がSOGなどの
回転塗布膜であると、−層顕著である。
回転塗布膜であると、該被膜4自体に上記したような非
対称性が生じ、第12図に示すような該被覆膜4自体が
非対称に形成されるものとなり、その上に更にフォトレ
ジスト5を回転塗布すると、同図に示す如く該フォトレ
ジスト5の非対称性が一層助長されるからである。
上記のような場合、基体上の露光位置合わせパターンを
X方向、Y方向でレーザー光でスキャンして、該パター
ン上で乱反射した回折光の一次光を検出する方法でマス
クの位置合わせを行うと、第9図(a)、第10(a)
、第11図(a)のようにステップカヴアレンジが左右
対称だと回折光が均一に出るが、第9図(b)、第1θ
図(b)、第11図(b)、第12図のようにフォトレ
ジストが非対称に位置合わせパターン上に形成されたも
のであると、光屈折により一次光が曲がって出てしまう
ため、このデーターで位置合わせをするとマスクの位置
がずれてしまう。
この問題は、回転塗布膜を用いた上記第12図を用いて
説明した場合に、特に顕著である。回転塗布膜の非対称
性と、フォトレジストの非対称性との双方で誤差が生じ
、位置ずれが起こるからである。
この対策として、ケー・ニー・チバース「コダック・マ
イクロエレクトロニック・セミナー」(K。
A、Chivers 、Kodac Microele
ctronic Sem1nar)  (1984年1
0月)44−51記載の如くスピン・コーティングの回
転時間を短くして、レジストのステップカヴアレッジの
不均一性を小さく、つまりコーティングが充分でなく、
安定性やプロセスの信頼性が悪くなる。
本発明は2上記のような問題点に鑑みてなされたもので
、露光位置合わせパターン上に形成した被膜上に回転塗
布法でフォトレジストを形成する際のステップ力ヴアレ
ッジを均一で、左右対称とすることにより、精度の高い
マスクの位置合わせが可能な半導体装置の製造方法を提
供することを目的とする。
〔問題を解決するための手段〕
本発明は、上記問題点を解決するため、以下の構成をと
る。即ち本発明は、基体表面に凸状あるいは凹状の露光
用位置合わせパターンを有する半導体装置の製造方法に
おいて、上記位置合わせパターンと、上記基体上にフォ
トレジストを回転塗布する場合の回転中心との間に少な
くとも1本の凸状あるいは凹状のパターンを形成し、こ
のパターンは上記露光用位置合わせパターンの近傍に沿
って形成する。かつ本発明に係る半導体装置の製造方法
は更に、上記位置合わせパターンと上記凸状または凹状
パターンの上を覆って少なくとも1層の被膜を形成する
工程と、該被膜上にフォトレジストを回転塗布する工程
とを備える。
本発明の構成を後記詳述する本発明の一実施例を示す第
1図乃至第3図を用いて説明すると、次のとおりである
本発明においては、第1図に例示するような、基体1表
面に凸状あるいは凹状の露光用位置合わせパターン3を
有する半導体装置を製造するに際して、基体1上にフォ
トレジスト5を回転塗布する場合の回転中心6と、前記
露光用位置合わせパターン3 (3’ )との間に、少
なくとも1本の凸状あるいは凹状のパターン2a、2b
 (2a2b゛)を形成し、かつこの凸状あるいは凹状
のパターン2a、2b (2a’ 、2b’ )は、上
記露光用位置合わせパターン3 (3”)の近傍に沿っ
て形成する。
次いで第2図に示すように、位置合わせパターン3 (
3’ )と凸状(または凹状)パターン2 a+2b 
(2a’ 、2b’ )0)上を覆ッテ、少すくトも1
層の被膜4を形成する上程を行う。本例では、気相成長
膜であるCVI)膜を形成した。なお第2図(a)は基
体1の回転中心部付近、第2図(b)は基体1の周辺部
における断面図を示すものである。
次に、該被膜4上に、フォトレジスト5を回転塗布する
上程を行う。
〔作用〕
フォトレジスト5は、基体回転中心部付近においては、
第2図(a)に示すように、被膜4と同様、位置合わせ
パターン3上で均一かつ対称に形成される。また基体周
辺部においても、従来は第9図乃至第11図の各(b)
図で説明したようにフォトレジスト5の不均一化・非対
称化があったのが、本発明を適用すると第2図(b)に
例示の如く、露光用位置合わせパターン3゛上のフォト
レジスト5の形成は対称かつ均一である。従って、位置
合わせにおいても誤差が生ずることが防がれる。これは
、凸状(または凹状)のパターン2a2b’を形成した
ことによるものである。
本発明は、本発明者らの次のような知見に基づいてなさ
れたものである。即ち本発明らの知見によれば、第9図
及び第10図のように、位置合わせバ・ターン(アライ
メント・マーク)が単独パターンの場合には、基体周辺
に行くに従ってレジストのステップカヴアレッジが非対
称となり、また第2図(b)に示すように、ライン・ア
ンド、スペ−スの場合には、レジストの流れてくる方向
に対して最前列にあるパターン2 al上のステップカ
ヴアレッジは非対称となるが、次のライン2b”上から
は対称になりやすい。その原理は必ずしも明らかではな
いが、最前列のパターン2 alでレジストの流れが緩
和され、内部応力によって変化する粘性が均一化される
ためと考えられる。本発明は、このような発明者により
発見された現象を利用したものである。
即ち、露光用位置合わせパターン3 (3’ )の近傍
でかつ回転中心がわに凸状または凹状のパターンを設け
ることにより、これに上記レジストの流れに対する最前
列のパターンの役割を果たさせ、ここで非対称性を生じ
させ、その後列にあたる露光用位置合わせパターンにつ
いては、対称で均一なフォトレジストが形成されるよう
にしたものである。
なお、本発明における露光用位置合わせパターンの構造
を検討した結果、該位置合わせパターンと、フォトレジ
ストの力ヴアレンジの非対称性を防ぐ凸状あるいは凹状
パターンとの距離(スペース)は、近すぎるとアライメ
ント精度が低下する傾向があり、かつ、該凸状または凹
状パターンの本数が多い程、また幅が広い程、アライメ
ント精度が良くなる傾向にあることがわかった。
(実施例〕 本発明の一実施例について、以下図面を参照しながら詳
細に説明する。なお、当然のことではあるが、以下の実
施例は本発明の一例を示すもので、本発明はこの例にの
み限定されない。
第1図は、本実施例の説明図であって、半導体基体lの
平面上の構造を模式的に示すものである。
第2図は、第1図のu−n線断面図で、露光用位置合わ
せパターンの断面であり、回転中心付近と、周辺とを示
す。第3図は位置合わせパターンの例を示す図である。
本実施例では、レジスト露光用に日本光学株式会社製の
ステッパーを使用した。
本実施例ではまず第1図または第2図に示すように、基
板1であるウェハ表面に、凸状のアライメント・マーク
用の露光位置合わせパターン3及び/または3′ (周
辺のものを3゛で示す)を形成した。さらにそのウェハ
1上にレジスト4を回転塗布する場合の回転中心6と位
置合わせパターン3 (3’ )との間で、かつ該位置
合わせパターン3 (3”)の近傍に沿って凸状のパタ
ーン2a。
2b (2a’ 、2b”)を2本形成した。なお本実
施例では特に、位置合わせパターン3の回転中心5と中
心5と反対の側にも凸状パターン2c。
2d (2c’ 、2d’ )を形成している。なお第
1図は図示の明瞭のためパターン2a、2b (2a”
、2b’)及び位置合わせパターン3 (3’ )を大
きく示しであるが、実際は細密に形成され、通常微細な
単独の組または複数の組で形成される。
なお、別の実施例では、上記と同様の配置で、位置合わ
せパターンおよびその両側に各2本ずつ配したパターン
をそれぞれ凹状のパターンとして形成したものも実施し
た。
上記の場合の凸状(あるいは凹状)パターン幅および位
置合わせ用のパターン幅は、それぞれ4μmとし、ライ
ン間のスペース幅は、8μmとした。
各パターンの垂直段差は6000人という厳しい条件と
した。
次に第2図に示すように、CVDにより被膜4を形成し
た。本例では、基板1であるシリコンウェハ上にCV 
D  S i Oz膜を形成して、被膜4とした。
次に、同じく第2図に示すように、フォトレジスト5を
、回転塗布法により形成した。
フォトレジストは、叶PR800−30cp  (東京
応化(株)製)を使用し、フォトレジストの塗布条件は
、スピン・コーチインク法ヲ用い、5000rpm 。
20secで行った・ 第2図は、凸状パターンを使用した本実施例の要部断面
図(第1図のn−n線断面図)で、(a)は基体の回転
沖心部分付近に位置するパターンの場合、(b)は基体
の周辺部分に位置する場合のパターンを示したものであ
る。この図から明らかなように、ステップ力ヴアレッジ
が問題となる周辺部分を示す第2図(b)において、回
転中心からのレジストの流れに一番近い凸状パターン2
aのステップ力ヴアレッジは非対称となるが、二番目以
降のパターン(2b° ・・・・・・)のステップカヴ
アレッジは対称で均一になる。本例の三番目のパターン
である位置合わせ用パターン3°上のレジスト5は、対
称に形成される。
このように位置合わせパターン上でのレジストの力ヴア
レンジの対称性・均一性が良くなると、高いアライメン
ト精度を得ることができる。
実際、上記した本実施例の条件下において、従来の位置
合わせパターンだけの場合と、凸状パターンを使用した
本実施例の場合と、凹状パターンを使用した実施例の場
合とでアライメント精度を比較し、基体上の各部分での
ずれ方向と大きさを実測したところ、従来の位置合わせ
パターンだけの場合は、ウェハ周辺部に行くに従ってず
れが大きくなったのに対し、凸状パターンを使用した本
実施例の場合には、基体中心部と周辺部とのずれの差が
小さく、アライメント精度が向上していることがわかっ
た。また、凹状パターンを使用した場合には、その効果
が大きく、さらにアライメント精度が向上していること
を確認した。
このマスク合わせのずれのバラツキをX方向。
Y方向の偏差(3σ7−8)で見ると、(従来の位置合
わせパターンの場合) X: 3 e’ B−4□ 0.1911” m+Y:
 36 n−+”0.187+’ m(凸状パターンの
本実施例の場合) X: 3 a +s−+□ 0.116μm、Y: 3
 a n−+=0.158μm(凹状パターンの本実施
例の場合) X: 3 ’ *−1= 0.0687 /’ m+ 
Y: 3 ’ n−+□0.124 μmというように
本実施例の場合には明らかにアライメント精度が向上し
ている。
上記例ではアライメント・マーク3,3”の両面にパタ
ーン2a、2b (2a’ 、2b’ )を形成したが
、少なくともアライメント・マーク3 (3゛)からみ
て回転中心5側にあればよい(例えば第3図の例の2a
)、但し、位置によって必ずしも回転中心5側を特定す
るのは容易ではない場合があるので、両側に形成してお
けば、中心側がいずれでも、効果を得ることができる。
また、凸状のアライメント・マークについては凸状のパ
ターン、凹状のアライメント・マークについては凹状の
パターンを使用するのが製作上好ましいが、この逆の組
み合わせでも有効である。
次に第4図を参照して、本発明の別の実施例について説
明する。
本実施例は、被膜4として回転塗布膜を用いたものであ
り、特にSOGを用いて被膜4を形成し、その上にフォ
トレジスト5を形成したものである。
SOGとは、ケイ素化合物を有機溶剤に溶解して、これ
を塗布し、必要に応じて焼成してSin。
を主成分とする膜を得るものであるが、絶縁膜として、
あるいは平坦化膜として好適に用いられているものであ
る。
このSOGは、膜形成に当たっては回転塗布するもので
あり、一般にスピンナーにより基体上に塗布される。従
って、前述した如く、フォトレジストを回転塗布する場
合と同様の問題が生じ、第12図を用いて説明した如く
このSOG被膜自体で形状非対称性が生じ、更にこの上
にフォトレジスト5を形成した場合、非対称性が一層助
長されるものである。
しかしこのようなSOGの被膜4を形成する場合も、本
発明を適用することにより、第4図に示すように、基体
の周辺部分においても、かかる非対称性は最前列におけ
るパターン2al上のSOG被膜4、及びフォトレジス
ト5では発生するが、ここで吸収され、それ以降は吸収
性を保ち、露光位置合わせパターン3゛上では、均一か
つ対称なフォトレジスト形状が得られる。
本発明は、この例のようにSOG等の回転塗布膜を被膜
4として形成する場合に、特に従来の被膜自体による問
題をも解決できるということで、有効である。
次に第5図を参照して、本発明の更に別の実施例を説明
する。第5図の例は、被膜4a、4bとして、下層にs
tows、上層にSOGを用いた例である。この例も、
上記第4図の例と同様、S0Gとフォトレジストにおい
て非対称な形状が出来易いが、これも図示の最前列のパ
ターン2 alで吸収される。
Sin、に代えて、被膜4aとしてCvL)した)’S
G (リンジケートガラス、その他の不純物含有ガラス
であってもよい)を用いても同様である。
次に第6図を参照して、本発明の更にまた別の実施例を
説明する。第6図の例は、第2図に示す例と類似である
が被膜4として、シリコンナイトライド、特に5isN
aを用いた例である。この例も、第2図に示した例と同
じ効果がある。シリコンナイトライドに代えて、PSG
を用いても同様である。
次に第7図を参照して、本発明の更なる実施例を説明す
る。この第7図の例は、被膜4a、4bとして、下層に
S i 02膜、上層にシリコンナイトライド、特にプ
ラズマSi3N、を用いた例である。この例も、上記各
側と同様の効果を有する。
上述した各側からも明らかなように、フォトレジスト5
の下地の被膜4 (4a、4b)は、回転塗布膜であっ
ても、また気相成長膜でも、その他の膜でも任意である
特に回転塗布膜、例えFt′socを用いる場合、本発
明は有効ではあるが、これに限られるものではない0回
転塗布膜と、他の膜との2以上の膜を形成する例にも好
適に用いることができる。気相成長膜としては、CVL
)、スパッタ、蒸着その他、任意の気相成長膜を用いる
ものであってもよい。
〔発明の効果〕
上述のように、本発明によれば、露光用位置合わせパタ
ーンを有し、かつ被膜を有する半導体装置の製法におい
て、該位置合わせパターン上のフォトレジストのステン
ブカヴアレンジが均一で、左右対称となるため、精度の
高いマスクの位置合わせが可能である。
【図面の簡単な説明】
第1図は、本実施例の説明図であり、第2図は、本実施
例の露光用位置合わせパターンを含む要部拡大断面図で
あり、第3図は別の実施例の要部平面図である。第4図
乃至第7図は、本発明の各実施例の部分拡大断面である
。第8図は従来例を示し、第9図乃至第12図は、従来
技術の問題点を示す図である。 1・・・基板(半導体ウニA)% 2al  2b、2
a’2b’ ・・・凹状または凸状パターン、3.3°
・・・露光用位置合わせパターン(アライメント・マー
ク) 、4.4a、4b・・−被膜、5・・・レジスト
、6・・・回転中心。

Claims (1)

  1. 【特許請求の範囲】 1、基体表面に凸状あるいは凹状の露光用位置合わせパ
    ターンを有する半導体装置の製造方法において、 上記位置合わせパターンと、上記基体上にフォトレジス
    トを回転塗布する場合の回転中心との間で、かつ上記露
    光用位置合わせパターンの近傍に沿って少なくと1本の
    凸状あるいは凹状のパターンを形成し、更に 上記位置合わせパターンと上記凸状または凹状パターン
    の上を覆って少なくとも1層の被膜を形成する工程と、 該被膜にフォトレジストを回転塗布する工程とを備える
    半導体装置の製造方法。 2、上記被膜が回転塗布膜である請求項1記載の半導体
    装置の製造方法。 3、上記被膜が気相成長膜である請求項1記載の半導体
    装置の製造方法。
JP63185191A 1988-07-25 1988-07-25 半導体装置の製造方法 Pending JPH0234907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63185191A JPH0234907A (ja) 1988-07-25 1988-07-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63185191A JPH0234907A (ja) 1988-07-25 1988-07-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0234907A true JPH0234907A (ja) 1990-02-05

Family

ID=16166451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63185191A Pending JPH0234907A (ja) 1988-07-25 1988-07-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0234907A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039731A (ja) * 2002-07-01 2004-02-05 Oki Electric Ind Co Ltd 半導体装置の合わせマーク

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633416A (ja) * 1986-06-24 1988-01-08 Sony Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633416A (ja) * 1986-06-24 1988-01-08 Sony Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039731A (ja) * 2002-07-01 2004-02-05 Oki Electric Ind Co Ltd 半導体装置の合わせマーク

Similar Documents

Publication Publication Date Title
US7804596B2 (en) Overlay key, method of forming the overlay key and method of measuring overlay accuracy using the overlay key
US5480746A (en) Photomask and method of forming resist pattern using the same
JPH0669114A (ja) 半導体サブストレート上へのフォトレジスト膜形成方法およびそれに用いるフォトレジスト溶液と表面反射防止膜
KR20080034004A (ko) 마스크 블랭크의 제조 방법 및 노광용 마스크의 제조 방법
JPH0234907A (ja) 半導体装置の製造方法
JPS633416A (ja) 半導体装置
JP2687418B2 (ja) 半導体装置
JP2000182914A (ja) アライメントマーク
JPS62155532A (ja) 半導体ウエ−ハの位置合せマ−クの形成方法
US7524595B2 (en) Process for forming anti-reflection coating and method for improving accuracy of overlay measurement and alignment
US10816903B2 (en) Photolithography method and system based on high step slope
JP2623551B2 (ja) 半導体装置及び半導体装置の製造方法
JPS6191655A (ja) ホトレジストの塗布方法
US11181834B2 (en) Alignment structure
JPH07240362A (ja) 半導体装置の製造方法
JPH04155813A (ja) アライメントマーク
JPS6347330B2 (ja)
JPH05291105A (ja) アライメントマーク形成方法
JPS62177922A (ja) 半導体装置の製造方法
JPS603620A (ja) 微細パタ−ンの形成方法
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
JPH0555111A (ja) 半導体装置の製造方法
JPH042115A (ja) 半導体装置の製造方法
JP3167398B2 (ja) 半導体装置の製造方法
JPS6062119A (ja) 半導体ウエハ