JPS5951529A - 相対位置検出パタ−ン - Google Patents
相対位置検出パタ−ンInfo
- Publication number
- JPS5951529A JPS5951529A JP57162561A JP16256182A JPS5951529A JP S5951529 A JPS5951529 A JP S5951529A JP 57162561 A JP57162561 A JP 57162561A JP 16256182 A JP16256182 A JP 16256182A JP S5951529 A JPS5951529 A JP S5951529A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- patterns
- position detection
- relative position
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 50
- 238000000034 method Methods 0.000 abstract description 4
- 238000006073 displacement reaction Methods 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業−にの利用分野
本発明し13半導体集積回路等の半導体装置製造のだめ
の写真食刻工程での相対位置検出パターンに関するもの
である。
の写真食刻工程での相対位置検出パターンに関するもの
である。
従来例の構成とその問題点
半導体集積回路等の半導体装置の製造工程においては、
一般に、選択拡散マスクの形成、コンタクト窓の形成お
よび配線層の形成等のために、複数回の写真食刻工程が
行わ!ふる。このそれぞれの写真食刻工程でパターンが
正確に所定の位置に形成できたかどうか検出するために
、相対位置検出パターンが用いられる。
一般に、選択拡散マスクの形成、コンタクト窓の形成お
よび配線層の形成等のために、複数回の写真食刻工程が
行わ!ふる。このそれぞれの写真食刻工程でパターンが
正確に所定の位置に形成できたかどうか検出するために
、相対位置検出パターンが用いられる。
従来の相対位置検出パターンを第1図とともに説明する
。第1のマスクに形成された第1の相対位置検出パター
ン1により、半導体基板上に形成された二酸化硅素膜等
に相対位置検出パターン1を食刻形成した後、第2のマ
スクに形成された第2の相対位置検出パターン2を半導
体基板−トに形成し、第1と第2の相対位置検出パター
ンの相互の重なり位置から、第1のマスクパターンと第
2のマスクパターンの相対位置を検出していた。この場
合、第1と第2の1組の相対位置検出パターンでは一方
向の相対位置しか検出できない。したがって、第1と第
2のマスクパターンの相対位置の検出には互いに直交す
る方向に形成された別の2組の相対位置検出パターンを
分離して形成する必要かあ)だ。半導体装置の製造には
数枚ないしは十数枚のマスクを必要とし、相対位置検出
パターンを各マスクに2組形成した場合には、専有面積
が大きくなり、チップサイズが犬きくなるという欠点が
あった。−!た、十数組形成した場合には、同一マスク
に形成した2組のパターンを隣接して形成しブ「ければ
、捜すのに時間を用するという欠点があ・、だ。なお、
第1図のパターン2は第1のマスクに形成する他のパタ
ーン例を示し、パターン4は2!p、’ 2のマスクに
形成する他のパターン例を示し、こわ、らパターン2,
4を用いる場合もパターン1,3を用いる場合と同様の
問題が生じる。
。第1のマスクに形成された第1の相対位置検出パター
ン1により、半導体基板上に形成された二酸化硅素膜等
に相対位置検出パターン1を食刻形成した後、第2のマ
スクに形成された第2の相対位置検出パターン2を半導
体基板−トに形成し、第1と第2の相対位置検出パター
ンの相互の重なり位置から、第1のマスクパターンと第
2のマスクパターンの相対位置を検出していた。この場
合、第1と第2の1組の相対位置検出パターンでは一方
向の相対位置しか検出できない。したがって、第1と第
2のマスクパターンの相対位置の検出には互いに直交す
る方向に形成された別の2組の相対位置検出パターンを
分離して形成する必要かあ)だ。半導体装置の製造には
数枚ないしは十数枚のマスクを必要とし、相対位置検出
パターンを各マスクに2組形成した場合には、専有面積
が大きくなり、チップサイズが犬きくなるという欠点が
あった。−!た、十数組形成した場合には、同一マスク
に形成した2組のパターンを隣接して形成しブ「ければ
、捜すのに時間を用するという欠点があ・、だ。なお、
第1図のパターン2は第1のマスクに形成する他のパタ
ーン例を示し、パターン4は2!p、’ 2のマスクに
形成する他のパターン例を示し、こわ、らパターン2,
4を用いる場合もパターン1,3を用いる場合と同様の
問題が生じる。
発明の目的
本発明はこのよう外従来の問題に鑑み、1組の相対位置
検出パターンで、異なる2方向の相対位置が検出可能な
相対位置検出パターンを提供することを目的とする。
検出パターンで、異なる2方向の相対位置が検出可能な
相対位置検出パターンを提供することを目的とする。
発明の構成
本発明は、所定の間隔を有し、一方向に平行な成分を有
しかつ少なくとも一端の終点位置が各々異なる複数個の
第1のパターンと前記第1のパターンの延長線上に前記
第1のパタニンの前記終点位置から所定の間隔を有する
第2のパターンとからなる第1の相対位置、検出パター
ンを構成し、少なくとも前記第1のパターンと平行な成
分を含み、かつ第1のパターンと異なる間隔を有する複
数個の第3のパターンと前記第1と第2のパターン間に
位置しかつ前記第1と第2のパターンと直交する成分を
含む第4のパターンからなる第2の相対位置検出パター
ンを構成し、1組の第1と第2の相対位置検出パターン
により、直交する2方向の相対位置を検出可能とするも
のである。
しかつ少なくとも一端の終点位置が各々異なる複数個の
第1のパターンと前記第1のパターンの延長線上に前記
第1のパタニンの前記終点位置から所定の間隔を有する
第2のパターンとからなる第1の相対位置、検出パター
ンを構成し、少なくとも前記第1のパターンと平行な成
分を含み、かつ第1のパターンと異なる間隔を有する複
数個の第3のパターンと前記第1と第2のパターン間に
位置しかつ前記第1と第2のパターンと直交する成分を
含む第4のパターンからなる第2の相対位置検出パター
ンを構成し、1組の第1と第2の相対位置検出パターン
により、直交する2方向の相対位置を検出可能とするも
のである。
実施例の説明
第2図に本発明の第1の実施例を示す。
第2図11および12は第1のマスクに形成された第1
の位置検出パターンを、13および14は第2のマスク
に形成された第2の位置検出パターンを示し、第2図は
、第1の位置検出パターンと第2の位置検出パターンが
正確に位置合わせされた状態を示している。すなわち第
1の位置検出パターンは所定の間隔11を有し一方向(
X方向)に平行な成分を有し一端の終点が異なる複数個
の第1のパターン11と、前記終点位置から所定の間隔
j3を有し前記一方向(X方向)に平行な成分を有する
第2のパターン12がら形成されている。
の位置検出パターンを、13および14は第2のマスク
に形成された第2の位置検出パターンを示し、第2図は
、第1の位置検出パターンと第2の位置検出パターンが
正確に位置合わせされた状態を示している。すなわち第
1の位置検出パターンは所定の間隔11を有し一方向(
X方向)に平行な成分を有し一端の終点が異なる複数個
の第1のパターン11と、前記終点位置から所定の間隔
j3を有し前記一方向(X方向)に平行な成分を有する
第2のパターン12がら形成されている。
第1のパターン11と第2のパターン12の間隔は一定
であり、各間隔の位置は前記方向(X方向)に△lずつ
連続にずらしておく。前記間隔11および13はパター
ン形成が可能な任意の大きさでよいが、△lはX方向の
読取り位置精度を決定する。
であり、各間隔の位置は前記方向(X方向)に△lずつ
連続にずらしておく。前記間隔11および13はパター
ン形成が可能な任意の大きさでよいが、△lはX方向の
読取り位置精度を決定する。
第2の位置検出パターンは前記第1のパターンと異なる
間隔e2を有し一方向(X方向)に平行な成分を有すΣ
複数個の第3のパターン13と、前記第1と第2の間隔
」二に位置し前記第3のパターンと垂直な方向(X方向
)の成分を有する第4のパターン14からなる。
間隔e2を有し一方向(X方向)に平行な成分を有すΣ
複数個の第3のパターン13と、前記第1と第2の間隔
」二に位置し前記第3のパターンと垂直な方向(X方向
)の成分を有する第4のパターン14からなる。
本実施例ではX方向の位置検出は第1と第3のパターン
の相対位置より、X方向の位置検出は第1および第2の
パターンの間隔と第4のパターンの相対位置より行なう
。すなわち、X方向は第1と第3のパターンのそれぞれ
のパターン間隔が異なっているため、たとえばノ7ミか
らn番目の第1と第3のパターンがX方向に一直線に並
んだときは、第2の位置検出パターンがn’x (12
−11)だけ左方向(+X方向)にずれたことを示す。
の相対位置より、X方向の位置検出は第1および第2の
パターンの間隔と第4のパターンの相対位置より行なう
。すなわち、X方向は第1と第3のパターンのそれぞれ
のパターン間隔が異なっているため、たとえばノ7ミか
らn番目の第1と第3のパターンがX方向に一直線に並
んだときは、第2の位置検出パターンがn’x (12
−11)だけ左方向(+X方向)にずれたことを示す。
またX方向は第1と第2のパターン間隔がy−J向に△
lずつずらせて形成しであるためZ前記間隔と第4のパ
ターンが一致したところから、すなわち第2のパターン
の中央部のパターン12′で前記間隔と第4のパターン
が一致したときを位置すれが0としておくと、中央部か
ら左側m本口で一致したとき第2の位置検出パターンが
上方向(+yX方向にmXへlたけずれていることを示
す。
lずつずらせて形成しであるためZ前記間隔と第4のパ
ターンが一致したところから、すなわち第2のパターン
の中央部のパターン12′で前記間隔と第4のパターン
が一致したときを位置すれが0としておくと、中央部か
ら左側m本口で一致したとき第2の位置検出パターンが
上方向(+yX方向にmXへlたけずれていることを示
す。
第3図に本発明の第2の実施例を示す。
第1のパターン11.第2のパターン12および第4の
パターン14は第1の実施例と同様であるが、第3のパ
ターン16は第1の各々のパターンの両側に第1のパタ
ーンと同一方向に平行成分を有する2本たとえば第3の
パターン16.17に対して、第3のパターン18と1
9.19と20を形成する。第1のパターン16は第3
のパターン18と19の中央部に位置し他の第1のパタ
ーン17は第3のパターン19と2oの中央部より左側
に△eずらして形成する。他の第1と第3 //’1パ
ターンの関係もX方向に所定の距離n△e(n−0゜1
.2・・・・・・n)ずらせて形成しておく。X方向の
位置検出は第3のパターンの中央部に位置している第1
パターンを検出し、正確に位留合せされたときの前1己
紀1と第3のパターンのズレ媚りn△eヲx方向のズレ
量とする。
パターン14は第1の実施例と同様であるが、第3のパ
ターン16は第1の各々のパターンの両側に第1のパタ
ーンと同一方向に平行成分を有する2本たとえば第3の
パターン16.17に対して、第3のパターン18と1
9.19と20を形成する。第1のパターン16は第3
のパターン18と19の中央部に位置し他の第1のパタ
ーン17は第3のパターン19と2oの中央部より左側
に△eずらして形成する。他の第1と第3 //’1パ
ターンの関係もX方向に所定の距離n△e(n−0゜1
.2・・・・・・n)ずらせて形成しておく。X方向の
位置検出は第3のパターンの中央部に位置している第1
パターンを検出し、正確に位留合せされたときの前1己
紀1と第3のパターンのズレ媚りn△eヲx方向のズレ
量とする。
第4図に第3のパターンの第3の実施例を示す。
7オトマ2りに形成した第1および第2の位置検出パタ
ーンを、半導体基板に転写形成する場合にそれぞれのパ
ターン寸法に変化が生じ相対位置の検出感度図劣化する
。パターン寸法変化が生じても検出線バrが劣化しない
ように、第4図に示すように第・1のパターン16.1
7に隣接する第3のパターン18.1’9.20の巾を
変化させておく。
ーンを、半導体基板に転写形成する場合にそれぞれのパ
ターン寸法に変化が生じ相対位置の検出感度図劣化する
。パターン寸法変化が生じても検出線バrが劣化しない
ように、第4図に示すように第・1のパターン16.1
7に隣接する第3のパターン18.1’9.20の巾を
変化させておく。
また第4図とし1.逆に第1のパターン16’、 1
’7(7)パターン[1]を変化させておいてもよい。
’7(7)パターン[1]を変化させておいてもよい。
第5図および狛6図に第4およ、び第5の実施例を示す
。\ 第5図および第6図はX方向の精度を向上させるため、
第2図のパターンを左右反転したパターンを第2図のパ
ターンと上下あるいは左右に並列して2組形成したもの
である。第7図に示すように、第1と第3の相対位置検
出パターンの回転誤差が大きい場合、1組のパターンで
は、第7図に示すように第1のパターン11′と第2の
ノくターン12と第4のパターン14′では位置検出音
不可能になる場合がある。第5図および第6図の実施例
では、回転誤差が生じている場合でも2組の位置検出パ
ターンの平均値から、精度の高い位置検出が可能である
。
。\ 第5図および第6図はX方向の精度を向上させるため、
第2図のパターンを左右反転したパターンを第2図のパ
ターンと上下あるいは左右に並列して2組形成したもの
である。第7図に示すように、第1と第3の相対位置検
出パターンの回転誤差が大きい場合、1組のパターンで
は、第7図に示すように第1のパターン11′と第2の
ノくターン12と第4のパターン14′では位置検出音
不可能になる場合がある。第5図および第6図の実施例
では、回転誤差が生じている場合でも2組の位置検出パ
ターンの平均値から、精度の高い位置検出が可能である
。
第8図に第1と第2のパターンの他の実施例を示す。相
対するパターン21と22.23の2.4のパターン形
状が異なっていて″も第1のパターンの延長線上からず
れていても」:いことはいうまでもない。
対するパターン21と22.23の2.4のパターン形
状が異なっていて″も第1のパターンの延長線上からず
れていても」:いことはいうまでもない。
第9図に(〈発明の第4の実施例を示す。
第1の相月位置検出パターンは第1の実施例と同じく第
1のパターン11ト31L2のパp−712からなる3
、第2の相対位置検出パターンは、第3の実施例(第4
図)の第3のパターン13″と第1の実施例の第゛4の
パターン14″を重ねた第6のパターン26かも構成さ
れる。本実施例では第1と第2のパターンの間隔に形成
された前記第5のパターンの直交成分14″からX方向
を第1のパターンあるいは第2のパターンと第5のパタ
ーン13″の平行成分からX方向の相対位置を検出する
ことができる。
1のパターン11ト31L2のパp−712からなる3
、第2の相対位置検出パターンは、第3の実施例(第4
図)の第3のパターン13″と第1の実施例の第゛4の
パターン14″を重ねた第6のパターン26かも構成さ
れる。本実施例では第1と第2のパターンの間隔に形成
された前記第5のパターンの直交成分14″からX方向
を第1のパターンあるいは第2のパターンと第5のパタ
ーン13″の平行成分からX方向の相対位置を検出する
ことができる。
発明の効果
本発明の方法によれば一方向に形成した1組のパターン
により二方向の位置検出が可能である。
により二方向の位置検出が可能である。
従来例と比較して、10位置検1iiパターンの専有面
積が少ない。2.−組のノくターンで検出が可能であり
従来例のように二方向に別個に独立して形成した2組の
パターンを捜す必要がない。3.第6図および第6図に
示す夷うに2組を連続して形成しておくことにより、回
転誤差による読み取り誤差を少なくした位置検出ができ
るという特長がある。
積が少ない。2.−組のノくターンで検出が可能であり
従来例のように二方向に別個に独立して形成した2組の
パターンを捜す必要がない。3.第6図および第6図に
示す夷うに2組を連続して形成しておくことにより、回
転誤差による読み取り誤差を少なくした位置検出ができ
るという特長がある。
第1図a、bは従来のマスク合せ用パターンを説明する
だめの図、第2図〜第6図は本発明の他の実施例を説明
するだめのパターン図であり位置合わせされた状態を示
す図、第7図は本発明の他の実施例回転誤差が大きい状
態を示す図、第8図a、bは本発明の第1と第2のパタ
ーンの他の実施例を示す図、第9図は本発明のさらに他
の実施例のくくターン図である。 11.12.11’・山・・第1の位置検出パターン、
13 、14 、14’・・・・・・第2の位置−検出
パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 第4図 第5図 第6図 第 ロ=二冊p」 ロ=Lニー] 第8図 一 口 第9図 、/2
だめの図、第2図〜第6図は本発明の他の実施例を説明
するだめのパターン図であり位置合わせされた状態を示
す図、第7図は本発明の他の実施例回転誤差が大きい状
態を示す図、第8図a、bは本発明の第1と第2のパタ
ーンの他の実施例を示す図、第9図は本発明のさらに他
の実施例のくくターン図である。 11.12.11’・山・・第1の位置検出パターン、
13 、14 、14’・・・・・・第2の位置−検出
パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 第4図 第5図 第6図 第 ロ=二冊p」 ロ=Lニー] 第8図 一 口 第9図 、/2
Claims (4)
- (1)所定の間隔を有し少なくとも一端の終点位置が各
々異なりかつ一方向に平行な成分を有する複数個の第1
のパターンと、前記第1のパターンの延長線上に第1の
パターンの前記終点位置から前記一方向に一定の間隔を
有する第2のパターンどからなる第1の相対位置検出パ
ターンを形成し、少なくとも前記第1のパターンと平行
な成分を含みかつ前記第1のパターン間隔と異なる間隔
を有する複数個の第3のパターンと、前記第1と第2の
パターン間に位置しかつ前記第1と第2のパターンと直
交する成分を含む第4のパターンからなる第2の相対位
置検出パターンを形成し、前記装置51と第2のパター
ンの間隔〜媚4のパターンの相対位置から検出すること
を特徴とする相対位置検出パターン。 - (2)第2の相対位置検出パターンの第3のパターンが
第1のパターンの両側に形成されたことを特徴とする特
許請求の範囲第1項に記載の相対位置検出パターン。 - (3)第1あるいは第3のパターンの相対する平行部分
の線巾が少なくとも平行領域において異なっていること
を!i当徴とする特許請求の範囲第1項に記載の相対位
置検出パターン。 - (4)gsのパターンと第4のパターンを合成した第5
のパターン単体で第2の相対位置検出パターンを構成し
たことを特徴とする特許請求の範囲第1項に記載の相対
位置検出パターン。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57162561A JPS5951529A (ja) | 1982-09-17 | 1982-09-17 | 相対位置検出パタ−ン |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57162561A JPS5951529A (ja) | 1982-09-17 | 1982-09-17 | 相対位置検出パタ−ン |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5951529A true JPS5951529A (ja) | 1984-03-26 |
JPS6348420B2 JPS6348420B2 (ja) | 1988-09-29 |
Family
ID=15756924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57162561A Granted JPS5951529A (ja) | 1982-09-17 | 1982-09-17 | 相対位置検出パタ−ン |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5951529A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS633416A (ja) * | 1986-06-24 | 1988-01-08 | Sony Corp | 半導体装置 |
WO2002082531A3 (en) * | 2001-04-05 | 2003-02-27 | Infineon Technologies Corp | Structure and method for determining edges of regions in a semiconductor wafer |
JP2009004601A (ja) * | 2007-06-22 | 2009-01-08 | Jeol Ltd | 荷電粒子ビーム描画装置のフィールド接合精度測定方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH023217U (ja) * | 1988-06-20 | 1990-01-10 |
-
1982
- 1982-09-17 JP JP57162561A patent/JPS5951529A/ja active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS633416A (ja) * | 1986-06-24 | 1988-01-08 | Sony Corp | 半導体装置 |
WO2002082531A3 (en) * | 2001-04-05 | 2003-02-27 | Infineon Technologies Corp | Structure and method for determining edges of regions in a semiconductor wafer |
US6828647B2 (en) | 2001-04-05 | 2004-12-07 | Infineon Technologies Ag | Structure for determining edges of regions in a semiconductor wafer |
JP2009004601A (ja) * | 2007-06-22 | 2009-01-08 | Jeol Ltd | 荷電粒子ビーム描画装置のフィールド接合精度測定方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS6348420B2 (ja) | 1988-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3048517B2 (ja) | 半導体装置製造用のレチクル | |
US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
JPH0831897A (ja) | 半導体素子の重畳測定マーク及びこれを用いた半導体素子の多重パターン間の重畳誤差測定方法 | |
JP2870461B2 (ja) | フォトマスクの目合わせマーク及び半導体装置 | |
JP3067732B2 (ja) | 半導体装置のアライメント装置及びアライメント方法 | |
JPS5951529A (ja) | 相対位置検出パタ−ン | |
JP4040210B2 (ja) | 露光方法、レチクル及び半導体装置の製造方法 | |
JP2001093820A (ja) | マーク、アライメントマーク、合わせずれ測定用マーク、フォトマスク、及び、半導体ウェーハ | |
US20030044057A1 (en) | Method of checking overlap accuracy of patterns on four stacked semiconductor layers | |
KR100217898B1 (ko) | 포토마스크 | |
JP2773708B2 (ja) | 露光用マスク | |
JP3453793B2 (ja) | 半導体装置及びこれを用いたアライメント検査方法 | |
JPH07111952B2 (ja) | ホトリソグラフィー工程におけるガラスマスク | |
JPS59134825A (ja) | 半導体装置およびそのための半導体ウエ−ハ | |
JPH0547621A (ja) | 半導体製造プロセスにおけるマスク合わせ方法 | |
JPH10189425A (ja) | アライメント方法、アライメント精度測定方法及びアライメント測定用マーク | |
JPH1174189A (ja) | マスクの位置ずれ検出用マーク | |
JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
JPS588132B2 (ja) | 集積回路製造方法 | |
JPH0242741A (ja) | 半導体装置 | |
KR100223272B1 (ko) | 중첩 오차 측정마크 및 이를 이용한 중첩 오차 보상방법 | |
JP2977471B2 (ja) | ウエハのアラインメントマークの配置方法 | |
JPH04587B2 (ja) | ||
KR19990034619U (ko) | 반도체 제조용 포토마스크 | |
JPH0766113A (ja) | レチクル及び位置合わせ用バーニアの形成方法 |