JPS63312645A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63312645A JPS63312645A JP14934887A JP14934887A JPS63312645A JP S63312645 A JPS63312645 A JP S63312645A JP 14934887 A JP14934887 A JP 14934887A JP 14934887 A JP14934887 A JP 14934887A JP S63312645 A JPS63312645 A JP S63312645A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- etching
- dry etching
- wet etching
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 238000001039 wet etching Methods 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 6
- 238000002161 passivation Methods 0.000 abstract 1
- 239000001993 wax Substances 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229960000583 acetic acid Drugs 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012362 glacial acetic acid Substances 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法、特に半導体装置のメサ
構造を形成する方法に関する。
構造を形成する方法に関する。
従来、この種のメサ構造を形成する方法としては半導体
基板にフォトレジスト工程でメサを形成すべき領域を7
オトレジストの溝で囲むように7オトレジストを形成し
、しかるのち半導体基板のフォトレジストの溝に露出す
る部分をウェット法によりエツチングし、もってメサ構
造を形成していた。
基板にフォトレジスト工程でメサを形成すべき領域を7
オトレジストの溝で囲むように7オトレジストを形成し
、しかるのち半導体基板のフォトレジストの溝に露出す
る部分をウェット法によりエツチングし、もってメサ構
造を形成していた。
覆
上述した従来の方法は被原材として有機物質であるフォ
トレジストを使用している。このため、ウェットエツチ
ングをおこなう場合、フォトレジストがエッチャントに
対し十分な耐性を有していない。すなわち、はとんどの
エッチャントは発熱反応をするため、フォトレジストの
半導体基板との密着性も悪くなり、メサ溝が広くなった
りその形状がくずれたシして所望するメサ構造を得るこ
とが困難で6つな。
トレジストを使用している。このため、ウェットエツチ
ングをおこなう場合、フォトレジストがエッチャントに
対し十分な耐性を有していない。すなわち、はとんどの
エッチャントは発熱反応をするため、フォトレジストの
半導体基板との密着性も悪くなり、メサ溝が広くなった
りその形状がくずれたシして所望するメサ構造を得るこ
とが困難で6つな。
父上記欠点を解決する手段として各種ワックスは優れて
はいるが、溝を精度良く作ることができず、8度の点で
劣り、やはり所望の形状を得ることが困難でめった。
はいるが、溝を精度良く作ることができず、8度の点で
劣り、やはり所望の形状を得ることが困難でめった。
上述し之従来技術の方法では耐邦品・耐熱又は精度が欠
点として存在するため特性不良歩留低下の要因となる。
点として存在するため特性不良歩留低下の要因となる。
本発明の目的は上記欠点を除去し、メサ構造を高精度【
てかつその後の工程においても不具合が発生しない様器
てメサ構造の製造方法を提供することにある。
てかつその後の工程においても不具合が発生しない様器
てメサ構造の製造方法を提供することにある。
すなわち、本発明によればドライエツチング法を用い、
所望するメサ領域以外を高精度(で除去する工程と、し
かるのちウェットエツチング法を用瑞 い、特に段部の減部をエツチングしてなめらかな形状に
仕上げる工程とを有している。本発明によれば、半導体
基板のメサ溝を作るためのエツチングをドライエツチン
グ法で実施する之め、エツチングマスク材として通常の
フォトレジストが使用でき、かつその後ウェットエツチ
ングで仕上げをおこなうため、メサ部の形状がなめらか
となりその後のパッシベーレ璽ン膜形成等に訃いては段
切れ等が防がれる。
所望するメサ領域以外を高精度(で除去する工程と、し
かるのちウェットエツチング法を用瑞 い、特に段部の減部をエツチングしてなめらかな形状に
仕上げる工程とを有している。本発明によれば、半導体
基板のメサ溝を作るためのエツチングをドライエツチン
グ法で実施する之め、エツチングマスク材として通常の
フォトレジストが使用でき、かつその後ウェットエツチ
ングで仕上げをおこなうため、メサ部の形状がなめらか
となりその後のパッシベーレ璽ン膜形成等に訃いては段
切れ等が防がれる。
次に、本発明について図面を参照して説明する。
第1図(a)乃至(d)は本発明の一実施例の断面図で
あ!り(a)は完成された断面図を示す。まず、第1図
域を囲む領域に窓2I状(−半導体基板1を蕗出する。
あ!り(a)は完成された断面図を示す。まず、第1図
域を囲む領域に窓2I状(−半導体基板1を蕗出する。
しかるのち、ドライエツチングにより半導体基板1を選
択的にエツチングしてメサ溝3を作る(第1図(C))
。次に、第1図(d)に示すように、ドライエツチング
に連続してウェットエツチングを実施する。(第1図(
d))。このウェットエツチングによりメサ溝4の角部
は丸くなる。
択的にエツチングしてメサ溝3を作る(第1図(C))
。次に、第1図(d)に示すように、ドライエツチング
に連続してウェットエツチングを実施する。(第1図(
d))。このウェットエツチングによりメサ溝4の角部
は丸くなる。
以上の工程を実施すること(Cより半導体基板はシャー
プなエツチング溝が形成されかつ形状がなめらかになる
。
プなエツチング溝が形成されかつ形状がなめらかになる
。
本発明の他の実施例によれば、第1図(b)に示すよう
に半導体基板1に所望のメタルマスク上させる。次にプ
ロテクトワックスを加熱し液状になったものをこのメタ
ルマスク上から基板に噴霧する。次にホットプレート(
200℃)上に基板を置きワックスを溶かし強局な“7
スク2とする。しかるのち第1図(C1に示すようにド
ライエツチングで半導体基板1をエツチングでる。この
ドライエツチングはシリコンの場合CF4等のガスで実
施する。
に半導体基板1に所望のメタルマスク上させる。次にプ
ロテクトワックスを加熱し液状になったものをこのメタ
ルマスク上から基板に噴霧する。次にホットプレート(
200℃)上に基板を置きワックスを溶かし強局な“7
スク2とする。しかるのち第1図(C1に示すようにド
ライエツチングで半導体基板1をエツチングでる。この
ドライエツチングはシリコンの場合CF4等のガスで実
施する。
ドライエツチングに連続し−〔ウェットエツチング(本
方法の場合は硝酸・ヨウ素・氷酢酸の混合液使用)をお
こない半導体基板1をエツチングし、エツチング溝4を
形成する。その後ワックスのマスク2をトリクレン等の
有機溶剤で除去し、第1図(a)のようにメサ構造を形
成する。
方法の場合は硝酸・ヨウ素・氷酢酸の混合液使用)をお
こない半導体基板1をエツチングし、エツチング溝4を
形成する。その後ワックスのマスク2をトリクレン等の
有機溶剤で除去し、第1図(a)のようにメサ構造を形
成する。
以上説明したように、本発明はメサ領域を高精度にかつ
形状をなめらかに形成することにより歩留向上さらに電
層不良の低減を可能ならしめる効果がある。
形状をなめらかに形成することにより歩留向上さらに電
層不良の低減を可能ならしめる効果がある。
第1図(a)乃至(d)は本発明の実施例による製造方
法を説明するために示した各製造工程の断面図である。 1・・・・・・半導体基板、2・・・・・・フォトレジ
ス1−orプロテクトワックス 2+・・・・・・フォ
トレジストの選択窓、3・・・・・・メサ溝、4・・・
・・・ウェットエツチング後のメサ溝。 。
法を説明するために示した各製造工程の断面図である。 1・・・・・・半導体基板、2・・・・・・フォトレジ
ス1−orプロテクトワックス 2+・・・・・・フォ
トレジストの選択窓、3・・・・・・メサ溝、4・・・
・・・ウェットエツチング後のメサ溝。 。
Claims (1)
- 半導体基板にメサ溝部をドライエッチング法で形成し、
その後ウェット法を用い仕上げることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14934887A JPS63312645A (ja) | 1987-06-15 | 1987-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14934887A JPS63312645A (ja) | 1987-06-15 | 1987-06-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63312645A true JPS63312645A (ja) | 1988-12-21 |
Family
ID=15473156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14934887A Pending JPS63312645A (ja) | 1987-06-15 | 1987-06-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63312645A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100350589C (zh) * | 2005-01-18 | 2007-11-21 | 旺宏电子股份有限公司 | 由清洗形成圆滑边角的浅沟渠隔离方法 |
JP2014192500A (ja) * | 2013-03-28 | 2014-10-06 | Shindengen Electric Mfg Co Ltd | メサ型半導体装置の製造方法 |
-
1987
- 1987-06-15 JP JP14934887A patent/JPS63312645A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100350589C (zh) * | 2005-01-18 | 2007-11-21 | 旺宏电子股份有限公司 | 由清洗形成圆滑边角的浅沟渠隔离方法 |
JP2014192500A (ja) * | 2013-03-28 | 2014-10-06 | Shindengen Electric Mfg Co Ltd | メサ型半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63312645A (ja) | 半導体装置の製造方法 | |
JPS5914889B2 (ja) | 半導体装置の製造方法 | |
US3953266A (en) | Process for fabricating a semiconductor device | |
JPS5910059B2 (ja) | 半導体装置の製法 | |
JPS6251228A (ja) | ガリウム−砒素モノリシツクマイクロ波集積回路の製造方法 | |
JPS63117428A (ja) | 半導体装置の製造方法 | |
JP3018345B2 (ja) | 半導体装置の製造方法 | |
JPS63104339A (ja) | 半導体装置の製造方法 | |
JPH0220043A (ja) | 半導体装置の製造方法 | |
JPS5845810B2 (ja) | パタ−ンの形成方法 | |
KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
JPH0497523A (ja) | 半導体装置の製造方法 | |
JPH08186115A (ja) | 金属膜の形成方法 | |
JP2001068545A (ja) | 半導体装置の製造方法 | |
JPH01108726A (ja) | 半導体装置の製造方法 | |
JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
JPS6279625A (ja) | 半導体装置の製造方法 | |
JPS60218848A (ja) | 結晶基板のエツチング法 | |
JPS61113237A (ja) | ポリシリコンのエツチング方法 | |
JPS6329950A (ja) | 半導体装置の金属配線パタ−ン形成法 | |
JPH04179124A (ja) | 半導体装置の製造方法 | |
JPH0638408B2 (ja) | 半導体装置の製造方法 | |
JPS6127638A (ja) | 薄膜加工方法 | |
JPS5893330A (ja) | 半導体装置の製造方法 |