JPH01108726A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01108726A
JPH01108726A JP62267292A JP26729287A JPH01108726A JP H01108726 A JPH01108726 A JP H01108726A JP 62267292 A JP62267292 A JP 62267292A JP 26729287 A JP26729287 A JP 26729287A JP H01108726 A JPH01108726 A JP H01108726A
Authority
JP
Japan
Prior art keywords
silicon substrate
photoresist
oxide film
silicon
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62267292A
Other languages
English (en)
Inventor
Hiroshi Tsuda
津田 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62267292A priority Critical patent/JPH01108726A/ja
Publication of JPH01108726A publication Critical patent/JPH01108726A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にメサ状に
シリコン基板をエツチングする方法に関する。
〔従来の技術〕
従来、メサ構造を有し、かつバンブ電極を有する半導体
装置においては、バンブ電極を形成する前にメサ構造を
形成するため、バンプ電極形成時には、電極の近傍にメ
サ段差が存在していた。
〔発明が解決しようとする問題点〕
この様子を、バンブ電極を有する半導体装置としてダイ
オードを例にとって説明する。まず第3図(a)に示す
ように、シリコン基板1上にシリコン酸化Jl!2を形
成しその開口部に金電極3を形成する。このあとメサ構
造を得るためにフォトレジスト4によりシリコン基板を
エツチングする(第3図(b))。このエツチング量は
組立上の問題から50μm程度と大きいものである。フ
ォトレジスト4を除去し第3図(C)に示すようなメサ
構造を形成した後、第3図(d)に示すようにフォトレ
ジスト6をバターニングし、金電極3上に銀バンプ電極
7を形成する。この時、フォトレジスト6はスピンナー
(回転塗布様)を用いて形成するため、メサ段差の所で
フォトレジストが薄くなり、そこから異常メツキ部分1
1が発生する。この異常・メツキ部分11はフォトレジ
ストを除去しても第3図(e)に示すように残るため、
外観不良ま電極ショート不良等の原因となり、歩留り上
の大きな問題となっていた。
〔問題点を解決するための手段〕
本発明の半導体装置の製造゛方法は、メサ構造を得るた
めに弗酸、硝酸系のエツチング液でシリコン基板をエツ
チング液る際、エツチングの終了時に表面に紫外線を含
む光を照射することにより、シリコン表面に化成酸化膜
を形成し、メサエッチング部を絶縁膜で被覆することを
特徴とする。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の第1の実施例であるダイオードの製造
工程を示す断面図である。まず、第1図(a)に示すよ
うにシリコン基板1上にシリコン酸化膜2を形成し、そ
の開口部に金電極3を形成する0次にメサ構造を得るた
めに第1図(b)に示すようにフォトレジスト4をマス
クにして弗酸、硝酸系のエツチング液によりシリコン基
板1をエツチングする。このエツチングの終了の時点で
シリコン基板に紫外線を含む光を照射すると、光化学反
応により、エツチング液に曝されたシリコン基板表面に
化成酸化膜5が形成される。このあと第1図(C)のよ
うにフォトレジスト4を除去する0次に第1°図(d)
のようにフォトレジスト6をパターニングし、金電極3
の上に銀バンプ電極7を形成する。この際フォトレジス
ト6がメサ段差部で薄くなっても化成酸化膜5があるの
で異常メツキされない。
第2図は、本発明の第2の実施例を示す断面図である。
まず、第2図(a)に示すようにシリコン基板21にP
N接合22を形成し、シリコン窒化膜23をマスクにし
てシリコン基板をエツチングしメサ部24を形成する。
この時、エツチング深さはPN接合部より深くし、エツ
チング終了時点で光照射を行ない、化成酸化膜25を形
成する。こうしてメサ部24を形成し、このメサ部でP
N接合22を切るために、接合耐圧の向上が得られる。
この後、第2図(b)に示すようにシリコン窒化膜23
を熱リン酸にて除去し、CVD法によりシリコン酸化膜
26を形成する。この時、シリコン酸化膜26のステッ
プカバレッジが悪いため、メサ部の特に側面にはほとん
ど膜が成長しない、続いて、第2図(C)に示すように
シリコン酸化膜26にコンタクトホール27を形成し、
金電極28を形成する。この後、第2図(d)のように
銀メツキを行なって銀バンプ電極29が形成される。銀
バンプ電極形成時、従来はメサ部の所のシリコン酸化膜
のステップカバレッジが悪く段差部に異常メツキされた
が、化成酸化膜形成後は異常メツキは皆無となった。
〔発明の効果〕
以上説明したように、本発明はシリコン基板を弗酸、硝
酸系のエツチング液でエツチングする際、エツチング終
了時に光を照射することによりシリコン表面に化成酸化
膜を形成し、この絶縁膜によりメサ段差部での異常メツ
キの発生を防止し、信頼性、歩留りの向上ができる効果
がある。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の第1の実施例であるダ
イオードの製造工程を示す断面図、第2図(a)〜(d
)は本発明の第2の実施例の製造工程を示す断面図、第
3図(a)〜(e)は従来のダイオードの製造工程を示
す断面図である。 1.21・・・シリコン基板、2.26・・・シリコン
酸化膜、3,28・・・金電極、4.6・・・フォトレ
ジスト、5,25・・・化成酸化膜、7,29・・・銀
バンプ電極、11・・・異常メツキ部分、22・・・P
N接合、23・・・シリコン窒化膜、24・・・メサ部
、27・・・コンタクトホール。

Claims (1)

    【特許請求の範囲】
  1.  シリコン基板を弗酸、硝酸系のエッチング液を用いて
    エッチングする際、そのエッチング終点近傍で紫外線を
    含む光を照射することを特徴とする半導体装置の製造方
    法。
JP62267292A 1987-10-21 1987-10-21 半導体装置の製造方法 Pending JPH01108726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62267292A JPH01108726A (ja) 1987-10-21 1987-10-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62267292A JPH01108726A (ja) 1987-10-21 1987-10-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01108726A true JPH01108726A (ja) 1989-04-26

Family

ID=17442801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62267292A Pending JPH01108726A (ja) 1987-10-21 1987-10-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01108726A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5702578A (en) * 1992-07-06 1997-12-30 Mazda Motor Corporation Method of applying a surface coating
US5976677A (en) * 1992-04-06 1999-11-02 Mazda Motor Corporation Surface coating and method of applying the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976677A (en) * 1992-04-06 1999-11-02 Mazda Motor Corporation Surface coating and method of applying the same
US5702578A (en) * 1992-07-06 1997-12-30 Mazda Motor Corporation Method of applying a surface coating

Similar Documents

Publication Publication Date Title
JPS61226929A (ja) 半導体デバイスの形成方法
KR0174538B1 (ko) 헤테로 접합 바이폴라 트랜지스터 제조 방법
JPH01108726A (ja) 半導体装置の製造方法
JPS5912021B2 (ja) 半導体装置の製造方法
KR900008408B1 (ko) Iii-v족 화합물 반도체소자의 전극 형성방법
JPS6387741A (ja) 半導体装置の製造方法
JPH0130295B2 (ja)
JP2006041263A (ja) 光電変換素子の製造方法及び光電変換素子
JPH04278543A (ja) 半導体装置及びその製造方法
JPS60101946A (ja) 半導体装置の製造方法
JPS6142144A (ja) 半導体装置の製造方法
JPS6341228B2 (ja)
JPS6159747A (ja) 半導体装置の製造方法
JPS58192338A (ja) 半導体装置及びその製造方法
JPS6367736A (ja) 半導体基板の製造方法
JPS59100563A (ja) メサ型半導体装置の製造方法
JPS63312645A (ja) 半導体装置の製造方法
JPH0340469A (ja) メサ型半導体装置の製造方法
JPS595631A (ja) メサ型半導体装置及びその製造方法
JPS63284861A (ja) 半導体装置の製造方法
JPS6086825A (ja) 半導体装置の製造方法
JPS58157129A (ja) 半導体装置の製造方法
JPS6020904B2 (ja) 半導体装置の製造方法
JPS59119745A (ja) 半導体装置およびその製造方法
JPH04106927A (ja) 半導体装置の製造方法