JPS63310246A

JPS63310246A - エラ−挿入回路

Info

Publication number: JPS63310246A
Application number: JP62147286A
Authority: JP
Inventors: Takeshi Kumasaka; 熊坂　武志; Kazuo Yano; 一雄矢野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-06-12
Filing date: 1987-06-12
Publication date: 1988-12-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要］任意のエラーレートのエラーデータを伝送データ中に挿
入するエラー挿入回路であって、エラーレートを任意に
設定し、しかも伝送されるデータと同一速度でエラーデ
ータを挿入するエラーデータ挿入回路を、伝送データの
送信部及び受信部間を接続している伝送回線上の所定位
置に挿入し、受信部に対して任意のエラーレートのエラ
ーデータを挿入し、フィールド等においても簡易にエラ
ー検出機能のチェックが行えるように構成することによ
り、容易にしかも短時間にエラー検出機能のチェックを
行うことが可能となる。

〔産業上の利用分野〕

本発明は、ディジタルデータ回線を介して伝送されるデ
ータのエラー検出機能のチェック用工ラーデータを挿入
する回路に関する。

例えば、ディジタル無線装置等の受信回路には、受信デ
ータのパリティチェックを行う機能が設けられている。

そして、このパリティチェックの結果、エラーレートが
所定値まで劣化した場合はそれを検出して、例えばアラ
ーム表示を行っている。

従って、エラー検出機能はその機能が十分に機能を果た
しているか否かをチェックする必要があり、かかるチェ
ックを任意の時点で任意の箇所で行うためには、簡易で
筒便なエラーデータ挿入回路が必要となる。

〔従来の技術〕

第４図は従来例を説明するブロック図を示す。

第４図に示す例は、加入者線（ａ）を介在してディジタ
ル伝送路でデータを伝送する装置を示し、ディジタルデ
ータ送信部ｌとして、多重化装置。

クロック発生装置及び局内終端装置等からなる局内側の
局内終端装置に相当するものとする。

又、ディジタルデータ受信部２として、局内終端装置に
相当するディジタルデータ送信部１に対応して設置され
ている加入者線終端装置に相当するものとする。

ディジタルデータ受信部２は、図示してない端末と加入
者線（ａ）とのインタフェースを取り、ディジタルデー
タ受信部２は加入者線（ａ）と図示してない多重化装置
とのインタフェースを取り、データ信号のレベル変換、
加入者線信号を局内クロックに同期化する等の機能を持
つ加入者線系伝送装置をなしている。

又、ディジタルデータ受信部２にはディジタルデータ送
信部１から伝送して来るデータの受信処理をして図示し
てない端末へ転送する機能を有し、この受信処理機能の
中には伝送して来るデータのパリティチェックを行う機
能、即ちエラーチェック回路２１を有する。

このエラーチェック回路２１は、伝送して来るデータの
パリティチェックを行い、そのチェック結果が例えばエ
ラーレー）１０”まで劣化したら、例えばＬＥＤ等から
なるエラー表示回路２２に通知してエラー表示を行って
いる。

上述のエラーチェック回路２１のエラー検出機能のチェ
ックは、従来特定のチェンク器具はな（、例えばディジ
タルデータ受信部２である加入者線終端装置のデータ受
信処理機能、インクフェース機能等の測定を行う加入者
線終端装置テスタ（第４図に示す計測器３に相当する）
を介して、外部よりノイズパルスを挿入して行っていた
。

即ち、ディジタルデータ送信部１とディジタルデータ受
信部２との間の加入者線路（ａ）に加入者線終端装置テ
スタ等からなる計測器３を挿入し、その計測器３からエ
ラーチェックの臨界点に相当するエラーレー）　１０”
まで徐々に可変したノイズパルスを挿入する。

これにより、ディジタルデータ受信部２の機能チェック
を含めたエラーチェック回路２１の機能チェックを行っ
ていた。

［発明が解決しようとする問題点〕しかし、このような計測器３は上述のような加入者線終
端装置全体の機能をチェックするテスタであるため各種
機能が組込まれており、その構成も持ち運びには不便で
ありしかも高価である。

一方、エラーチェック機能は高信頼度なデータを確保す
るためには重要な機能であり、エラーチェック機能上に
問題点が発生した場合は、装置運用中であってもその機
能をチェックする必要がある。

従って、かかる持ち運びが不便でしかも高価な計測器３
であっては、ディジタルデータ受信部２等を設置してい
るフィールドで簡易にしかも短時間に使用することが困
難である。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図は、データの受信
部２０と、受信部２０に対してデータを送出する送信部
１０との間に設け、所定エラーレートのエラーパルス■
を伝送口、線上を伝送されるデータに挿入するエラー挿
入回路３０の機能ブロックを示し、その構成は、データ伝送回線（ａ）、　（ａ）’上へ挿入するエラー
パルスのエラーレートを決めてデータ伝送回線（ａ）。

成するエラーデータ生成手段３２と、エラー挿入手段３１にてエラーデータ■を挿入する時の
同期用クロックＣＬＫを送信部１０から引き込み、エラ
ーデータ挿入手段３１からエラーパルス■を挿入時の同
期クロックＣＬＫＩとして生成するクロック生成手段３
３とを具備し、これらを集積回路で構成される論理回路
で構成することにより、問題点を解決するための手段と
する。

〔作用〕

エラーデータ生成手段３２へ外部から所定周波数のパル
ス■を入力することにより任意の周期に設定されるパル
ス■を生成し、このパルス■を送信部１０からのクロッ
クＣＬＫに同期させてデータにエラーパルスとしてエラ
ーデータ挿入手段３１を介して挿入する。

この時のパルス■の周波数を可変することにより、エラ
ーデータ挿入手段３１を介して挿入するエラーパルスの
レートが可変出来、しかも受信部２０内パリテイ工ラー
チエツク機能の動作チェ、りを行う専用のエラーデータ
挿入手段３１を集積回路で構成することにより、フィー
ルド等においても容易にエラー検出機能のチェックを行
うことが可能となる。

〔実施例〕

以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明するブロンク図、第３図は
本発明の実施例におけるタイムチャートを説明する図を
それぞれ示す。尚、仝図を通して同一符号は同一対象物
を示す。

第２図はエラー挿入回路３０の実施例を示し、複数の論
理集積回路にて下記に説明するように構成されている。

即ち、第１図に示すエラーデータ挿入手段３１として、４つの
インバータ３１１〜３１４．２つの排他的論理和回路（
以下ＥＸ−ＯＲ回路と称する）３１５．３１６．４つの
フリップフロップ（以下Ｆ、Ｆと称する）からなるＦ、
Ｆ回路３１７とから構成させ、エラーデータ生成手段３
２として、１つのインバータ３２１．４段のシフトレジ
スタ回路３２２．２つの否定論理積回路（以下ＮＡＮＤ
回路と称する）３２３゜３２４とから構成させ、クロック生成手段３３として３つのインバータ３３１〜
３３３とから構成させた例である。

又、爪１図で説明した送信部１０としてディジタルデー
タ送信部１、受信部２０としてディジタルデータ受信部
２として構成している。

例えば、第１０で示すようにディジタルデータ送信部１
からエラーを含まないデータ■をエラーデータ挿入手段
３１内インバータ３１１．３１２及び３１３゜３１４を
介しテＥＸ−ＯＲ回路３１５．３１６（７）入力端子（
１）及び（４）に送出する。

尚、この時のデータ波形は第３図に示す通りである。又
、エラーを含まないデータ■としては例えば、第１図に
示すようなデータ伝送系のデータ伝送をテストするため
に作成したテストプログラム等により発生するものとす
る。

一方、図示してない例えばパルスジェ不レーク等で所定
周波数のパルス■をエラーデータ生成手段３２内インバ
ータ３２１を介して４段のシフトレジスタ回路３２２の
入力端子（４）に入力させる。

このパルス■は、ディジタルデータ送信部１からデータ
■を伝送する時にその伝送速度を有して送られるクロッ
クＣＬＫをクロック生成手段３３内インバータ３３２を
介して引き込んだクロ、りＣＬＫ　ｌのタイミングでシ
フトレジスタ回路３２２のシフト処理をする。

次に、シフトレジスタ回路３２２の３段目とｔ１段目の
出力、即ち出力端子（１０）及び（１３）と出力端子θ
１ｉ）（但し、出力端子ｑつのイバート端子）、出力端
子（ＩＩ）　（但し、出力端子００）のイバート端子）
と出力端子０５）とをそれぞれＮＡＮＤ回路３２３．３
２４にて否定論理積条件を取り第３図に示すパルス■と
してＦ、Ｆ回路３１７のデータ端子０２）、　Ｑ３）に
送出する。

尚、このＦ、Ｆ回路３１７のクロック端子（９）に入力
するクロックは、シフトレジスタ回路３２２のシフトタ
イミングを取るクロックＣＬＫＩと同じものとなる。

このパルス■がデータ端子０２）、　（１３）に入力し
た時の出力端子（ＩＩＬ　（１４）　（いずれもインバ
ート端子）に出力される出力信号をＥＸ−ＯＲ回路３１
５．３１６の入力端子（２）及び（５）に送出し、デー
タ■との排他的論理和条件を取り、その出力をＦ、Ｆ回
路３１７のデータ端子（４）、　（５）に送り込む。

尚、ＥＸ−ＯＲ回路３１５．３１６にてデータ■との排
他的論理和条件を取った出力としては第３図に示すよう
になる。

４即ち、ＥＸ−ＯＲ回路３１５では出力信号とデータ■
の排他的論理和により、データ■が“ハイ”の期間中に
出力信号が“ハイ”の時が重なる時点が発生し、この時
のデータ■は出力信号が“ハイ“の期間°“ロウ”とな
る。

即ち、データ■が２つの周期に分割され、これによりエ
ラー成分を含むデータ■となり、Ｆ、Ｆ回路３１７を介
して第１図に示すディジタルデータ受信部２に送込まれ
ることになる。

一方、ＥＸ−ＯＲ回路３１６はＥＸ−ＯＲ回路３１５の
条件が、第３図に示す範囲では発生しないのでエラー成
分がないデータ■がクロックＣＬＫＩで同期したデータ
■′としてＦ、Ｆ回路３１７を介して第１図に示すディ
ジタルデータ受信部２に送込まれることになる。

このデータ■に含まれるエラー成分の出現頻度は、シフ
トレジスタ回路３２２に入力するパルス■の周波数によ
り可変され、データ■中のエラーレートが変わることに
なる。

以上のように、エラーレートを任意に可変してデータ■
中に挿入することが出来るエラー挿入回路３０、ＥＸ−
ＯＲ回路３１６や４段のシフトレジスタ回路３２２等が
大規模集積論理回路で小型化して構成されるため、その
持ち運びが容易となる。

しかも、エラーレートを任意に可変して挿入したデータ
■をディジタルデータ受信部２が受信することにより、
そのエラーチェック回路２１　（第４図に示す）のエラ
ー検出機能のチェックが容易にしかも短時間に可能とな
る。

〔発明の効果〕

以上のような本発明によれば、フィールド等においても
容易にしかも短時間にエラー検出機能のチェックが出来
る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は本発明の
実施例におけるタイムチャートを説明する図、第４図は従来例を説明するブロック図、をそれぞれ示す
。図において、１はディジタルデータ送信部、２はディジタルデータ受信部、３は計測器、　　　　　１０は送信部、２０は受信部、
　　　　　２１はエラーチェック回路、２２はエラー表
示回路、３１はエラーデータ挿入手段、３２はエラーデータ生成手段、３３はクロック生成手段、３１１〜３１４，３２１．３３１〜３３３はインバータ
、３１５、３１６はＥＸ−ＯＲ回路、３１７はＦ、Ｆ回
路、３２２はシフトレジスタ回路、３２３．３２４はＮＡＮＤ回路、をそれぞれ示す。本発明の詳細な説明するブロック図従」何列を説明するブロック図第４図

Claims

【特許請求の範囲】

伝送データを受信処理する受信部（２０）におけるエラ
ー検出機能をチェックする回路であって、該伝送データ
に所定エラーレートを有するエラーデータを挿入するエ
ラー挿入回路（３０）を前記受信部（２０）と、前記受
信部（２０）に対してデータを送出する送信部（１０）
との間の伝送回線中に挿入し、前記エラー挿入回路（３
０）中に、前記エラー挿入回路（３０）を挿入している
該伝送回線上へ伝送するデータに対して任意のエラーレ
ートで該エラーデータを挿入するエラーデータ挿入手段
（３１）と、外部からのパルス（［３］）をエラーパル
ス（［４］）として生成するエラーデータ生成手段（３
２）と、前記エラーデータ挿入手段（３１）にて該エラ
ーデータを挿入する時のタイミングを取る同期クロック
を、前記送信部（１０）から送出される所定周期のクロ
ックから生成するクロック生成手段（３３）とを設けた
ことを特徴とするエラー挿入回路。