JPS63309007A - ミクサ回路 - Google Patents

ミクサ回路

Info

Publication number
JPS63309007A
JPS63309007A JP62144097A JP14409787A JPS63309007A JP S63309007 A JPS63309007 A JP S63309007A JP 62144097 A JP62144097 A JP 62144097A JP 14409787 A JP14409787 A JP 14409787A JP S63309007 A JPS63309007 A JP S63309007A
Authority
JP
Japan
Prior art keywords
terminal
fet
circuit
signal
mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62144097A
Other languages
English (en)
Other versions
JPH0642614B2 (ja
Inventor
Akio Yamamoto
昭夫 山本
Toshio Nagashima
敏夫 長嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62144097A priority Critical patent/JPH0642614B2/ja
Priority to US07/203,418 priority patent/US4912520A/en
Publication of JPS63309007A publication Critical patent/JPS63309007A/ja
Publication of JPH0642614B2 publication Critical patent/JPH0642614B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/24—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
    • H03J5/242—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection
    • H03J5/244—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、衛星放送受信機や、テレビチューナ等に用い
られる信号周波数変換のためのミクサ回路に係り、特に
ＩＣ化に好適ながかるミクサ回路に関する。
〔従来の技術〕
従来のＩＣ化テレビチューナにおけるミクサ回路は、ア
イ、イー、イー、イー、トランザクション　オン　コン
シューマ−エレクトロニクス。
（１９８６）ｐｐ７２３　７３２　　（ＩＥＥＥ　　Ｔ
ｒａｎｓａｃｔｉｏｎｓ　　ｏｎ　　Ｃｏｎｓｕｍｅｒ
　　Ｅｌｅｃｔｒｏｎｉｃｓ、　　Ｖｏｌ。
ＣＥ　−３２ｍ４．　　Ｎｏｖｅｍｂｅｒ　　１９８６
．　ｐｐ７２３−７３２）において記述されているよう
に、ＵＨＦミクサ回路、ＶＨＦミクサ回路、　　Ｈｙｐ
ｅｒｂａｎｄミクサ回路を別々に構成していた。
第２２図は上記文献において述べられているミクサ回路
を示す回路図である。破線で囲んだブロック（イ）がＨ
ｙｐｅｒｂａｎｄ　　用のダブルバランスミクサ回路で
あり、破線で囲んだブロック（ハ）が同じ＜　Ｈｙｐｅ
ｒｂａｎｄ　　用のバッファ増幅回路である。
また破線で囲んだブロック（ロ）がＶＨＦ用のダブルバ
ランスミクサ回路であり、破線で囲んだブロック（ニ）
が同じ＜　Ｖ　ＨＦ用のバッファ増幅回路である。
〔発明が解決しようとする問題点〕
上記従来技術は、受信する信号帯域によってミクサ回路
を別個に分離した構成としており、回路規模が大形化す
るとともに、消費電力が大きい、スイッチング回路が複
雑になる等の問題があった。
また、ＩＣ化した際発熱が大きくチップの温度上昇によ
り特性が不安定になるという問題もあった。
本発明の目的は、ＵＨＦミクサとＶＨＦミクサを一体化
し、小形であると共に、ＵＨＦ回路とＶＨＦ回路間の結
合が小さく、スイッチング回路を簡略化でき、従ってＩ
Ｃ化にも好適であるようなバランス形のミクサ回路を提
供することにある。
〔問題点を解決するための手段〕
上記目的達成のため、第１の発明では、第１乃至第４の
ＦＥＴと、第１のＦＥＴのソースと第２のＦＥＴのソー
スとを接続することにより構成した第１の端子と、第３
のＦＥＴのソースと第４のＦＥＴのソースとを接続する
ことにより構成した第２の端子と、前記第１の端子とア
ース電位との間をつなぐ第１のインピーダンス回路と、
前記第２の端子とアース電位との間をつなぐ第２のイン
ピーダンス回路と、前記第１のインピーダンス回路と前
記第１の端子との接続点に第１のスイッチング回路を介
して接続された第１の高周波入力端子と、前記第２のイ
ンピーダンス回路と前記第２の端子との接続点に第２の
スイッチング回路を介して接続された第２の高周波入力
端子と、前記第１のＦＥＴのゲートと前記第４のＦＥＴ
のゲートとを接続することにより構成した第３の端子と
、前記第２のＦＥＴのゲートと前記第３のＦＥＴのゲー
トとを接続することにより構成した第４の端子と、前記
第１のＦＥＴのドレインと前記第３のＦＥＴのドレイン
とを接続することにより構成した第５の端子と、前記第
２のＦＥＴのドレインと前記第４のＦＥＴのドレインと
を接続することにより構成した第６の端子と、前記第５
および第６の端子に共通に接続された電源供給回路と、
によリミクサ回路を構成した。
また第２の発明では、上記第１の発明において、前記第
５および第６の端子に共通に接続される電源供給回路と
して、定電流源回路を用いた。
〔作用〕
前記第１の発明では、前記第３の端子と第４の端子から
互いに逆相の局部発振信号を入力しておき、前記第１の
スイッチング回路をオンにして第１の高周波入力端子か
ら第１の周波数帯域（第１のバンド）信号を入力すると
きは、前記第１のＦＥＴと第２のＦＥＴとをシングルバ
ランスミクサとして動作させて前記第５の端子と第６の
端子から、前記第１のバンドの信号と局部発振信号との
差或いは和の周波数をもつ中間周波信号を取り出し、前
記第２のスイッチング回路をオンにして第２の高周波入
力端子から第２の周波数帯域（第２のバンド）信号を入
力するときは、前記第３０ＦＥＴと第４のＦＥＴとをシ
ングルバランスミクサとして動作させて第５の端子と第
６の端子から、前記第２のバンドの信号と局部発振信号
との差或いは和の周波数をもつ中間周波信号を取り出す
。
また第２の発明では、前記第３の端子と第４の端子から
互いに逆相の局部発振信号を入力しておき、前記第１の
スイッチング回路をオンにして第１の高周波入力端子か
ら第１の周波数帯域（第１のバンド）信号を入力すると
きは、前記第１乃至第４のＦＥＴをダブルバランスミク
サとして動作させて第５の端子と第６の端子から、前記
第１のバンドの信号と局部発振信号との差或いは和の周
波数をもつ中間周波信号を取り出し、第２のスイッチン
グ回路をオンにして第２の高周波入力端子から第２の周
波数帯域（第２のバンド）信号を入力するときも、前記
第１乃至第４のＦＥＴをダブルバランスミクサとして動
作させて第５の端子と第６の端子から、前記第２のバン
ドの信号と局部発振信号との差或いは和の周波数をもつ
中間周波信号を取り出す。
〔実施例〕
以下、図を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示す回路図である。
同図において、１５乃至１８はそれぞれＦＥＴ（電界効
果形トランジスタ）、１９乃至２２はそれぞれ抵抗、２
３．２４は局部発振信号の入力端子、２５．２６はそれ
ぞれ各周波数バンドの信号の入力端子、２７は電源端子
、３１．３２は中間周波信号の出力端子、４７．４８は
それぞれスイッチング回路、６０．６１はそれぞれイン
ピーダンス回路、Ｔ１はＦＥＴ１５のソースとＦＥＴ１
６のソースとを接続することにより構成した端子、Ｔ２
はＦＥＴ１７のソースとＦＥＴ１８のソースとを接続す
ることにより構成した端子、である。
なお各ＦＥＴの電極は、第１Ａ図に示す如（、Ｇがゲー
ト電橋、Ｄがドレイン電橋、Ｓがソース電橋である。
さて第１図において、ＦＥＴ１５乃至１８は見掛は上、
ダブルバランスミクサを構成しているが、実際は、電源
端子２７から供給される電源が、定電流電源ではないこ
とから、この場合、ＦＥＴｌ５．１６によるシングルバ
ランスミクサ、ＦＥＴ１７．１８によるシングルバラン
スミクサ、として、つまり２個のシングルバランスミク
サとして機能するものである。以下、具体的に説明する
。
スイッチング回路４７がオンのときくこのときスイッチ
ング回路４８は勿論オフ）、端子２５からバンドＩ　　
（ＶＨＦ、ＭＩＤ、５ＵＰＥＲ，ＨＹＰＥＲバンド）の
信号が入力され、またスイ・ノチング回路４８がオンの
とき（このときスイ・ノチング回路４７は勿論オフ）、
端子２６からバンド■（ＵＨＦバンド）の信号が入力さ
れる。端子２３゜２４よりは常に局部発振信号が入力さ
れる。スイッチング回路４７がオンで端子２５から入力
されたバンドＩの信号は、ＦＥＴ１５．１６で局部発振
信号と混合され、端子３１．３２から互いに逆相の中間
周波信号として出力する。すなわち、この場合、ＦＥＴ
１５．１６はシングルバランスミクサとして機能してい
る。
同様に、スイッチング回路４８がオンで端子２６よりバ
ンド■の信号が入力される場合には、この信号はＦＥＴ
１７，１８で局部発振信号と混合され、端子３１．３２
から互いに逆相の中間周波信号として出力する。この場
合は、ＦＥＴ１７゜１８がシングルバランスミクサとし
て機能するわけである。
第１図に示す回路の特徴は、見掛上ダブルバランス形ミ
クサの２つのソース入力端子よりそれぞれ異なった帯域
の信号を入力し、その都度シングルバランス形ミクサと
して動作させることにより、バンドｌとバンド５間のア
イソレーションの良好な小形で低消費電力のミクサが得
られることである。またバンド■とバント■の入力端子
が異なっているため、スイッチング回路の簡略化がはか
れる。さらに、本回路をＩＣ化した際、小形低消費電力
の点から発熱が小さく、回路の安定動作に効果がある。
第２図は、本発明の第２の実施例を示す回路図であり、
第１図におけるスイッチング回路４７゜４８の具体回路
を新たに示した回路図である。
すなわち、スイッチング回路としてＦＥＴ４９゜５０を
使用し、ＦＥＴ４９．５０の各ソースに抵抗を介して端
子５１．５２よりスイッチング電圧を印加する。例えば
端子５１のスイッチング電圧をハイ　（Ｈｉｇｈ）、　
　５２をオープン（Ｏｐｅｎ）にすると、ＦＥＴ４９は
ＯＦＦ、ＦＥＴ５０はＯＮＬ、端子２６よりのバンド■
の信号を受信する。また、端子５２のスイッチング電圧
をＯｐｅｎにして５２をＨｉｇｈにすると、ＦＥＴ５０
はＯＮ、４９は０ＦＦＬ、端子２５よりバンドＩの信号
を受信する。
第３図は本発明の第３の実施例を示す回路図であり、第
１図に示したのと同様の入力構成を持ち、中間周波出力
は、ミクサ回路のドレインに接続したインダクタ２９と
３０との誘導結合により取り出す。インダクタ３０と容
量３１は中間周波フィルタを構成しており、端子２８よ
り中間周波信号が出力される。特徴は第１図の回路のそ
れと同様である。
第４図乃至第６図はそれぞれ本発明の他の実施例を示す
回路図である。
第４図に示した実施例は、抵抗２１と２２の接続点Ｔ３
と電源端子２７との間に、ＰチャネルＦＥＴ３３と抵抗
３４から成る高インピーダンス回路を図示の如く接続す
ることにより、電源を定電流源とした実施例である。
第５図に示した実施例は、抵抗２１と２２の接続点Ｔ３
と電源端子２７との間に、ＰＮＰ　ｌ−ランジスタ３５
と抵抗３４から成る高インピーダンス回路を図示の如く
接続することにより、電源を定電流源とした実施例であ
る。
また第６図に示した実施例は、抵抗２１と２２の接続点
Ｔ３と電源端子２７との間に、５０〜１００μＨ程度の
高インピーダンスのチョークコイル１３６と容量３７か
ら成る高インピーダンス回路を図示の如（接続すること
により、電源を定電流源とした実施例である。
つまり第４図乃至第６図に示した各実施例は、何れも、
電源を定電流源の電源にしたという点でこれまでの実施
例とは相違している。そしてそのことの故に、ミクサ回
路としての動作原理もこれまでの実施例とは相違する。
即ち電源を定電流源としたことにより、今度はＦＥＴ１
５乃至１８が常にダブルバランスミクサとして動作し、
ミクサのソース側端子２５或いは２６より不平衡で入力
した信号を平衡信号に変換することができる。
具体的に第４図なら第４図に即し、端子２５より入力し
た信号で考えてみると、この信号はＦＥＴ１５，１６の
ソース電圧を振幅し、ＦＥＴ１５゜１６のドレイン電流
を変化させる。例えば端子２５の入力電圧が上昇した時
、ＦＥＴ１５，１６のドレイン電流は減少する。ところ
がＦＥＴ１５゜１６．１７．１８のドレインには高入力
インピーダンスの定電流源が接続されているため、ＦＥ
Ｔ１５．１６のドレイン電流の減少分はＦＥＴ１７゜１
８を流れるドレイン電流の増加分となって現れてくる。
すなわち、ＦＥＴ１５，１６を流れる高周波電流の逆相
成分がＦＥＴ１７．１Ｂに誘起されたことになり、入力
高周波信号の不平衡−平衡変換が達成される。
これは、端子２６から入力されるバンド■についても同
様であり、このミクサ回路により、ソース入力の不平衡
信号を平衡信号に変換し、ダブルバランスミクサ動作さ
せることにより、歪特性にすぐれた安定な中間周波信号
を得ることができる。
第７図乃至第９図はそれぞれ本発明の別の実施例を示す
回路図である。
即ち第７図乃至第９図に示した各実施例は、先に説明し
た誘導結合によりＩＦ倍信号取り出す第３図の実施例に
おいて、ミクサのドレイン側に高インピーダンス回路を
接続することにより電源を定電流源の電源とした実施例
であることは、第３図と第４図乃至第６図を併せ参照す
ることにより容易に理解されるであろう。
即ち第７図乃至第９図に示した各実施例は、第３図に示
した実施例のもつ効果と第４図乃至第６図に示した各実
施例のもつ効果とを併せ奏するものということが出来る
。
第１０図は本発明の更に別の実施例を示す回路図である
。同実施例は、先に説明した第１図の実施例において、
バッファ増幅用のＦＥＴ４０．４１を各バンドの信号入
力側とミクサ回路のソース側との間に挿入接続した実施
例である。
本実施例は、入力インピーダンスの安定化、変換利得の
向上、局部発振信号の洩れの抑圧等を狙いとした実施例
であり、その基本的な動作原理、効果については第１図
の実施例と変わるところがない。
第１１図に示した実施例は、先に説明した第３図の実施
例において、バッファ増幅用のＦＥＴ４０．４１を各バ
ンドの信号入力側とミクサ回路のソース側との間に挿入
接続した実施例である。基本的な動作原理、効果につい
ては第３図の実施例と変わるところがない、つまりイン
ダクタ２９゜３０による誘導結合で出力を取り出し、イ
ンダクタ３０と容量３１で中間周波フィルタを構成して
いる。
第１２図乃至第１７図に示した各実施例は、先に説明し
た第４図乃至第９図の各実施例において、バッファ増幅
用のＦＥＴ４０，４１を各バンドの信号入力側とミクサ
回路のソース側との間に挿入接続した実施例である。基
本的な動作原理、効果については第４図乃至第９図の各
実施例のそれと変わるところがない。
以上、説明した各実施例は、ソース高周波信号入力のミ
クサ回路の実施例であったが、以下にゲート入力の実施
例について説明する。
第１８図はかかるゲート入力の実施例を示す回路図であ
る。同実施例は、バ・ノファ増幅用のＦＥＴ４０．４１
の各ゲート側よりスイッチング回路４７．４８を介して
バンドＩ、バンド■の信号を入力するバランス形ミクサ
回路を構成している。
そしてバッファ増幅用のＦＥＴ４０．４１のソースに定
電流源を構成するためのＦＥＴ”４５と抵抗４４を接続
しており、信号入力端子３８．３９から入力される不平
衡信号を平衡信号に変換することを可能にしている。
いま端子３ＢからバンドＩの信号が入力されると、端子
３９は、スイッチング回路４８により高周波的に短絡さ
れ、逆に端子３９からバンド■の信号が入力されると、
スイッチング回路４７により端子３８は高周波的に接地
される。本構成により、スイッチング回路の簡略化、入
力信号の不平衡−平衡変換、が達成され、歪特性にすぐ
れた安定な中間周波信号が得られる。
第２０図に示す実施例は、バッファ増幅用ＦＥ７４０．
４１のゲート側に、スイッチングトランジスタ４９．５
０を接続した実施例である。すなわち、端子３８よりバ
ンドＩを受信するときは、端子５２に高い電圧を印加し
てＦＥＴ５０をＯＦＦし、逆に端子３９よりバンド■の
信号を受信するときは、端子５１に高い電圧を印加して
ＦＥＴ４９をＯＦＦする構成をとっている。本構成によ
り、スイッチング回路の簡略化、入力インピーダンスの
安定化等がはかれ、歪特性にすぐれた安定な中間周波信
号が得られる。
第２１図に示す実施例は、バッファ増幅用ＦＥＴ４０の
ゲート側にスイッチングトランジスタ４９．５３を接続
した実施例で、バッファ増幅用ＦＥＴ４１のゲートは接
地コンデンサ５４で接地されている０回路の動作原理は
第２０図のそれと同様であり、端子３８．３９より入力
される信号を切り換えるミクサ回路である。本回路によ
れば、スイッチング回路の簡略化、入力信号の不平衡−
平衡変換が達成され、歪特性にすぐれた安定な中間周波
信号が得られる。またＦＥＴ４１のゲートは常に高周波
的に接地されているため、変換利得の向上、入力インピ
ーダンスの安定化がはかれる。
〔発明の効果〕 本発明によれば、チューナのミクサ回路に、ダブルバラ
ンス形ミクサを用い、ＵＨＦ帯受信ミクサとＶ　ＨＦ帯
受信ミクサを一体化し、それぞれ入力端子を別にするこ
とにより、小形でＵＨＦ回路とＶＨＦ回路間の結合が小
さく、しかもＩＣ化に好適なバランス形ミクサが得られ
る。また、本構成によれば、ＵＨＦ帯域とＶＨＦ帯域の
入力端子が異なっているため、スイッチング回路の簡略
化がはかれる。さらに、本回路をＩＣ化した際、小形、
低消費電力の点から、発熱が小さく、回路の安定動作に
効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路図、第１Ａ図はＦ
ＥＴの電極の名称を示す説明図、第２図乃至第２１図は
それぞれ本発明の一実施例を示す回路図、第２２図はミ
クサ回路の従来例を示す回路図、である。 符号の説明 １５〜１８・・・ＦＥＴ、３３・・・ＰチャネルＦＥＴ
。 ３５・・・ＰＮＰ　ｌ−ランジスタ、２９，３０．３６
・・・インダクタ、４９，５０．５３・・・ＦＥＴ、４
７゜４８・・・スイッチング回路 代理人　弁理士　並　木　昭　夫 第１図 第１Ａ図 第２図 第３図 第４　図 第５図 第６図 第７図 第８図 第９図 第１０図 第１１図 第１２図 第１３図 第１４図 第１５図 第１６図 ＜３０ 第１７図 第１８図 第１９図

Claims (1)

  1. 【特許請求の範囲】 １、第１乃至第４のＦＥＴ（１５、１６、１７、１８）
    と、第１のＦＥＴ（１５）のソースと第２のＦＥＴ（１
    ６）のソースとを接続することにより構成した第１の端
    子（Ｔ１）と、第３のＦＥＴ（１７）のソースと第４の
    ＦＥＴ（１８）のソースとを接続することにより構成し
    た第２の端子（Ｔ２）と、前記第１の端子（Ｔ１）とア
    ース電位との間をつなぐ第１のインピーダンス回路（６
    ０）と、前記第２の端子（Ｔ２）とアース電位との間を
    つなぐ第２のインピーダンス回路（６１）と、前記第１
    のインピーダンス回路（６０）と第１の端子（Ｔ１）と
    の接続点に第１のスイッチング回路（４７）を介して接
    続された第１の高周波入力端子（２５）と、前記第２の
    インピーダンス回路（６１）と第２の端子（Ｔ２）との
    接続点に第２のスイッチング回路（４８）を介して接続
    された第２の高周波入力端子（２６）と、前記第１のＦ
    ＥＴ（１５）のゲートと前記第４のＦＥＴ（１８）のゲ
    ートとを接続することにより構成した第３の端子（２３
    ）と、前記第２のＦＥＴ（１６）のゲートと前記第３の
    ＦＥＴ（１７）のゲートとを接続することにより構成し
    た第４の端子（２４）と、前記第１のＦＥＴ（１５）の
    ドレインと前記第３のＦＥＴ（１７）のドレインとを接
    続することにより構成した第５の端子（３１）と、前記
    第２のＦＥＴ（１６）のドレインと前記第４のＦＥＴ（
    １８）のドレインとを接続することにより構成した第６
    の端子（３２）と、前記第５および第６の端子（３１、
    ３２）に共通に接続された電源供給回路と、から成り、
    前記第３の端子（２３）と前記第４の端子（２４）から
    互いに逆相の局部発振信号を入力しておき、 前記第１のスイッチング回路（４７）をオンにして第１
    の高周波入力端子（２５）から第１の周波数帯域（第１
    のバンド）信号を入力するときは、前記第１のＦＥＴ（
    １５）と第２のＦＥＴ（１６）とをシングルバランスミ
    クサとして動作させて前記第５の端子（３１）と第６の
    端子（３２）から、前記第１のバンドの信号と局部発振
    信号との差或いは和の周波数をもつ中間周波信号を取り
    出し、 前記第２のスイッチング回路（４８）をオンにして第２
    の高周波入力端子（２６）から第２の周波数帯域（第２
    のバンド）信号を入力するときは、前記第３のＦＥＴ（
    １７）と第４のＦＥＴ（１８）とをシングルバランスミ
    クサとして動作させて前記第５の端子（３１）と第６の
    端子（３２）から、前記第２のバンドの信号と局部発振
    信号との差或いは和の周波数をもつ中間周波信号を取り
    出すようにしたことを特徴とするミクサ回路。 ２、特許請求の範囲第１項記載のミクサ回路において、
    前記第１および第２の各インピーダンス回路がそれぞれ
    抵抗回路（１９、２０）から成ることを特徴とするミク
    サ回路。 ３、特許請求の範囲第１項記載のミクサ回路において、
    前記第１のインピーダンス回路（６０）と前記第１の端
    子（Ｔ１）との間に、前記第１のスイッチ回路（４７）
    を介して第１の高周波入力端子（２５）から入力された
    信号を増幅するためのバッファとして第５のＦＥＴ（４
    ０）を接続し、前記第２のインピーダンス回路（６１）
    と前記第２の端子（Ｔ２）との間に、前記第２のスイッ
    チ回路（４８）を介して第２の高周波入力端子（２６）
    から入力された信号を増幅するためのバッファとして第
    ６のＦＥＴ（４１）を接続して成ることを特徴とするミ
    クサ回路。 ４、特許請求の範囲第１項記載のミクサ回路において、
    前記第５の端子（３１）と第６の端子（３２）との間に
    第１のインダクタ（２９）を接続し、前記中間周波信号
    は前記第１のインダクタ（２９）に誘導結合された第２
    のインダクタ（３０）から取り出すことを特徴とするミ
    クサ回路。 ５、特許請求の範囲第１項記載のミクサ回路において、
    前記第５の端子（３１）に接続された電源供給回路が抵
    抗（２１）から成り、前記第６の端子（３２）に接続さ
    れた電源供給回路が抵抗（２２）から成ることを特徴と
    するミクサ回路。 ６、第１乃至第４のＦＥＴ（１５、１６、１７、１８）
    と、第１のＦＥＴ（１５）のソースと第２のＦＥＴ（１
    ６）のソースとを接続することにより構成した第１の端
    子（Ｔ１）と、第３のＦＥＴ（１７）のソースと第４の
    ＦＥＴ（１８）のソースとを接続することにより構成し
    た第２の端子（Ｔ２）と、前記第１の端子（Ｔ１）とア
    ース電位との間をつなぐ第１のインピーダンス回路（６
    ０）と、前記第２の端子（Ｔ２）とアース電位との間を
    つなぐ第２のインピーダンス回路（６１）と、前記第１
    のインピーダンス回路（６０）と第１の端子（Ｔ１）と
    の接続点に第１のスイッチング回路（４７）を介して接
    続された第１の高周波入力端子（２５）と、前記第２の
    インピーダンス回路（６１）と第２の端子（Ｔ２）との
    接続点に第２のスイッチング回路（４８）を介して接続
    された第２の高周波入力端子（２６）と、前記第１のＦ
    ＥＴ（１５）のゲートと前記第４のＦＥＴ（１８）のゲ
    ートとを接続することにより構成した第３の端子（２３
    ）と、前記第２のＦＥＴ（１６）のゲートと前記第３の
    ＦＥＴ（１７）のゲートとを接続することにより構成し
    た第４の端子（２４）と、前記第１のＦＥＴ（１５）の
    ドレインと前記第３のＦＥＴ（１７）のドレインとを接
    続することにより構成した第５の端子（３１）と、前記
    第２のＦＥＴ（１６）のドレインと前記第４のＦＥＴ（
    １８）のドレインとを接続することにより構成した第６
    の端子（３２）と、前記第５および第６の端子（３１、
    ３２）に共通に接続された定電流源回路と、から成り、
    前記第３の端子（２３）と前記第４の端子（２４）から
    互いに逆相の局部発振信号を入力しておき、 前記第１のスイッチング回路（４７）をオンにして第１
    の高周波入力端子（２５）から第１の周波数帯域（第１
    のバンド）信号を入力するときは、前記第１乃至第４の
    ＦＥＴ（１５、１６、１７、１８）をダブルバランスミ
    クサとして動作させて前記第５の端子（３１）と第６の
    端子（３２）から、前記第１のバンドの信号と局部発振
    信号との差或いは和の周波数をもつ中間周波信号を取り
    出し、 前記第２のスイッチング回路（４８）をオンにして第２
    の高周波入力端子（２６）から第２の周波数帯域（第２
    のバンド）信号を入力するときも、前記第１乃至第４の
    ＦＥＴ（１５、１６、１７、１８）をダブルバランスミ
    クサとして動作させて前記第５の端子（３１）と第６の
    端子（３２）から、前記第２のバンドの信号と局部発振
    信号との差或いは和の周波数をもつ中間周波信号を取り
    出すようにしたことを特徴とするミクサ回路。 ７、特許請求の範囲第６項記載のミクサ回路において、
    前記定電流源回路がＰＮＰ形トランジスタ（３５）から
    成る定電流源回路であることを特徴とするミクサ回路。 ８、特許請求の範囲第６項記載のミクサ回路において、
    前記定電流源回路が高インピーダンスのチョークコイル
    （３６）から成る定電流源回路であることを特徴とする
    ミクサ回路。 ９、第１乃至第４のＦＥＴ（１５、１６、１７、１８）
    と、第１のＦＥＴ（１５）のソースと第２のＦＥＴ（１
    ６）のソースとを接続することにより構成した第１の端
    子（Ｔ１）と、第３のＦＥＴ（１７）のソースと第４の
    ＦＥＴ（１８）のソースとを接続することにより構成し
    た第２の端子（Ｔ２）と、前記第１の端子（Ｔ１）にそ
    のドレインを接続された第５のＦＥＴ（４０）と、前記
    第２の端子（Ｔ２）にそのドレインを接続された第６の
    ＦＥＴ（４１）と、前記第５および第６のＦＥＴ（４０
    、４１）の各ソースに共通に接続された定電流回路と、
    前記第５のＦＥＴ（４０）のゲートに第１のスイッチン
    グ回路（４７）を介して接続された第１の高周波入力端
    子（３８）と、前記第６のＦＥＴ（４１）のゲートにに
    第２のスイッチング回路（４８）を介して接続された第
    ２の高周波入力端子（３９）と、前記第１のＦＥＴ（１
    ５）のゲートと前記第４のＦＥＴ（１８）のゲートとを
    接続することにより構成した第３の端子（２３）と、前
    記第２のＦＥＴ（１６）のゲートと前記第３のＦＥＴ（
    １７）のゲートとを接続することにより構成した第４の
    端子（２４）と、前記第１のＦＥＴ（１５）のドレイン
    と前記第３のＦＥＴ（１７）のドレインとを接続するこ
    とにより構成した第５の端子（３１）と、前記第２のＦ
    ＥＴ（１６）のドレインと前記第４のＦＥＴ（１８）の
    ドレインとを接続することにより構成した第６の端子（
    ３２）と、前記第５および第６の端子（３１、３２）に
    共通に接続された電源回路と、から成り、 前記第３の端子（２３）と前記第４の端子（２４）から
    互いに逆相の局部発振信号を入力しておき、 前記第１のスイッチング回路（４７）をオンにして第１
    の高周波入力端子（３８）から第１の周波数帯域（第１
    のバンド）信号を入力するときは、前記第１乃至第４の
    ＦＥＴ（１５、１６、１７、１８）をダブルバランスミ
    クサとして動作させて前記第５の端子（３１）と第６の
    端子（３２）から、前記第１のバンドの信号と局部発振
    信号との差或いは和の周波数をもつ中間周波信号を取り
    出し、 前記第２のスイッチング回路（４８）をオンにして第２
    の高周波入力端子（３９）から第２の周波数帯域（第２
    のバンド）信号を入力するときも、前記第１乃至第４の
    ＦＥＴ（１５、１６、１７、１８）をダブルバランスミ
    クサとして動作させて前記第５の端子（３１）と第６の
    端子（３２）から、前記第２のバンドの信号と局部発振
    信号との差或いは和の周波数をもつ中間周波信号を取り
    出すようにしたことを特徴とするミクサ回路。 １０、特許請求の範囲第９項記載のミクサ回路において
    、前記定電流回路が、第７のＦＥＴ（４５）とその直列
    接続抵抗（４４）から成ることを特徴とするミクサ回路
    。
JP62144097A 1987-06-11 1987-06-11 ミクサ回路 Expired - Lifetime JPH0642614B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62144097A JPH0642614B2 (ja) 1987-06-11 1987-06-11 ミクサ回路
US07/203,418 US4912520A (en) 1987-06-11 1988-06-07 Mixer circuit for use in a tuner of a television set or the like

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62144097A JPH0642614B2 (ja) 1987-06-11 1987-06-11 ミクサ回路

Publications (2)

Publication Number Publication Date
JPS63309007A true JPS63309007A (ja) 1988-12-16
JPH0642614B2 JPH0642614B2 (ja) 1994-06-01

Family

ID=15354131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62144097A Expired - Lifetime JPH0642614B2 (ja) 1987-06-11 1987-06-11 ミクサ回路

Country Status (2)

Country Link
US (1) US4912520A (ja)
JP (1) JPH0642614B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507956A (ja) * 2008-10-30 2012-03-29 クゥアルコム・インコーポレイテッド ミキサ・アーキテクチャ
US8509716B2 (en) 2005-09-19 2013-08-13 Thomson Licensing Adaptive impedance for LNB power supply output in dependence on communication mode/protocol

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192876A (en) * 1987-12-18 1993-03-09 Hewlett-Packard Company Flat pulse generator
US5280648A (en) * 1988-12-06 1994-01-18 Zenith Electronics Corporation Double-balanced high level wide band RF mixer
US5151625A (en) * 1990-11-08 1992-09-29 The Ohio State University High frequency BiMOS linear V-I converter, voltage multiplier, mixer
JP2894004B2 (ja) * 1991-06-13 1999-05-24 松下電器産業株式会社 周波数変換回路
JP2841978B2 (ja) * 1991-10-30 1998-12-24 日本電気株式会社 周波数逓倍・ミキサ回路
US5525937A (en) * 1992-12-28 1996-06-11 Sony Corporation Frequency conversion circuit with UHF/VHF common PLL buffer
JP3189633B2 (ja) * 1995-07-25 2001-07-16 株式会社村田製作所 ミキサ
JPH09121124A (ja) * 1995-10-25 1997-05-06 Fujitsu Ltd ダブルバランス型ミキサ回路
US5805988A (en) * 1995-12-22 1998-09-08 Microtune, Inc. System and method for switching an RF signal between mixers
JP2001044858A (ja) * 1999-07-30 2001-02-16 Nec Corp 送信ミキサおよび２帯域出力切り替え高周波送信回路
GB2371697A (en) * 2001-01-24 2002-07-31 Mitel Semiconductor Ltd Scaled current sinks for a cross-coupled low-intermodulation RF amplifier
EP1265360B2 (en) * 2001-06-08 2012-08-15 Alps Electric Co., Ltd. Integrated television tuner with a band switching circuit
GB0122983D0 (en) * 2001-09-25 2001-11-14 Zarlink Semiconductor Ltd Rdio fequency tuner front end and tuner
JP2006060567A (ja) * 2004-08-20 2006-03-02 Alps Electric Co Ltd 受信バンド切替回路
JP4451827B2 (ja) * 2005-08-29 2010-04-14 アルプス電気株式会社 電子回路及びテレビジョンチューナ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584851B2 (ja) * 1975-10-27 1983-01-28 ソニー株式会社 シユウハスウヘンカンキ
JPS5441611A (en) * 1977-09-09 1979-04-03 Hitachi Ltd Integrated circuit for frequency conversion
JPS5474618A (en) * 1977-11-28 1979-06-14 Toshiba Corp Frequency conversion circuit
JPS5765904A (en) * 1980-10-13 1982-04-21 Matsushita Electric Ind Co Ltd Frequency converter
US4413239A (en) * 1981-06-22 1983-11-01 The United States Of America As Represented By The Secretary Of The Navy Field effect transistor circuit for modulator and demodulator applications
US4546275A (en) * 1983-06-02 1985-10-08 Georgia Tech Research Institute Quarter-square analog four-quadrant multiplier using MOS integrated circuit technology
NL8302438A (nl) * 1983-07-08 1985-02-01 Philips Nv Dubbel-gebalanceerde mengschakeling.
US4694204A (en) * 1984-02-29 1987-09-15 Nec Corporation Transistor circuit for signal multiplier
JPS61105914A (ja) * 1984-10-30 1986-05-24 Nec Corp ミクサ回路
JPS61125211A (ja) * 1984-11-21 1986-06-12 Alps Electric Co Ltd 混合増幅回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8509716B2 (en) 2005-09-19 2013-08-13 Thomson Licensing Adaptive impedance for LNB power supply output in dependence on communication mode/protocol
JP2012507956A (ja) * 2008-10-30 2012-03-29 クゥアルコム・インコーポレイテッド ミキサ・アーキテクチャ
US8515362B2 (en) 2008-10-30 2013-08-20 Qualcomm, Incorporated Mixer architectures

Also Published As

Publication number Publication date
US4912520A (en) 1990-03-27
JPH0642614B2 (ja) 1994-06-01

Similar Documents

Publication Publication Date Title
JPS63309007A (ja) ミクサ回路
US6871059B1 (en) Passive balun FET mixer
US4334324A (en) Complementary symmetry FET frequency converter circuits
US6993310B2 (en) Current driven polyphase filters and method of operation
US4080573A (en) Balanced mixer using complementary devices
US4058771A (en) Double-balanced frequency converter
KR20010023834A (ko) 접지되고 직렬접속되고 스택된 ｆｅｔ쌍을 가지는 토템 폴믹서
EP1187310A2 (en) Gilbert-cell Mixer
EP0166626B1 (en) Frequency conversion apparatus
JPH0211042B2 (ja)
JPH06334440A (ja) ダブルバランスミキサ回路
US8249541B2 (en) Subharmonically pumped mixer
US4677691A (en) Microwave receiver
US6400224B2 (en) Two stage low noise amplifier
US5748049A (en) Multi-frequency local oscillators
JP2904787B2 (ja) ミクサ回路
JP3332657B2 (ja) ミキサ回路
JP2563286B2 (ja) 周波数混合回路
JPH1117455A (ja) 周波数変換器
JPH10209813A (ja) 不平衡−平衡変換回路
KR100262455B1 (ko) 전계효과트랜지스터 혼합기들을 위한 부 자기 바이어스 회로
JPH02198207A (ja) シングルバランスドミキサ回路
JP4245342B2 (ja) ミクサ、受信装置及び送信装置
JPS63142716A (ja) 入力切換回路
JP2564341B2 (ja) 高周波信号切換回路を用いた平衡変換回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080601

Year of fee payment: 14