JP4245342B2 - ミクサ、受信装置及び送信装置 - Google Patents
ミクサ、受信装置及び送信装置 Download PDFInfo
- Publication number
- JP4245342B2 JP4245342B2 JP2002357045A JP2002357045A JP4245342B2 JP 4245342 B2 JP4245342 B2 JP 4245342B2 JP 2002357045 A JP2002357045 A JP 2002357045A JP 2002357045 A JP2002357045 A JP 2002357045A JP 4245342 B2 JP4245342 B2 JP 4245342B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- terminal
- signal
- terminals
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、主としてマイクロ波帯の通信で使用されるミクサ、並びにこのミクサを使用した受信装置及び送信装置に関するものである。
【０００２】
【従来の技術】
図１３は例えば非特許文献１に記載された単一のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いたレジスティブミクサを示す図である。図において、ＦＥＴ１０１のゲート端子Ｇには、ＬＯ波端子１１１に入力された局部発振波であるＬＯ波がＬＯフィルタ１０２を介して入力されると共に、ゲート電圧端子１１２より、高周波成分を遮断するためのインダクタ１０５及びキャパシタ１０６を介して所定の負電圧が印加されている。
【０００３】
ＦＥＴ１０１のドレイン端子Ｄには、ＲＦ信号端子１１３から入力された高周波信号であるＲＦ信号がＲＦフィルタ１０３を介して入力される。ＦＥＴ１０１では、ドレイン端子Ｄに入力されたＲＦ信号が、ゲート端子Ｇに入力されたＬＯ波により、中間周波信号であるＩＦ信号に変換されてドレイン端子Ｄから出力され、ＩＦフィルタ１０４を介してＩＦ信号端子１１４から出力される。
【０００４】
このような構成のレジスティブミクサでは、ＦＥＴ１０１のドレイン端子Ｄとソース端子Ｓは直流的に接地する必要がある。すなわち、図１３では、ソース端子Ｓを直接アースに接続すると共に、図示されていないが、ドレイン端子Ｄを、ＲＦ信号やＩＦ信号にとってはインピーダンスの大きいインダクタを介して、直流的に接地する必要がある。
【０００５】
図１４は例えば非特許文献２に記載された４個のＦＥＴを使用したレジスティブリングミクサを示す接続図である。ここでは、４個のＦＥＴ２０１ａ，２０１ｂ，２０１ｃ，２０１ｄをリング状に接続している。ＬＯ波端子２１１に入力されたＬＯ波は、ＬＯバラン２０２により等振幅で互いに逆相のＬＯ波ＬＯ，ＬＯバーに分配されて出力される。ＬＯバラン２０２から出力されたＬＯ波ＬＯは、ＦＥＴ２０１ａ，２０１ｂのゲート端子Ｇにそれぞれ入力され、ＬＯ波ＬＯバーは、ＦＥＴ２０１ｃ，２０１ｄのゲート端子Ｇにそれぞれ入力される。
【０００６】
ＲＦ信号端子２１２に入力されたＲＦ信号は、ＲＦバラン２０３により等振幅で互いに逆相のＲＦ信号ＲＦ，ＲＦバーに分配されて出力される。ＲＦバラン２０３から出力されたＲＦ信号ＲＦは、ＦＥＴ２０１ａとＦＥＴ２０１ｂのドレイン端子Ｄの接続点に入力され、ＲＦ信号ＲＦバーは、ＦＥＴ２０１ｃとＦＥＴ２０１ｄのドレイン端子Ｄの接続点に入力される。
【０００７】
ＦＥＴ２０１ａ〜２０１ｄのドレイン端子Ｄに入力されたＲＦ信号ＲＦ，ＲＦバーは、ＦＥＴ２０１ａ〜２０１ｄのゲート端子Ｇに入力されたＬＯ波ＬＯ，ＬＯバーにより、等振幅で互いに同相のＩＦ信号ＩＦに変換されて、ＦＥＴ２０１ａとＦＥＴ２０１ｃのソース端子Ｓとの接続点から、また、ＦＥＴ２０１ｂとＦＥＴ２０１ｄのソース端子Ｓとの接続点から出力されて、ＩＦ同相合成器２０４にそれぞれ入力される。ＩＦ同相合成器２０４では、入力されたＩＦ信号ＩＦを合成してＩＦ信号端子２１３から出力する。
【０００８】
図１４では図示されていないが、ＦＥＴ２０１ａ〜２０１ｄのゲート端子Ｇには所定の負電圧が印加されている。また、ＲＦバラン２０３では、ＦＥＴ２０１ａ〜２０１ｄのドレイン端子Ｄを直流的に接地するために、ＲＦ信号ＲＦ，ＲＦバーの出力側を、内蔵しているマイクロストリップ線路を介して直流的に接地している。さらに、ＩＦ同相合成器２０４では、ＦＥＴ２０１ａ〜２０１ｄのソース端子Ｓを直流的に接地するために、ＩＦ信号ＩＦの２つの入力側を、ＩＦ信号にとってはインピーダンスの大きいインダクタを介して直流的に接地している。
【０００９】
このように、ＦＥＴを用いた図１３のレジスティブミクサ、及び４個のＦＥＴを用いた図１４のレジスティブリングミクサでは、ＦＥＴのゲート端子Ｇに所定の負電圧を印加し、ドレイン端子Ｄとソース端子Ｓとを直流的に接地する必要がある。しかし、ＦＥＴのドレイン端子Ｄやソース端子Ｓは、ＲＦ信号が入力されたり、ＩＦ信号が出力されたりするので、直流的には接地されていて、かつＲＦ信号やＩＦ信号にとっては高インピーダンスとなるインダクタで接地しなければならない。すなわち、直流電圧とＩＦ信号を分波するためには、例えば、ＲＦ信号やＩＦ信号の周波数が数ＭＨｚ以下の場合に、数ｕＨ以上のインダクタが必要となる。
【００１０】
【特許文献１】
特開昭６０−６４５０８号公報（第２ページ右上段）
【非特許文献１】
Ｍｉｃｒｏｗａｖｅ Ｍｉｘｅｒｓ，Ａｒｔｅｃｈ Ｈｏｕｓｅ社、ｐ．３３９−３４０，１９９６年
【非特許文献２】
Ｍ．ＳＨＩＭＯＺＡＷＡ ｅｔ．ａｌ．，“Ａ Ｂｒｏａｄｂａｎｄ ＦＥＴＲｅｓｉｓｔｉｖｅ Ｒｉｎｇ Ｍｉｘｅｒ Ｕｓｉｎｇ ａ Ｐａｒａｌｌｅｌ Ｃｏｎｎｅｃｔｅｄ Ｍａｒｃｈａｎｄ Ｂａｌｕｎ”，ＡＰＭＣ，ＷＥ４Ａ−２，ｐ．６５１−６５４，１９９８
【００１１】
【発明が解決しようとする課題】
従来のミクサは以上のように構成されているので、ＦＥＴを用いたレジスティブミクサやレジスティブリングミクサでは、ドレイン端子やソース端子を直流的に接地するためのインダクタを半導体基板上で作成すると、半導体基板の面積が大きくなり、ミクサを小型化することができないという課題があった。
【００１２】
上記課題に関連する技術として、特許文献１に開示された「ＦＥＴミクサ」がある。ここでは、ＦＥＴのゲート端子にゲートバイアス電圧を印加するためのＲＦチョークコイルを抵抗素子に置き換えることにより、小型のＦＥＴミクサを提供しているが、ＦＥＴのドレイン端子を直流的に接地するためのインダクタは必要となり、上記と同様の課題が存在する。
【００１３】
この発明は上記のような課題を解決するためになされたもので、小型化することができるミクサ、並びにこのミクサを使用した受信装置及び送信装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係るミクサは、ＦＥＴのゲート端子に所定の負電圧を印加してＬＯ波を入力し、ＦＥＴのドレイン端子にＲＦ信号を入力し、変換されたＩＦ信号をドレイン端子から出力すると共に、ＦＥＴのソース端子を接地し、ドレイン端子とソース端子とを、ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続するものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるミクサを示す接続図である。ここでは、ＦＥＴを使用したレジスティブミクサをマイクロ波帯で通信する受信装置に使用する場合を示しており、高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により、ＲＦ信号やＬＯ波より低い周波数の中間周波信号であるＩＦ信号に変換するものとする。
【００１６】
図１において、ＦＥＴ１のゲート端子２は、ゲート電圧端子５２にインダクタ７を介して接続されると共に、キャパシタ６を介してＬＯ波端子５１に接続されている。ＦＥＴ１のソース端子４は接地されている。また、ＦＥＴ１のドレイン端子３は、ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して、抵抗値が十分大きい抵抗５を介してソース端子７と接続されると共に、キャパシタ８を介してＲＦ信号端子５３に接続され、インダクタ９を介してＩＦ信号端子５４に接続されている。
【００１７】
次に動作について説明する。
ＦＥＴ１のゲート端子２には、ゲート電圧端子５２より、高周波成分を遮断するためのインダクタ７を介して所定の負電圧が印加されている。ＬＯ波端子５１より入力されたＬＯ波は、キャパシタ６により直流成分が遮断されてＦＥＴ１のゲート端子２に入力される。ＲＦ信号端子５３から入力されたＲＦ信号は、ＲＦ信号のみ通過させるキャパシタ８を介してＦＥＴ１のドレイン端子３に入力される。
【００１８】
ＦＥＴ１では、ドレイン端子３から入力されたＲＦ信号は、ゲート端子２から入力されたＬＯ波により、次式で表される周波数のＩＦ信号に変換されてドレイン端子３に出力される。
Ｆｉｆ＝Ｆｒｆ−Ｆｌｏ
ここで、Ｆｉｆ，Ｆｒｆ，Ｆｌｏは、それぞれＩＦ信号、ＲＦ信号、ＬＯ波の周波数である。ドレイン端子３に出力されたＩＦ信号は、ＬＯ波とＲＦ信号を遮断してＩＦ信号のみを通過させるインダクタ９を介して、ＩＦ信号端子５４に出力される。
【００１９】
レジスティブミクサとしてＦＥＴ１が作動している間、抵抗５によってドレイン端子３とソース端子４との間は接続されているために、抵抗５による電圧降下による電位差が生じているが、抵抗５の抵抗値がＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい場合には、抵抗５に流れる電流は微弱である。このため抵抗５による電圧降下がないものとみなせ、ドレイン端子３の電位はソース端子７の電位と等しい電位である接地電位とみなすことができるので、ドレイン端子３を直流的に接地するためのインダクタが不要となる。
【００２０】
マイクロ波帯の周波数帯で動作する図１に示すミクサの回路を半導体基板上に構成する場合に、接続した抵抗５と不要となるインダクタの大きさとを比較すると、抵抗５の方がサイズが小さく、ミクサを小型化することが可能となる。
【００２１】
以上のように、この実施の形態１によれば、ＦＥＴ１のドレイン端子３とＦＥＴ１のソース端子４との間に、ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ドレイン端子３がソース端子４の接地電位と同電位となるので、ドレイン端子３を直流的に接地するためのインダクタが不要となり、ミクサを小型化することができるという効果が得られる。
【００２２】
なお、このミクサをマイクロ波帯で通信する送信装置に使用する場合には、図１において、ＩＦ信号端子５４からＦＥＴ１のドレイン端子３に入力されたＩＦ信号を、ＬＯ波端子５１からＦＥＴ１のゲート端子２に入力されたＬＯ波によりＲＦ信号に変換して、ＦＥＴ１のドレイン端子３からＲＦ信号端子５３に出力すれば良い。
【００２３】
実施の形態２．
図２はこの発明の実施の形態２によるミクサを示す接続図である。ここでは、レジスティブリングミクサを、実施の形態１の図１と同様に受信装置に使用する場合を示している。また、図２は従来の図１４と同様に、４個のＦＥＴ１ａ，１ｂ，１ｃ，１ｄをリング状に接続し、ＬＯ波をＬＯ逆相分配器２１（図１４ではＬＯバラン２０２）で分配し、ＲＦ信号をＲＦ逆相分配器３１（図１４ではＲＦバラン２０３）で分配し、ＩＦ信号をＩＦ同相合成器４１（図１４ではＩＦ同相合成器２０４）で合成している例である。
【００２４】
なお、図２では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００２５】
図２において、ＬＯ逆相分配器２１の入力端子２２はＬＯ波端子５１に接続されている。また、ＬＯ逆相分配器２１の出力端子２３は、交流信号を遮断するために抵抗値が十分大きい抵抗２５ａを介してゲート電圧端子５２ａに接続されると共に、ＦＥＴ１ａ（第１のＦＥＴ）のゲート端子２ａとＦＥＴ１ｂ（第２のＦＥＴ）のゲート端子２ｂに接続されている。さらに、ＬＯ逆相分配器２１の出力端子２４は、交流信号を遮断するために抵抗値が十分大きい抵抗２５ｂを介してゲート電圧端子５２ｂに接続されると共に、ＦＥＴ１ｃ（第３のＦＥＴ）のゲート端子２ｃとＦＥＴ１ｄ（第４のＦＥＴ）のゲート端子２ｄに接続されている。
【００２６】
また、図２において、ＲＦ逆相分配器３１の入力端子３２はＲＦ信号端子５３に接続され、ＲＦ逆相分配器３１の出力端子３３は端子３５ａ（第１の端子）に接続され、ＲＦ逆相分配器３１の出力端子３４は端子３５ｂ（第２の端子）に接続されている。端子３５ａはＦＥＴ１ａのドレイン端子３ａとＦＥＴ１ｂのドレイン端子３ｂに接続され、端子３５ｂはＦＥＴ１ｃのドレイン端子３ｃとＦＥＴ１ｄのドレイン端子３ｄに接続されている。
【００２７】
さらに、図２において、ＦＥＴ１ａのソース端子４ａとＦＥＴ１ｃのソース端子４ｃは端子４５ａ（第３の端子）に接続され、ＦＥＴ１ｂのソース端子４ｂとＦＥＴ１ｄのソース端子４ｄは端子４５ｂ（第４の端子）に接続されている。端子４５ａはＩＦ同相合成器（ＩＦ合成器）の入力端子４２に接続され、端子４５ｂはＩＦ同相合成器４１の入力端子４３に接続され、ＩＦ同相合成器４１の出力端子４４はＩＦ信号端子５４に接続されている。
【００２８】
さらに、図２において、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａとの間に、ＦＥＴ１ａのドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５ａが接続され、ＦＥＴ１ｄのドレイン端子３ｄとソース端子４ｄとの間に、ＦＥＴ１ｄのドレイン、ソース間の内部抵抗と比較して、十分大きい抵抗値を持つ抵抗５ｄが接続されている。
【００２９】
さらに、図２に図示されていないが、ＬＯ逆相分配器２１は内部で直流電圧を遮断し、入力端子２２を介してＬＯ波端子５１に直流電圧が印加されることを防いでいる。また、ＲＦ逆相分配器３１の内部では、出力端子３３，３４をそれぞれインダクタにより直流的に接地していると共に、ＲＦ逆相分配器３１の入力端子３２を介してＲＦ信号端子５３に直流電圧が印加されることを防いでいる。ＩＦ同相合成器４１の内部では、出力端子４４への直流電圧を遮断し、ＩＦ信号端子５４に直流電圧が印加されることを防いでいる。しかし、抵抗５ａ，５ｄを接続することで、ＩＦ同相合成器４１の内部では、従来の図１４に示すＩＦ同相合成器２０４とは異なり、入力端子４２，４３をそれぞれインダクタで直流的に接地する必要がない。
【００３０】
次に動作について説明する。
ＦＥＴ１ａのゲート端子２ａ及びＦＥＴ１ｂのゲート端子２ｂには、ゲート電圧端子５２ａより、交流信号を遮断するために値が十分大きい抵抗２５ａを介して所定の負電圧が印加されている。また、ＦＥＴ１ｃのゲート端子２ｃ及びＦＥＴ１ｄのゲート端子２ｄには、ゲート電圧端子５２ｂより交流信号を遮断するために値が十分大きい抵抗２５ｂを介して所定の負電圧が印加されている。
【００３１】
ＲＦ逆相分配器３１の出力端子３３は直流的に接地されているので、端子３５ａが接地され、ＦＥＴ１ａ，１ｂのドレイン端子３ａ，３ｂが直流的に接地されると共に、ＦＥＴ１ａのドレイン、ソース間内部抵抗より十分大きい抵抗値を持つ抵抗５ａにより、ＦＥＴ１ａ，１ｃのソース端子４ａ，４ｃの電位は、ＦＥＴ１ａ，１ｂのドレイン端子３ａ，３ｂの電位と同電位の接地電位となる。
【００３２】
また、ＲＦ逆相分配器３１の出力端子３４は直流的に接地されているので、端子３５ｂが接地され、ＦＥＴ１ｃ，１ｄのドレイン端子３ｃ，３ｄが直流的に接地されると共に、ＦＥＴ１ｄのドレイン、ソース間内部抵抗より十分大きい抵抗値を持つ抵抗５ｄにより、ＦＥＴ１ｂ，１ｄのソース端子４ｂ，４ｄの電位は、ＦＥＴ１ｃ，１ｄのドレイン端子３ｃ，３ｄの電位と同電位の接地電位となる。
【００３３】
このように、ＲＦ逆相分配器３１の出力端子３３，３４が直流的に接地されていれば、ＩＦ同相合成器４１の入力端子４２，４３が直流的に接地されていなくても、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄは直流的に接地された接地電位となり、レジスティブリングミクサとしての動作が可能となる。
【００３４】
ＬＯ波端子５１に入力されたＬＯ波は、ＬＯ逆相分配器２１の入力端子２２に入力され、ＬＯ逆相分配器２１の出力端子２３と出力端子２４に等振幅で互いに逆相のＬＯ波ＬＯ，ＬＯバーに分配されて出力される。ＬＯ逆相分配器２１の出力端子２３に出力されたＬＯ波ＬＯは、ＦＥＴ１ａのゲート端子２ａ及びＦＥＴ１ｂのゲート端子２ｂに入力され、ＬＯ逆相分配器２１の出力端子２４に出力されたＬＯ波ＬＯバーは、ＦＥＴ１ｃのゲート端子２ｃ及びＦＥＴ１ｄのゲート端子２ｄに入力される。
【００３５】
ＲＦ信号端子５３に入力されたＲＦ信号は、ＲＦ逆相分配器３１の入力端子３２に入力され、ＲＦ逆相分配器３１の出力端子３３と出力端子３４に等振幅で互いに逆相のＲＦ信号ＲＦ，ＲＦバーに分配されて出力される。ＲＦ逆相分配器３１の出力端子３３に出力されたＲＦ信号ＲＦは、端子３５ａを介して、ＦＥＴ１ａのドレイン端子３ａ及びＦＥＴ１ｂのドレイン端子３ｂに入力され、ＲＦ逆相分配器３１の出力端子３４に出力されたＲＦ信号ＲＦバーは、端子３５ｂを介して、ＦＥＴ１ｃのドレイン端子３ｃ及びＦＥＴ１ｄのドレイン端子３ｄに入力される。
【００３６】
ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄに入力されたＲＦ信号ＲＦ，ＲＦバーは、ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄに入力されたＬＯ波ＬＯ，ＬＯバーにより、等振幅で互いに同相のＩＦ信号ＩＦに変換されて、ＦＥＴ１ａのソース端子４ａとＦＥＴ１ｃのソース端子４ｃとの接続点と、ＦＥＴ１ｂのソース端子４ｂとＦＥＴ１ｄのソース端子４ｄとの接続点から出力されて、それぞれ端子４５ａ，４５ｂを介して、ＩＦ同相合成器４１の入力端子４２，４３に入力される。ＩＦ同相合成器４１では、入力されたＩＦ信号ＩＦを合成して、出力端子４４を介してＩＦ信号端子５４から出力する。
【００３７】
この実施の形態２では、ＲＦ逆相分配器３１の出力端子３３，３４を内部でインダクタで直流的に接地しているが、その代わりに、端子３５ａ，３５ｂをインダクタで直流的に接地しても良く、又は端子４５ａ，４５ｂをインダクタで直流的に接地しても良く、又はＩＦ同相合成器４１の入力端子４２，４３を内部でインダクタで直流的に接地しても良い。
【００３８】
また、この実施の形態２では、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａとを抵抗５ａで接続し、ＦＥＴ１ｄのドレイン端子３ｄとソース端子４ｄとを抵抗５ｄで接続しているが、ＲＦ逆相分配器３１側、すなわち、端子３５ａ，３５ｂ側をインダクタで直流的に接地した場合には、ＦＥＴ１ａとＦＥＴ１ｂ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｃとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。また、ＩＦ同相合成器４１側、すなわち、端子４５ａ，４５ｂ側をインダクタで直流的に接地した場合には、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００３９】
レジスティブリングミクサでは、ＩＦ信号の周波数はＬＯ波及びＲＦ信号の周波数よりも低く、マイクロ波帯に用いられるインダクタは、半導体基板上で大きな面積を占有するために、抵抗５ａ，５ｄを追加しても、ＩＦ同相合成器４１の入力端子４２，４３を直流的に接地するためのインダクタを不要とした方が、より半導体基板を小型化できる。
【００４０】
以上のように、この実施の形態２によれば、端子３５ａ，３５ｂ側、又は端子４５ａ，４５ｂ側を直流的に接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができるという効果が得られる。
【００４１】
実施の形態３．
図３はこの発明の実施の形態３によるミクサを示す接続図である。ここでは、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。この実施の形態３では、図３に示すように、全てのＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分抵抗値の大きい抵抗５ａ，５ｂ，５ｃ，５ｄで接続する。その他の接続は実施の形態２の図２と同じである。
【００４２】
なお、図３では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００４３】
次に動作について説明する。
４つのＦＥＴ１ａ〜１ｄをリング状に配置したレジスティブリングミクサの場合には、各ＦＥＴ１ａ〜１ｄが全く同じ動作をすることが望ましい。各ＦＥＴ１ａ〜１ｄの動作がわずかに異なる場合には、それぞれのＬＯ波の振幅や位相の関係が完全に等振幅、逆相とならず、ＬＯ波が端子４５ａ，４５ｂへ漏洩する可能性があり、同様にＲＦ信号も端子４５ａ，４５ｂへ漏洩する可能性がある。
【００４４】
また、端子４５ａ，４５ｂから出力されるＩＦ信号の位相関係が完全に同相とならない場合には、ＩＦ同相合成器４１の出力端子４４におけるＩＦ信号の出力電力が低下する。実施の形態２の図２に示すように、２つのＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続した場合よりも、図３に示すように、４つの全てのＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを抵抗５ａ〜５ｄでそれぞれ接続した場合の方が、各ＦＥＴ１ａ〜１ｄの動作がより近い状態となり、ＬＯ波やＲＦ信号の端子４５ａ，４５ｂへの漏洩をさらに抑圧することができ、ＩＦ信号をさらに効率良く取り出すことが可能となる。
【００４５】
以上のように、この実施の形態３によれば、端子３５ａ，３５ｂ側、又は端子４５ａ，４５ｂ側を直流的に接地し、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれ、ＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩をさらに抑圧することが可能となり、ＩＦ信号をさらに効率良く取り出すことができるという効果が得られる。
【００４６】
実施の形態４．
図４はこの発明の実施の形態４によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。図４に示すように、この実施の形態４では、実施の形態２の図２におけるＲＦ逆相分配器３１として、マイクロストリップ線路３６ａ，３６ｂ，３６ｃ，３６ｄを使用したマーチャントバラン３１Ａを使用している。その他の接続は実施の形態２の図２と同じである。
【００４７】
なお、図４では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００４８】
次に動作について説明する。
図４に示すように、マーチャントバラン３１Ａの出力端子３３，３４は内部でマイクロストリップ線路３６ｃ，３６ｄにより直流的に接地されているため、端子３５ａ，３５ｂ側又は端子４５ａ，４５ｂ側を直流的に接地するためのインダクタが不要となり、ミクサを小型化できる。
【００４９】
この実施の形態４では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、ＦＥＴ１ａとＦＥＴ１ｂ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｃとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００５０】
また、この実施の形態４では、マーチャントバラン３１Ａを使用しているが、例えばラットレース回路等を逆相分配器として使用することも可能で、図４と同様の動作をするレジスティブリングミクサを構成可能である。
【００５１】
以上のように、この実施の形態４によれば、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続し、ＲＦ逆相分配器３１として、出力端子３３，３４が直流的に接地されたマーチャントバラン３１Ａを使用することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【００５２】
また、この実施の形態４では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００５３】
実施の形態５．
図５はこの発明の実施の形態５によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。この実施の形態５では、図５に示すように、実施の形態２の図２のＩＦ同相合成器４１を、直列接続のインダクタ４６ａ，４６ｂで入力端子４２，４３を直流的に接続したＩＦ同相合成器４１Ａとしたもので、この場合、図５では省略されているが、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されている。その他の接続は実施の形態２の図２と同じである。
【００５４】
次に動作について説明する。
図５に示すように、ＩＦ同相合成器４１Ａの入力端子４２，４３は、直列接続のインダクタ４６ａ，４６ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されていれば、抵抗５ａ，５ｄにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタの数をさらに削減することができ、ミクサを小型化できる。
【００５５】
また、ＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂの値を適当な値に設定すれば、ＩＦ信号よりも高い周波数のＬＯ波やＲＦ信号の漏洩波を抑圧するフィルタ機能を有するＩＦ同相合成器４１Ａを構成することもできる。
【００５６】
この実施の形態５では、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方をインダクタで直流的に接地しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地しても良い。
【００５７】
また、この実施の形態５では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地した場合に、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００５８】
以上のように、この実施の形態５によれば、ＲＦ逆相分配器３１の出力端子３３，３４、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続し、入力端子４２，４３が直流的に接続されたＩＦ同相合成器４１Ａを使用することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００５９】
また、この実施の形態５では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００６０】
実施の形態６．
図６はこの発明の実施の形態６によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。この実施の形態６では、図６に示すように、実施の形態２の図２のＩＦ同相合成器４１を、抵抗４７とマイクロストリップ線路４８ａ，４８ｂで構成され、入力端子４２，４３がマイクロストリップ線路４８ａ，４８ｂにより直流的に接続された同相分配器の一種であるウィルキンソン形分配器４１Ｂとしたものである。この場合、図６では省略されているが、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されている。その他の接続は実施の形態２の図２と同じである。
【００６１】
次に動作について説明する。
図６に示すように、ウィルキンソン形分配器４１Ｂの入力端子４２，４３は、マイクロストリップ線路４８ａ，４８ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されていれば、抵抗５ａ，５ｄにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタの数をさらに削減することができ、ミクサを小型化できる。
【００６２】
また、ウィルキンソン形分配器４１Ｂは、低域通過形のフィルタとしても動作するので、ＬＯ波やＲＦ信号の漏洩波を抑圧することが可能である。
【００６３】
この実施の形態６では、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方をインダクタで直流的に接地しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかを、インダクタで直流的に接地しても良い。
【００６４】
また、この実施の形態６では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地した場合に、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００６５】
以上のように、この実施の形態６によれば、ＲＦ逆相分配器３１の出力端子３３，３４、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続し、入力端子４２，４３が直流的に接続されたウィルキンソン形分配器４１Ｂを使用することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００６６】
また、この実施の形態６では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００６７】
なお、実施の形態２から実施の形態６に示すレジスティブリングミクサを送信装置に使用する場合は、ＩＦ信号端子５４よりＩＦ信号を入力して、ＩＦ同相合成器４１，４１Ａ，４１ＢをＩＦ同相分配器として使用し、ＦＥＴ１ａ〜１ｄでは、ＩＦ同相分配器から入力されたＩＦ信号を、ＬＯ逆相分配器２１から入力されたＬＯ波によりＲＦ信号に変換し、ＲＦ逆相分配器３１，３１ＡをＲＦ逆相合成器として使用し、変換されたＲＦ信号を入力して、ＲＦ信号端子５３へＲＦ信号を出力する。
【００６８】
また、実施の形態２から実施の形態４に示すレジスティブリングミクサを送信装置に使用する場合には、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＩＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＲＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相合成器、ＩＦ逆相分配器を使用する場合がある。
【００６９】
実施の形態７．
図７はこの発明の実施の形態７によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。実施の形態２の図２では、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号を、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄから取り出しＩＦ同相合成器４１に入力していたが、この実施の形態７では、図７に示すように、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号を、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄから取り出しＩＦ同相合成器４１に入力し、端子４５ａ，４５ｂを接地している。
【００７０】
この場合、ＩＦ同相合成器４１の入力端子４２，４３をインダクタで直流的に接地する必要がなく、さらに、ＲＦ逆相分配器３１の出力端子３３，３４もインダクタで直流的に接地する必要はない。その他の接続は、実施の形態２の図２と同じである。
【００７１】
なお、図７では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００７２】
次に動作について説明する。
この実施の形態７では、端子４５ａ，４５ｂが接地されているので、抵抗５ａ，５ｄにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄと、ソース端子４ａ〜４ｄは接地電位とみなすことができ、ＩＦ同相合成器４１の入力端子４２，４３をインダクタで直流的に接地しなくても、さらに、ＲＦ逆相分配器３１の出力端子３３，３４もインダクタで直流的に接地しなくても、レジスティブリングミキサとしての動作が可能となる。
【００７３】
ＬＯ波及びＲＦ信号は、実施の形態２と同様にＦＥＴ１ａ〜１ｄに入力され、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号が、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄから取り出されてＩＦ同相合成器４１に入力される。その他の動作は実施の形態２と同様である。
【００７４】
この実施の形態７では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００７５】
以上のように、この実施の形態７によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、端子４５ａ，４５ｂを接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【００７６】
また、この実施の形態７では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００７７】
実施の形態８．
図８はこの発明の実施の形態８によるミクサを示す接続図であり、実施の形態７の図７と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図７と同じ符号は同一のものを示している。図８に示すように、この実施の形態８では、実施の形態７の図７におけるＲＦ逆相分配器３１として、マイクロストリップ線路３６ａ，３６ｂ，３６ｃ，３６ｄを使用したマーチャントバラン３１Ａを使用し、端子４５ａ，４５ｂを開放としている。その他の接続は実施の形態７の図７と同じである。
【００７８】
なお、図８では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００７９】
次に動作について説明する。
図８に示すように、マーチャントバラン３１Ａの出力端子３３，３４は内部でマイクロストリップ線路３６ｃ，３６ｄにより直流的に接地されているため、端子３５ａ，３５ｂを直流的に接地するためのインダクタが不要となり、ミクサを小型化できる。
【００８０】
この実施の形態８では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、ＦＥＴ１ａとＦＥＴ１ｂ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｃとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００８１】
また、この実施の形態８ではマーチャントバラン３１Ａを使用しているが、例えばラットレース回路等を逆相分配器として使用することも可能で、図８と同様の動作をするレジスティブリングミクサを構成可能である。
【００８２】
以上のように、この実施の形態８によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、ＲＦ逆相分配器３１として、出力端子３３，３４が直流的に接地されたマーチャントバラン３１Ａを使用し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【００８３】
また、この実施の形態８では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００８４】
実施の形態９．
図９はこの発明の実施の形態９によるミクサを示す接続図であり、実施の形態７の図７と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図７と同じ符号は同一のものを示している。この実施の形態９では、図９に示すように、実施の形態７の図７のＩＦ同相合成器４１を、直列接続のインダクタ４６ａ，４６ｂで入力端子４２，４３を直流的に接続したＩＦ同相合成器４１Ａとし、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａ間のみに抵抗５ａを接続している。その他の接続は実施の形態７の図７と同じである。
【００８５】
次に動作について説明する。
図９に示すように、ＩＦ同相合成器４１Ａの入力端子４２，４３は、直列接続のインダクタ４６ａ，４６ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、端子４５ａ，４５ｂが接地されているので、抵抗５ａにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できる。
【００８６】
また、ＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂの値を適当な値に設定すれば、ＩＦ信号よりも高い周波数のＬＯ波やＲＦ信号の漏洩波を抑圧するフィルタ機能を有するＩＦ同相合成器４１Ａを構成することもできる。
【００８７】
この実施の形態９では、ＦＥＴ１ａ，１ｄのドレイン端子３ａとソース端子４ａ間に抵抗５ａを接続しているが、ＦＥＴ１ｂ〜１ｄのいずれか１つのＦＥＴ１のドレイン端子３とソース端子４間に抵抗５を接続しても良い。
【００８８】
以上のように、この実施の形態９によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、端子４５ａ，４５ｂを接地し、入力端子４２，４３が直流的に接続されたＩＦ同相合成器４１Ａを使用し、ＦＥＴ１ａ〜１ｄのうち１個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００８９】
また、この実施の形態９では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００９０】
実施の形態１０．
図１０はこの発明の実施の形態１０によるミクサを示す接続図であり、実施の形態７の図７と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図７と同じ符号は同一のものを示している。この実施の形態１０では、図１０に示すように、実施の形態７の図７のＩＦ同相合成器４１を、抵抗４７とマイクロストリップ線路４８ａ，４８ｂで構成され、入力端子４２，４３が直流的に接続された同相分配器の一種であるウィルキンソン形分配器４１Ｂとし、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａ間のみに抵抗５ａを接続している。その他の接続は実施の形態７の図７と同じである。
【００９１】
次に動作について説明する。
図１０に示すように、ウィルキンソン形分配器４１Ｂの入力端子４２，４３は、マイクロストリップ線路４８ａ，４８ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、端子４５ａ，４５ｂが接地されているので、抵抗５ａにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できる。
【００９２】
また、ウィルキンソン形分配器４１Ｂは、低域通過形のフィルタとしても動作するので、ＬＯ波やＲＦ信号の漏洩波を抑圧することが可能である。
【００９３】
また、この実施の形態１０では、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａ間に抵抗５ａを接続しているが、ＦＥＴ１ｂ〜１ｄのいずれか１つのＦＥＴ１のドレイン端子３とソース端子４間に抵抗５を接続しても良い。
【００９４】
以上のように、この実施の形態１０によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、端子４５ａ，４５ｂを接地し、入力端子４２，４３が直流的に接続されたウィルキンソン形分配器４１Ｂを使用し、ＦＥＴ１ａ〜１ｄのうち１個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００９５】
また、この実施の形態１０では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００９６】
なお、実施の形態７から実施の形態１０に示すレジスティブリングミクサを送信装置に使用する場合は、ＩＦ信号端子５４よりＩＦ信号を入力して、ＩＦ同相合成器４１，４１Ａ，４１ＢをＩＦ同相分配器として使用し、ＦＥＴ１ａ〜１ｄでは、ＩＦ同相分配器から入力されたＩＦ信号を、ＬＯ逆相分配器２１から入力されたＬＯ波によりＲＦ信号に変換し、ＲＦ逆相分配器３１，３１ＡをＲＦ逆相合成器として使用し、変換されたＲＦ信号を入力して、ＲＦ信号端子５３へＲＦ信号を出力する。
【００９７】
また、実施の形態７から実施の形態８に示すレジスティブリングミクサを送信装置に使用する場合には、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＩＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＲＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相合成器、ＩＦ逆相分配器を使用する場合がある。
【００９８】
実施の形態１１．
図１１はこの発明の実施の形態１１による受信装置の構成を示すブロック図である。図に示すように、電波を受信する受信アンテナ６１、受信した電波を増幅してＲＦ信号を出力する低雑音増幅回路６２、不要波除去のための帯域通過フィルタ６３、ＬＯ波を生成する局部発振回路６４、帯域通過フィルタ６３からのＲＦ信号を局部発振回路６４からのＬＯ波によりＩＦ信号に変換するミクサ６５、不要波除去のための帯域通過フィルタ６６、帯域通過フィルタ６６から出力されるＩＦ信号からデータを復調する復調回路６７により構成されている。
【００９９】
ここで、ミクサ６５としては、実施の形態１から実施の形態１０に示したいずれかのミクサを使用している。
【０１００】
以上のように、この実施の形態１１によれば、上記実施の形態１から実施の形態１０に示したいずれかのミクサを受信装置に使用することにより、受信装置を小型化することができるという効果が得られる。
【０１０１】
実施の形態１２．
図１２はこの発明の実施の形態１２による送信装置の構成を示すブロック図である。図に示すように、データを変調してＩＦ信号を出力する変調回路７１、不要波除去のための帯域通過フィルタ７２、ＬＯ波を生成する局部発振回路７３、帯域通過フィルタ７２からのＩＦ信号を局部発振回路７３からのＬＯ波によりＲＦ信号に変換するミクサ７４、不要波除去のための帯域通過フィルタ７５、ＲＦ信号を増幅する増幅回路７６、電波を送信する送信アンテナ７７により構成されている。
【０１０２】
ここで、ミクサ７４としては、上記実施の形態１から実施の形態１０に示したいずれかのミクサを使用している。
【０１０３】
以上のように、この実施の形態１２によれば、上記実施の形態１から実施の形態１０に示したいずれかのミクサを送信装置に使用することにより、送信装置を小型化することができるという効果が得られる。
【０１０４】
【発明の効果】
以上のように、この発明によれば、ＦＥＴのゲート端子に所定の負電圧を印加してＬＯ波を入力し、ＦＥＴのドレイン端子にＲＦ信号を入力し、変換されたＩＦ信号をドレイン端子から出力すると共に、ＦＥＴのソース端子を接地し、ドレイン端子とソース端子とを、ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することにより、ミクサを小型化することができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるミクサを示す接続図である。
【図２】 この発明の実施の形態２によるミクサを示す接続図である。
【図３】 この発明の実施の形態３によるミクサを示す接続図である。
【図４】 この発明の実施の形態４によるミクサを示す接続図である。
【図５】 この発明の実施の形態５によるミクサを示す接続図である。
【図６】 この発明の実施の形態６によるミクサを示す接続図である。
【図７】 この発明の実施の形態７によるミクサを示す接続図である。
【図８】 この発明の実施の形態８によるミクサを示す接続図である。
【図９】 この発明の実施の形態９によるミクサを示す接続図である。
【図１０】 この発明の実施の形態１０によるミクサを示す接続図である。
【図１１】 この発明の実施の形態１１による受信装置の構成を示すブロック図である。
【図１２】 この発明の実施の形態１２による送信装置の構成を示すブロック図である。
【図１３】 従来のミクサを示す接続図である。
【図１４】 従来のミクサを示す接続図である。
【符号の説明】
１，１ａ，１ｂ，１ｃ，１ｄ ＦＥＴ、２，２ａ，２ｂ，２ｃ，２ｄ ゲート端子、３，３ａ，３ｂ，３ｃ，３ｄ ドレイン端子、４，４ａ，４ｂ，４ｃ，４ｄ ソース端子、５，５ａ，５ｂ，５ｃ，５ｄ 抵抗、６ キャパシタ、７ インダクタ、８ キャパシタ、９ インダクタ、２１ ＬＯ逆相分配器、２２ 入力端子、２３，２４ 出力端子、２５ａ，２５ｂ 抵抗、３１ ＲＦ逆相分配器、３１Ａ マーチャントバラン、３２ 入力端子、３３，３４ 出力端子、３５ａ，３５ｂ 端子、３６ａ，３６ｂ，３６ｃ，３６ｄ マイクロストリップ線路、４１，４１Ａ ＩＦ同相合成器、４１Ｂ ウィルキンソン形分配器、４２，４３ 入力端子、４４ 出力端子、４５ａ，４５ｂ 端子、４６ａ，４６ｂ インダクタ、４７ 抵抗、４８ａ，４８ｂ マイクロストリップ線路、５１ ＬＯ波端子、５２，５２ａ，５２ｂ ゲート電圧端子、５３ ＲＦ信号端子、５４ ＩＦ信号端子、６１ 受信アンテナ、６２ 低雑音増幅回路、６３ 帯域通過フィルタ、６４ 局部発振回路、６５ ミクサ、６６ 帯域通過フィルタ、６７ 復調回路、７１ 変調回路、７２ 帯域通過フィルタ、７３ 局部発振回路、７４ミクサ、７５ 帯域通過フィルタ、７６ 増幅回路、７７ 送信アンテナ。
【発明の属する技術分野】
この発明は、主としてマイクロ波帯の通信で使用されるミクサ、並びにこのミクサを使用した受信装置及び送信装置に関するものである。
【０００２】
【従来の技術】
図１３は例えば非特許文献１に記載された単一のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いたレジスティブミクサを示す図である。図において、ＦＥＴ１０１のゲート端子Ｇには、ＬＯ波端子１１１に入力された局部発振波であるＬＯ波がＬＯフィルタ１０２を介して入力されると共に、ゲート電圧端子１１２より、高周波成分を遮断するためのインダクタ１０５及びキャパシタ１０６を介して所定の負電圧が印加されている。
【０００３】
ＦＥＴ１０１のドレイン端子Ｄには、ＲＦ信号端子１１３から入力された高周波信号であるＲＦ信号がＲＦフィルタ１０３を介して入力される。ＦＥＴ１０１では、ドレイン端子Ｄに入力されたＲＦ信号が、ゲート端子Ｇに入力されたＬＯ波により、中間周波信号であるＩＦ信号に変換されてドレイン端子Ｄから出力され、ＩＦフィルタ１０４を介してＩＦ信号端子１１４から出力される。
【０００４】
このような構成のレジスティブミクサでは、ＦＥＴ１０１のドレイン端子Ｄとソース端子Ｓは直流的に接地する必要がある。すなわち、図１３では、ソース端子Ｓを直接アースに接続すると共に、図示されていないが、ドレイン端子Ｄを、ＲＦ信号やＩＦ信号にとってはインピーダンスの大きいインダクタを介して、直流的に接地する必要がある。
【０００５】
図１４は例えば非特許文献２に記載された４個のＦＥＴを使用したレジスティブリングミクサを示す接続図である。ここでは、４個のＦＥＴ２０１ａ，２０１ｂ，２０１ｃ，２０１ｄをリング状に接続している。ＬＯ波端子２１１に入力されたＬＯ波は、ＬＯバラン２０２により等振幅で互いに逆相のＬＯ波ＬＯ，ＬＯバーに分配されて出力される。ＬＯバラン２０２から出力されたＬＯ波ＬＯは、ＦＥＴ２０１ａ，２０１ｂのゲート端子Ｇにそれぞれ入力され、ＬＯ波ＬＯバーは、ＦＥＴ２０１ｃ，２０１ｄのゲート端子Ｇにそれぞれ入力される。
【０００６】
ＲＦ信号端子２１２に入力されたＲＦ信号は、ＲＦバラン２０３により等振幅で互いに逆相のＲＦ信号ＲＦ，ＲＦバーに分配されて出力される。ＲＦバラン２０３から出力されたＲＦ信号ＲＦは、ＦＥＴ２０１ａとＦＥＴ２０１ｂのドレイン端子Ｄの接続点に入力され、ＲＦ信号ＲＦバーは、ＦＥＴ２０１ｃとＦＥＴ２０１ｄのドレイン端子Ｄの接続点に入力される。
【０００７】
ＦＥＴ２０１ａ〜２０１ｄのドレイン端子Ｄに入力されたＲＦ信号ＲＦ，ＲＦバーは、ＦＥＴ２０１ａ〜２０１ｄのゲート端子Ｇに入力されたＬＯ波ＬＯ，ＬＯバーにより、等振幅で互いに同相のＩＦ信号ＩＦに変換されて、ＦＥＴ２０１ａとＦＥＴ２０１ｃのソース端子Ｓとの接続点から、また、ＦＥＴ２０１ｂとＦＥＴ２０１ｄのソース端子Ｓとの接続点から出力されて、ＩＦ同相合成器２０４にそれぞれ入力される。ＩＦ同相合成器２０４では、入力されたＩＦ信号ＩＦを合成してＩＦ信号端子２１３から出力する。
【０００８】
図１４では図示されていないが、ＦＥＴ２０１ａ〜２０１ｄのゲート端子Ｇには所定の負電圧が印加されている。また、ＲＦバラン２０３では、ＦＥＴ２０１ａ〜２０１ｄのドレイン端子Ｄを直流的に接地するために、ＲＦ信号ＲＦ，ＲＦバーの出力側を、内蔵しているマイクロストリップ線路を介して直流的に接地している。さらに、ＩＦ同相合成器２０４では、ＦＥＴ２０１ａ〜２０１ｄのソース端子Ｓを直流的に接地するために、ＩＦ信号ＩＦの２つの入力側を、ＩＦ信号にとってはインピーダンスの大きいインダクタを介して直流的に接地している。
【０００９】
このように、ＦＥＴを用いた図１３のレジスティブミクサ、及び４個のＦＥＴを用いた図１４のレジスティブリングミクサでは、ＦＥＴのゲート端子Ｇに所定の負電圧を印加し、ドレイン端子Ｄとソース端子Ｓとを直流的に接地する必要がある。しかし、ＦＥＴのドレイン端子Ｄやソース端子Ｓは、ＲＦ信号が入力されたり、ＩＦ信号が出力されたりするので、直流的には接地されていて、かつＲＦ信号やＩＦ信号にとっては高インピーダンスとなるインダクタで接地しなければならない。すなわち、直流電圧とＩＦ信号を分波するためには、例えば、ＲＦ信号やＩＦ信号の周波数が数ＭＨｚ以下の場合に、数ｕＨ以上のインダクタが必要となる。
【００１０】
【特許文献１】
特開昭６０−６４５０８号公報（第２ページ右上段）
【非特許文献１】
Ｍｉｃｒｏｗａｖｅ Ｍｉｘｅｒｓ，Ａｒｔｅｃｈ Ｈｏｕｓｅ社、ｐ．３３９−３４０，１９９６年
【非特許文献２】
Ｍ．ＳＨＩＭＯＺＡＷＡ ｅｔ．ａｌ．，“Ａ Ｂｒｏａｄｂａｎｄ ＦＥＴＲｅｓｉｓｔｉｖｅ Ｒｉｎｇ Ｍｉｘｅｒ Ｕｓｉｎｇ ａ Ｐａｒａｌｌｅｌ Ｃｏｎｎｅｃｔｅｄ Ｍａｒｃｈａｎｄ Ｂａｌｕｎ”，ＡＰＭＣ，ＷＥ４Ａ−２，ｐ．６５１−６５４，１９９８
【００１１】
【発明が解決しようとする課題】
従来のミクサは以上のように構成されているので、ＦＥＴを用いたレジスティブミクサやレジスティブリングミクサでは、ドレイン端子やソース端子を直流的に接地するためのインダクタを半導体基板上で作成すると、半導体基板の面積が大きくなり、ミクサを小型化することができないという課題があった。
【００１２】
上記課題に関連する技術として、特許文献１に開示された「ＦＥＴミクサ」がある。ここでは、ＦＥＴのゲート端子にゲートバイアス電圧を印加するためのＲＦチョークコイルを抵抗素子に置き換えることにより、小型のＦＥＴミクサを提供しているが、ＦＥＴのドレイン端子を直流的に接地するためのインダクタは必要となり、上記と同様の課題が存在する。
【００１３】
この発明は上記のような課題を解決するためになされたもので、小型化することができるミクサ、並びにこのミクサを使用した受信装置及び送信装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係るミクサは、ＦＥＴのゲート端子に所定の負電圧を印加してＬＯ波を入力し、ＦＥＴのドレイン端子にＲＦ信号を入力し、変換されたＩＦ信号をドレイン端子から出力すると共に、ＦＥＴのソース端子を接地し、ドレイン端子とソース端子とを、ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続するものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるミクサを示す接続図である。ここでは、ＦＥＴを使用したレジスティブミクサをマイクロ波帯で通信する受信装置に使用する場合を示しており、高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により、ＲＦ信号やＬＯ波より低い周波数の中間周波信号であるＩＦ信号に変換するものとする。
【００１６】
図１において、ＦＥＴ１のゲート端子２は、ゲート電圧端子５２にインダクタ７を介して接続されると共に、キャパシタ６を介してＬＯ波端子５１に接続されている。ＦＥＴ１のソース端子４は接地されている。また、ＦＥＴ１のドレイン端子３は、ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して、抵抗値が十分大きい抵抗５を介してソース端子７と接続されると共に、キャパシタ８を介してＲＦ信号端子５３に接続され、インダクタ９を介してＩＦ信号端子５４に接続されている。
【００１７】
次に動作について説明する。
ＦＥＴ１のゲート端子２には、ゲート電圧端子５２より、高周波成分を遮断するためのインダクタ７を介して所定の負電圧が印加されている。ＬＯ波端子５１より入力されたＬＯ波は、キャパシタ６により直流成分が遮断されてＦＥＴ１のゲート端子２に入力される。ＲＦ信号端子５３から入力されたＲＦ信号は、ＲＦ信号のみ通過させるキャパシタ８を介してＦＥＴ１のドレイン端子３に入力される。
【００１８】
ＦＥＴ１では、ドレイン端子３から入力されたＲＦ信号は、ゲート端子２から入力されたＬＯ波により、次式で表される周波数のＩＦ信号に変換されてドレイン端子３に出力される。
Ｆｉｆ＝Ｆｒｆ−Ｆｌｏ
ここで、Ｆｉｆ，Ｆｒｆ，Ｆｌｏは、それぞれＩＦ信号、ＲＦ信号、ＬＯ波の周波数である。ドレイン端子３に出力されたＩＦ信号は、ＬＯ波とＲＦ信号を遮断してＩＦ信号のみを通過させるインダクタ９を介して、ＩＦ信号端子５４に出力される。
【００１９】
レジスティブミクサとしてＦＥＴ１が作動している間、抵抗５によってドレイン端子３とソース端子４との間は接続されているために、抵抗５による電圧降下による電位差が生じているが、抵抗５の抵抗値がＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい場合には、抵抗５に流れる電流は微弱である。このため抵抗５による電圧降下がないものとみなせ、ドレイン端子３の電位はソース端子７の電位と等しい電位である接地電位とみなすことができるので、ドレイン端子３を直流的に接地するためのインダクタが不要となる。
【００２０】
マイクロ波帯の周波数帯で動作する図１に示すミクサの回路を半導体基板上に構成する場合に、接続した抵抗５と不要となるインダクタの大きさとを比較すると、抵抗５の方がサイズが小さく、ミクサを小型化することが可能となる。
【００２１】
以上のように、この実施の形態１によれば、ＦＥＴ１のドレイン端子３とＦＥＴ１のソース端子４との間に、ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ドレイン端子３がソース端子４の接地電位と同電位となるので、ドレイン端子３を直流的に接地するためのインダクタが不要となり、ミクサを小型化することができるという効果が得られる。
【００２２】
なお、このミクサをマイクロ波帯で通信する送信装置に使用する場合には、図１において、ＩＦ信号端子５４からＦＥＴ１のドレイン端子３に入力されたＩＦ信号を、ＬＯ波端子５１からＦＥＴ１のゲート端子２に入力されたＬＯ波によりＲＦ信号に変換して、ＦＥＴ１のドレイン端子３からＲＦ信号端子５３に出力すれば良い。
【００２３】
実施の形態２．
図２はこの発明の実施の形態２によるミクサを示す接続図である。ここでは、レジスティブリングミクサを、実施の形態１の図１と同様に受信装置に使用する場合を示している。また、図２は従来の図１４と同様に、４個のＦＥＴ１ａ，１ｂ，１ｃ，１ｄをリング状に接続し、ＬＯ波をＬＯ逆相分配器２１（図１４ではＬＯバラン２０２）で分配し、ＲＦ信号をＲＦ逆相分配器３１（図１４ではＲＦバラン２０３）で分配し、ＩＦ信号をＩＦ同相合成器４１（図１４ではＩＦ同相合成器２０４）で合成している例である。
【００２４】
なお、図２では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００２５】
図２において、ＬＯ逆相分配器２１の入力端子２２はＬＯ波端子５１に接続されている。また、ＬＯ逆相分配器２１の出力端子２３は、交流信号を遮断するために抵抗値が十分大きい抵抗２５ａを介してゲート電圧端子５２ａに接続されると共に、ＦＥＴ１ａ（第１のＦＥＴ）のゲート端子２ａとＦＥＴ１ｂ（第２のＦＥＴ）のゲート端子２ｂに接続されている。さらに、ＬＯ逆相分配器２１の出力端子２４は、交流信号を遮断するために抵抗値が十分大きい抵抗２５ｂを介してゲート電圧端子５２ｂに接続されると共に、ＦＥＴ１ｃ（第３のＦＥＴ）のゲート端子２ｃとＦＥＴ１ｄ（第４のＦＥＴ）のゲート端子２ｄに接続されている。
【００２６】
また、図２において、ＲＦ逆相分配器３１の入力端子３２はＲＦ信号端子５３に接続され、ＲＦ逆相分配器３１の出力端子３３は端子３５ａ（第１の端子）に接続され、ＲＦ逆相分配器３１の出力端子３４は端子３５ｂ（第２の端子）に接続されている。端子３５ａはＦＥＴ１ａのドレイン端子３ａとＦＥＴ１ｂのドレイン端子３ｂに接続され、端子３５ｂはＦＥＴ１ｃのドレイン端子３ｃとＦＥＴ１ｄのドレイン端子３ｄに接続されている。
【００２７】
さらに、図２において、ＦＥＴ１ａのソース端子４ａとＦＥＴ１ｃのソース端子４ｃは端子４５ａ（第３の端子）に接続され、ＦＥＴ１ｂのソース端子４ｂとＦＥＴ１ｄのソース端子４ｄは端子４５ｂ（第４の端子）に接続されている。端子４５ａはＩＦ同相合成器（ＩＦ合成器）の入力端子４２に接続され、端子４５ｂはＩＦ同相合成器４１の入力端子４３に接続され、ＩＦ同相合成器４１の出力端子４４はＩＦ信号端子５４に接続されている。
【００２８】
さらに、図２において、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａとの間に、ＦＥＴ１ａのドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５ａが接続され、ＦＥＴ１ｄのドレイン端子３ｄとソース端子４ｄとの間に、ＦＥＴ１ｄのドレイン、ソース間の内部抵抗と比較して、十分大きい抵抗値を持つ抵抗５ｄが接続されている。
【００２９】
さらに、図２に図示されていないが、ＬＯ逆相分配器２１は内部で直流電圧を遮断し、入力端子２２を介してＬＯ波端子５１に直流電圧が印加されることを防いでいる。また、ＲＦ逆相分配器３１の内部では、出力端子３３，３４をそれぞれインダクタにより直流的に接地していると共に、ＲＦ逆相分配器３１の入力端子３２を介してＲＦ信号端子５３に直流電圧が印加されることを防いでいる。ＩＦ同相合成器４１の内部では、出力端子４４への直流電圧を遮断し、ＩＦ信号端子５４に直流電圧が印加されることを防いでいる。しかし、抵抗５ａ，５ｄを接続することで、ＩＦ同相合成器４１の内部では、従来の図１４に示すＩＦ同相合成器２０４とは異なり、入力端子４２，４３をそれぞれインダクタで直流的に接地する必要がない。
【００３０】
次に動作について説明する。
ＦＥＴ１ａのゲート端子２ａ及びＦＥＴ１ｂのゲート端子２ｂには、ゲート電圧端子５２ａより、交流信号を遮断するために値が十分大きい抵抗２５ａを介して所定の負電圧が印加されている。また、ＦＥＴ１ｃのゲート端子２ｃ及びＦＥＴ１ｄのゲート端子２ｄには、ゲート電圧端子５２ｂより交流信号を遮断するために値が十分大きい抵抗２５ｂを介して所定の負電圧が印加されている。
【００３１】
ＲＦ逆相分配器３１の出力端子３３は直流的に接地されているので、端子３５ａが接地され、ＦＥＴ１ａ，１ｂのドレイン端子３ａ，３ｂが直流的に接地されると共に、ＦＥＴ１ａのドレイン、ソース間内部抵抗より十分大きい抵抗値を持つ抵抗５ａにより、ＦＥＴ１ａ，１ｃのソース端子４ａ，４ｃの電位は、ＦＥＴ１ａ，１ｂのドレイン端子３ａ，３ｂの電位と同電位の接地電位となる。
【００３２】
また、ＲＦ逆相分配器３１の出力端子３４は直流的に接地されているので、端子３５ｂが接地され、ＦＥＴ１ｃ，１ｄのドレイン端子３ｃ，３ｄが直流的に接地されると共に、ＦＥＴ１ｄのドレイン、ソース間内部抵抗より十分大きい抵抗値を持つ抵抗５ｄにより、ＦＥＴ１ｂ，１ｄのソース端子４ｂ，４ｄの電位は、ＦＥＴ１ｃ，１ｄのドレイン端子３ｃ，３ｄの電位と同電位の接地電位となる。
【００３３】
このように、ＲＦ逆相分配器３１の出力端子３３，３４が直流的に接地されていれば、ＩＦ同相合成器４１の入力端子４２，４３が直流的に接地されていなくても、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄは直流的に接地された接地電位となり、レジスティブリングミクサとしての動作が可能となる。
【００３４】
ＬＯ波端子５１に入力されたＬＯ波は、ＬＯ逆相分配器２１の入力端子２２に入力され、ＬＯ逆相分配器２１の出力端子２３と出力端子２４に等振幅で互いに逆相のＬＯ波ＬＯ，ＬＯバーに分配されて出力される。ＬＯ逆相分配器２１の出力端子２３に出力されたＬＯ波ＬＯは、ＦＥＴ１ａのゲート端子２ａ及びＦＥＴ１ｂのゲート端子２ｂに入力され、ＬＯ逆相分配器２１の出力端子２４に出力されたＬＯ波ＬＯバーは、ＦＥＴ１ｃのゲート端子２ｃ及びＦＥＴ１ｄのゲート端子２ｄに入力される。
【００３５】
ＲＦ信号端子５３に入力されたＲＦ信号は、ＲＦ逆相分配器３１の入力端子３２に入力され、ＲＦ逆相分配器３１の出力端子３３と出力端子３４に等振幅で互いに逆相のＲＦ信号ＲＦ，ＲＦバーに分配されて出力される。ＲＦ逆相分配器３１の出力端子３３に出力されたＲＦ信号ＲＦは、端子３５ａを介して、ＦＥＴ１ａのドレイン端子３ａ及びＦＥＴ１ｂのドレイン端子３ｂに入力され、ＲＦ逆相分配器３１の出力端子３４に出力されたＲＦ信号ＲＦバーは、端子３５ｂを介して、ＦＥＴ１ｃのドレイン端子３ｃ及びＦＥＴ１ｄのドレイン端子３ｄに入力される。
【００３６】
ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄに入力されたＲＦ信号ＲＦ，ＲＦバーは、ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄに入力されたＬＯ波ＬＯ，ＬＯバーにより、等振幅で互いに同相のＩＦ信号ＩＦに変換されて、ＦＥＴ１ａのソース端子４ａとＦＥＴ１ｃのソース端子４ｃとの接続点と、ＦＥＴ１ｂのソース端子４ｂとＦＥＴ１ｄのソース端子４ｄとの接続点から出力されて、それぞれ端子４５ａ，４５ｂを介して、ＩＦ同相合成器４１の入力端子４２，４３に入力される。ＩＦ同相合成器４１では、入力されたＩＦ信号ＩＦを合成して、出力端子４４を介してＩＦ信号端子５４から出力する。
【００３７】
この実施の形態２では、ＲＦ逆相分配器３１の出力端子３３，３４を内部でインダクタで直流的に接地しているが、その代わりに、端子３５ａ，３５ｂをインダクタで直流的に接地しても良く、又は端子４５ａ，４５ｂをインダクタで直流的に接地しても良く、又はＩＦ同相合成器４１の入力端子４２，４３を内部でインダクタで直流的に接地しても良い。
【００３８】
また、この実施の形態２では、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａとを抵抗５ａで接続し、ＦＥＴ１ｄのドレイン端子３ｄとソース端子４ｄとを抵抗５ｄで接続しているが、ＲＦ逆相分配器３１側、すなわち、端子３５ａ，３５ｂ側をインダクタで直流的に接地した場合には、ＦＥＴ１ａとＦＥＴ１ｂ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｃとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。また、ＩＦ同相合成器４１側、すなわち、端子４５ａ，４５ｂ側をインダクタで直流的に接地した場合には、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００３９】
レジスティブリングミクサでは、ＩＦ信号の周波数はＬＯ波及びＲＦ信号の周波数よりも低く、マイクロ波帯に用いられるインダクタは、半導体基板上で大きな面積を占有するために、抵抗５ａ，５ｄを追加しても、ＩＦ同相合成器４１の入力端子４２，４３を直流的に接地するためのインダクタを不要とした方が、より半導体基板を小型化できる。
【００４０】
以上のように、この実施の形態２によれば、端子３５ａ，３５ｂ側、又は端子４５ａ，４５ｂ側を直流的に接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができるという効果が得られる。
【００４１】
実施の形態３．
図３はこの発明の実施の形態３によるミクサを示す接続図である。ここでは、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。この実施の形態３では、図３に示すように、全てのＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分抵抗値の大きい抵抗５ａ，５ｂ，５ｃ，５ｄで接続する。その他の接続は実施の形態２の図２と同じである。
【００４２】
なお、図３では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００４３】
次に動作について説明する。
４つのＦＥＴ１ａ〜１ｄをリング状に配置したレジスティブリングミクサの場合には、各ＦＥＴ１ａ〜１ｄが全く同じ動作をすることが望ましい。各ＦＥＴ１ａ〜１ｄの動作がわずかに異なる場合には、それぞれのＬＯ波の振幅や位相の関係が完全に等振幅、逆相とならず、ＬＯ波が端子４５ａ，４５ｂへ漏洩する可能性があり、同様にＲＦ信号も端子４５ａ，４５ｂへ漏洩する可能性がある。
【００４４】
また、端子４５ａ，４５ｂから出力されるＩＦ信号の位相関係が完全に同相とならない場合には、ＩＦ同相合成器４１の出力端子４４におけるＩＦ信号の出力電力が低下する。実施の形態２の図２に示すように、２つのＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続した場合よりも、図３に示すように、４つの全てのＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを抵抗５ａ〜５ｄでそれぞれ接続した場合の方が、各ＦＥＴ１ａ〜１ｄの動作がより近い状態となり、ＬＯ波やＲＦ信号の端子４５ａ，４５ｂへの漏洩をさらに抑圧することができ、ＩＦ信号をさらに効率良く取り出すことが可能となる。
【００４５】
以上のように、この実施の形態３によれば、端子３５ａ，３５ｂ側、又は端子４５ａ，４５ｂ側を直流的に接地し、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれ、ＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩をさらに抑圧することが可能となり、ＩＦ信号をさらに効率良く取り出すことができるという効果が得られる。
【００４６】
実施の形態４．
図４はこの発明の実施の形態４によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。図４に示すように、この実施の形態４では、実施の形態２の図２におけるＲＦ逆相分配器３１として、マイクロストリップ線路３６ａ，３６ｂ，３６ｃ，３６ｄを使用したマーチャントバラン３１Ａを使用している。その他の接続は実施の形態２の図２と同じである。
【００４７】
なお、図４では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００４８】
次に動作について説明する。
図４に示すように、マーチャントバラン３１Ａの出力端子３３，３４は内部でマイクロストリップ線路３６ｃ，３６ｄにより直流的に接地されているため、端子３５ａ，３５ｂ側又は端子４５ａ，４５ｂ側を直流的に接地するためのインダクタが不要となり、ミクサを小型化できる。
【００４９】
この実施の形態４では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、ＦＥＴ１ａとＦＥＴ１ｂ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｃとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００５０】
また、この実施の形態４では、マーチャントバラン３１Ａを使用しているが、例えばラットレース回路等を逆相分配器として使用することも可能で、図４と同様の動作をするレジスティブリングミクサを構成可能である。
【００５１】
以上のように、この実施の形態４によれば、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続し、ＲＦ逆相分配器３１として、出力端子３３，３４が直流的に接地されたマーチャントバラン３１Ａを使用することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【００５２】
また、この実施の形態４では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００５３】
実施の形態５．
図５はこの発明の実施の形態５によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。この実施の形態５では、図５に示すように、実施の形態２の図２のＩＦ同相合成器４１を、直列接続のインダクタ４６ａ，４６ｂで入力端子４２，４３を直流的に接続したＩＦ同相合成器４１Ａとしたもので、この場合、図５では省略されているが、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されている。その他の接続は実施の形態２の図２と同じである。
【００５４】
次に動作について説明する。
図５に示すように、ＩＦ同相合成器４１Ａの入力端子４２，４３は、直列接続のインダクタ４６ａ，４６ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されていれば、抵抗５ａ，５ｄにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタの数をさらに削減することができ、ミクサを小型化できる。
【００５５】
また、ＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂの値を適当な値に設定すれば、ＩＦ信号よりも高い周波数のＬＯ波やＲＦ信号の漏洩波を抑圧するフィルタ機能を有するＩＦ同相合成器４１Ａを構成することもできる。
【００５６】
この実施の形態５では、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方をインダクタで直流的に接地しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地しても良い。
【００５７】
また、この実施の形態５では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地した場合に、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００５８】
以上のように、この実施の形態５によれば、ＲＦ逆相分配器３１の出力端子３３，３４、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続し、入力端子４２，４３が直流的に接続されたＩＦ同相合成器４１Ａを使用することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００５９】
また、この実施の形態５では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００６０】
実施の形態６．
図６はこの発明の実施の形態６によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。この実施の形態６では、図６に示すように、実施の形態２の図２のＩＦ同相合成器４１を、抵抗４７とマイクロストリップ線路４８ａ，４８ｂで構成され、入力端子４２，４３がマイクロストリップ線路４８ａ，４８ｂにより直流的に接続された同相分配器の一種であるウィルキンソン形分配器４１Ｂとしたものである。この場合、図６では省略されているが、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されている。その他の接続は実施の形態２の図２と同じである。
【００６１】
次に動作について説明する。
図６に示すように、ウィルキンソン形分配器４１Ｂの入力端子４２，４３は、マイクロストリップ線路４８ａ，４８ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されていれば、抵抗５ａ，５ｄにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタの数をさらに削減することができ、ミクサを小型化できる。
【００６２】
また、ウィルキンソン形分配器４１Ｂは、低域通過形のフィルタとしても動作するので、ＬＯ波やＲＦ信号の漏洩波を抑圧することが可能である。
【００６３】
この実施の形態６では、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方をインダクタで直流的に接地しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかを、インダクタで直流的に接地しても良い。
【００６４】
また、この実施の形態６では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地した場合に、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００６５】
以上のように、この実施の形態６によれば、ＲＦ逆相分配器３１の出力端子３３，３４、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続し、入力端子４２，４３が直流的に接続されたウィルキンソン形分配器４１Ｂを使用することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００６６】
また、この実施の形態６では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００６７】
なお、実施の形態２から実施の形態６に示すレジスティブリングミクサを送信装置に使用する場合は、ＩＦ信号端子５４よりＩＦ信号を入力して、ＩＦ同相合成器４１，４１Ａ，４１ＢをＩＦ同相分配器として使用し、ＦＥＴ１ａ〜１ｄでは、ＩＦ同相分配器から入力されたＩＦ信号を、ＬＯ逆相分配器２１から入力されたＬＯ波によりＲＦ信号に変換し、ＲＦ逆相分配器３１，３１ＡをＲＦ逆相合成器として使用し、変換されたＲＦ信号を入力して、ＲＦ信号端子５３へＲＦ信号を出力する。
【００６８】
また、実施の形態２から実施の形態４に示すレジスティブリングミクサを送信装置に使用する場合には、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＩＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＲＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相合成器、ＩＦ逆相分配器を使用する場合がある。
【００６９】
実施の形態７．
図７はこの発明の実施の形態７によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。実施の形態２の図２では、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号を、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄから取り出しＩＦ同相合成器４１に入力していたが、この実施の形態７では、図７に示すように、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号を、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄから取り出しＩＦ同相合成器４１に入力し、端子４５ａ，４５ｂを接地している。
【００７０】
この場合、ＩＦ同相合成器４１の入力端子４２，４３をインダクタで直流的に接地する必要がなく、さらに、ＲＦ逆相分配器３１の出力端子３３，３４もインダクタで直流的に接地する必要はない。その他の接続は、実施の形態２の図２と同じである。
【００７１】
なお、図７では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００７２】
次に動作について説明する。
この実施の形態７では、端子４５ａ，４５ｂが接地されているので、抵抗５ａ，５ｄにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄと、ソース端子４ａ〜４ｄは接地電位とみなすことができ、ＩＦ同相合成器４１の入力端子４２，４３をインダクタで直流的に接地しなくても、さらに、ＲＦ逆相分配器３１の出力端子３３，３４もインダクタで直流的に接地しなくても、レジスティブリングミキサとしての動作が可能となる。
【００７３】
ＬＯ波及びＲＦ信号は、実施の形態２と同様にＦＥＴ１ａ〜１ｄに入力され、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号が、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄから取り出されてＩＦ同相合成器４１に入力される。その他の動作は実施の形態２と同様である。
【００７４】
この実施の形態７では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００７５】
以上のように、この実施の形態７によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、端子４５ａ，４５ｂを接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【００７６】
また、この実施の形態７では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００７７】
実施の形態８．
図８はこの発明の実施の形態８によるミクサを示す接続図であり、実施の形態７の図７と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図７と同じ符号は同一のものを示している。図８に示すように、この実施の形態８では、実施の形態７の図７におけるＲＦ逆相分配器３１として、マイクロストリップ線路３６ａ，３６ｂ，３６ｃ，３６ｄを使用したマーチャントバラン３１Ａを使用し、端子４５ａ，４５ｂを開放としている。その他の接続は実施の形態７の図７と同じである。
【００７８】
なお、図８では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００７９】
次に動作について説明する。
図８に示すように、マーチャントバラン３１Ａの出力端子３３，３４は内部でマイクロストリップ線路３６ｃ，３６ｄにより直流的に接地されているため、端子３５ａ，３５ｂを直流的に接地するためのインダクタが不要となり、ミクサを小型化できる。
【００８０】
この実施の形態８では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、ＦＥＴ１ａとＦＥＴ１ｂ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｃとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００８１】
また、この実施の形態８ではマーチャントバラン３１Ａを使用しているが、例えばラットレース回路等を逆相分配器として使用することも可能で、図８と同様の動作をするレジスティブリングミクサを構成可能である。
【００８２】
以上のように、この実施の形態８によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、ＲＦ逆相分配器３１として、出力端子３３，３４が直流的に接地されたマーチャントバラン３１Ａを使用し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【００８３】
また、この実施の形態８では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００８４】
実施の形態９．
図９はこの発明の実施の形態９によるミクサを示す接続図であり、実施の形態７の図７と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図７と同じ符号は同一のものを示している。この実施の形態９では、図９に示すように、実施の形態７の図７のＩＦ同相合成器４１を、直列接続のインダクタ４６ａ，４６ｂで入力端子４２，４３を直流的に接続したＩＦ同相合成器４１Ａとし、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａ間のみに抵抗５ａを接続している。その他の接続は実施の形態７の図７と同じである。
【００８５】
次に動作について説明する。
図９に示すように、ＩＦ同相合成器４１Ａの入力端子４２，４３は、直列接続のインダクタ４６ａ，４６ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、端子４５ａ，４５ｂが接地されているので、抵抗５ａにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できる。
【００８６】
また、ＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂの値を適当な値に設定すれば、ＩＦ信号よりも高い周波数のＬＯ波やＲＦ信号の漏洩波を抑圧するフィルタ機能を有するＩＦ同相合成器４１Ａを構成することもできる。
【００８７】
この実施の形態９では、ＦＥＴ１ａ，１ｄのドレイン端子３ａとソース端子４ａ間に抵抗５ａを接続しているが、ＦＥＴ１ｂ〜１ｄのいずれか１つのＦＥＴ１のドレイン端子３とソース端子４間に抵抗５を接続しても良い。
【００８８】
以上のように、この実施の形態９によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、端子４５ａ，４５ｂを接地し、入力端子４２，４３が直流的に接続されたＩＦ同相合成器４１Ａを使用し、ＦＥＴ１ａ〜１ｄのうち１個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００８９】
また、この実施の形態９では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００９０】
実施の形態１０．
図１０はこの発明の実施の形態１０によるミクサを示す接続図であり、実施の形態７の図７と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図７と同じ符号は同一のものを示している。この実施の形態１０では、図１０に示すように、実施の形態７の図７のＩＦ同相合成器４１を、抵抗４７とマイクロストリップ線路４８ａ，４８ｂで構成され、入力端子４２，４３が直流的に接続された同相分配器の一種であるウィルキンソン形分配器４１Ｂとし、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａ間のみに抵抗５ａを接続している。その他の接続は実施の形態７の図７と同じである。
【００９１】
次に動作について説明する。
図１０に示すように、ウィルキンソン形分配器４１Ｂの入力端子４２，４３は、マイクロストリップ線路４８ａ，４８ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、端子４５ａ，４５ｂが接地されているので、抵抗５ａにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できる。
【００９２】
また、ウィルキンソン形分配器４１Ｂは、低域通過形のフィルタとしても動作するので、ＬＯ波やＲＦ信号の漏洩波を抑圧することが可能である。
【００９３】
また、この実施の形態１０では、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａ間に抵抗５ａを接続しているが、ＦＥＴ１ｂ〜１ｄのいずれか１つのＦＥＴ１のドレイン端子３とソース端子４間に抵抗５を接続しても良い。
【００９４】
以上のように、この実施の形態１０によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、端子４５ａ，４５ｂを接地し、入力端子４２，４３が直流的に接続されたウィルキンソン形分配器４１Ｂを使用し、ＦＥＴ１ａ〜１ｄのうち１個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００９５】
また、この実施の形態１０では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００９６】
なお、実施の形態７から実施の形態１０に示すレジスティブリングミクサを送信装置に使用する場合は、ＩＦ信号端子５４よりＩＦ信号を入力して、ＩＦ同相合成器４１，４１Ａ，４１ＢをＩＦ同相分配器として使用し、ＦＥＴ１ａ〜１ｄでは、ＩＦ同相分配器から入力されたＩＦ信号を、ＬＯ逆相分配器２１から入力されたＬＯ波によりＲＦ信号に変換し、ＲＦ逆相分配器３１，３１ＡをＲＦ逆相合成器として使用し、変換されたＲＦ信号を入力して、ＲＦ信号端子５３へＲＦ信号を出力する。
【００９７】
また、実施の形態７から実施の形態８に示すレジスティブリングミクサを送信装置に使用する場合には、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＩＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＲＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相合成器、ＩＦ逆相分配器を使用する場合がある。
【００９８】
実施の形態１１．
図１１はこの発明の実施の形態１１による受信装置の構成を示すブロック図である。図に示すように、電波を受信する受信アンテナ６１、受信した電波を増幅してＲＦ信号を出力する低雑音増幅回路６２、不要波除去のための帯域通過フィルタ６３、ＬＯ波を生成する局部発振回路６４、帯域通過フィルタ６３からのＲＦ信号を局部発振回路６４からのＬＯ波によりＩＦ信号に変換するミクサ６５、不要波除去のための帯域通過フィルタ６６、帯域通過フィルタ６６から出力されるＩＦ信号からデータを復調する復調回路６７により構成されている。
【００９９】
ここで、ミクサ６５としては、実施の形態１から実施の形態１０に示したいずれかのミクサを使用している。
【０１００】
以上のように、この実施の形態１１によれば、上記実施の形態１から実施の形態１０に示したいずれかのミクサを受信装置に使用することにより、受信装置を小型化することができるという効果が得られる。
【０１０１】
実施の形態１２．
図１２はこの発明の実施の形態１２による送信装置の構成を示すブロック図である。図に示すように、データを変調してＩＦ信号を出力する変調回路７１、不要波除去のための帯域通過フィルタ７２、ＬＯ波を生成する局部発振回路７３、帯域通過フィルタ７２からのＩＦ信号を局部発振回路７３からのＬＯ波によりＲＦ信号に変換するミクサ７４、不要波除去のための帯域通過フィルタ７５、ＲＦ信号を増幅する増幅回路７６、電波を送信する送信アンテナ７７により構成されている。
【０１０２】
ここで、ミクサ７４としては、上記実施の形態１から実施の形態１０に示したいずれかのミクサを使用している。
【０１０３】
以上のように、この実施の形態１２によれば、上記実施の形態１から実施の形態１０に示したいずれかのミクサを送信装置に使用することにより、送信装置を小型化することができるという効果が得られる。
【０１０４】
【発明の効果】
以上のように、この発明によれば、ＦＥＴのゲート端子に所定の負電圧を印加してＬＯ波を入力し、ＦＥＴのドレイン端子にＲＦ信号を入力し、変換されたＩＦ信号をドレイン端子から出力すると共に、ＦＥＴのソース端子を接地し、ドレイン端子とソース端子とを、ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することにより、ミクサを小型化することができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるミクサを示す接続図である。
【図２】 この発明の実施の形態２によるミクサを示す接続図である。
【図３】 この発明の実施の形態３によるミクサを示す接続図である。
【図４】 この発明の実施の形態４によるミクサを示す接続図である。
【図５】 この発明の実施の形態５によるミクサを示す接続図である。
【図６】 この発明の実施の形態６によるミクサを示す接続図である。
【図７】 この発明の実施の形態７によるミクサを示す接続図である。
【図８】 この発明の実施の形態８によるミクサを示す接続図である。
【図９】 この発明の実施の形態９によるミクサを示す接続図である。
【図１０】 この発明の実施の形態１０によるミクサを示す接続図である。
【図１１】 この発明の実施の形態１１による受信装置の構成を示すブロック図である。
【図１２】 この発明の実施の形態１２による送信装置の構成を示すブロック図である。
【図１３】 従来のミクサを示す接続図である。
【図１４】 従来のミクサを示す接続図である。
【符号の説明】
１，１ａ，１ｂ，１ｃ，１ｄ ＦＥＴ、２，２ａ，２ｂ，２ｃ，２ｄ ゲート端子、３，３ａ，３ｂ，３ｃ，３ｄ ドレイン端子、４，４ａ，４ｂ，４ｃ，４ｄ ソース端子、５，５ａ，５ｂ，５ｃ，５ｄ 抵抗、６ キャパシタ、７ インダクタ、８ キャパシタ、９ インダクタ、２１ ＬＯ逆相分配器、２２ 入力端子、２３，２４ 出力端子、２５ａ，２５ｂ 抵抗、３１ ＲＦ逆相分配器、３１Ａ マーチャントバラン、３２ 入力端子、３３，３４ 出力端子、３５ａ，３５ｂ 端子、３６ａ，３６ｂ，３６ｃ，３６ｄ マイクロストリップ線路、４１，４１Ａ ＩＦ同相合成器、４１Ｂ ウィルキンソン形分配器、４２，４３ 入力端子、４４ 出力端子、４５ａ，４５ｂ 端子、４６ａ，４６ｂ インダクタ、４７ 抵抗、４８ａ，４８ｂ マイクロストリップ線路、５１ ＬＯ波端子、５２，５２ａ，５２ｂ ゲート電圧端子、５３ ＲＦ信号端子、５４ ＩＦ信号端子、６１ 受信アンテナ、６２ 低雑音増幅回路、６３ 帯域通過フィルタ、６４ 局部発振回路、６５ ミクサ、６６ 帯域通過フィルタ、６７ 復調回路、７１ 変調回路、７２ 帯域通過フィルタ、７３ 局部発振回路、７４ミクサ、７５ 帯域通過フィルタ、７６ 増幅回路、７７ 送信アンテナ。
Claims (17)
- 高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換するＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を使用したミクサにおいて、
上記ＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記ＦＥＴのドレイン端子に上記ＲＦ信号を入力し、変換された上記ＩＦ信号を上記ドレイン端子から出力すると共に、上記ＦＥＴのソース端子を接地し、上記ドレイン端子と上記ソース端子とを、上記ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。 - 中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換するＦＥＴを使用したミクサにおいて、
上記ＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記ＦＥＴのドレイン端子に上記ＩＦ信号を入力し、変換された上記ＲＦ信号を上記ドレイン端子から出力すると共に、上記ＦＥＴのソース端子を接地し、上記ドレイン端子と上記ソース端子とを、上記ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。 - 高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＲＦ信号を入力し、上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子から、変換された上記ＩＦ信号を出力すると共に、
上記第１から第４の端子のうち少なくとも１つの端子を直流的に接地し、上記第１から第４のＦＥＴのうち少なくとも２つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。 - 中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子に上記ＩＦ信号を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子から、変換された上記ＲＦ信号を出力すると共に、
上記第１から第４の端子のうち少なくとも１つの端子を直流的に接地し、上記第１から第４のＦＥＴのうち少なくとも２つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。 - 第１の端子及び第２の端子、又は第３の端子及び第４の端子を直流的に接地し、第１から第４のＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とする請求項３又は請求項４記載のミクサ。
- 第１及び第２の端子にＲＦ信号を入力する際に、又は上記第１及び第２の端子から変換されたＲＦ信号を出力する際に、マイクロストリップ線路で構成されたマーチャントバランを使用し、上記マイクロストリップ線路により上記第１及び第２の端子を直流的に接地することを特徴とする請求項３又は請求項４記載のミクサ。
- 第３及び第４の端子から変換されたＩＦ信号を出力する際に、又は上記第３及び第４の端子にＩＦ信号を入力する際に、インダクタで構成されたＩＦ合成器又はＩＦ分配器を使用し、上記インダクタにより上記第３及び第４の端子を直流的に接続し、第１から第４の端子のいずれかを直流的に接地することを特徴とする請求項３又は請求項４記載のミクサ。
- 第３及び第４の端子から変換されたＩＦ信号を出力する際に、又は上記第３及び第４の端子にＩＦ信号を入力する際に、抵抗とマイクロストリップ線路で構成されたウィルソン型分配器を使用し、上記マイクロストリップ線路により上記第３及び第４の端子を直流的に接続し、第１から第４の端子のいずれかを直流的に接地することを特徴とする請求項３又は請求項４記載のミクサ。
- 高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＲＦ信号を入力し、上記第１及び第２の端子から変換された上記ＩＦ信号を出力すると共に、
上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子を接地し、上記第１から第４のＦＥＴのうち少なくとも１つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。 - 中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＩＦ信号を入力し、上記第１及び第２の端子から変換された上記ＲＦ信号を出力すると共に、
上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子を接地し、上記第１から第４のＦＥＴのうち少なくとも１つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。 - 第１から第４のＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とする請求項９又は請求項１０記載のミクサ。
- 第１及び第２の端子から変換されたＩＦ信号を出力する際に、又は上記第１及び第２の端子にＩＦ信号を入力する際に、インダクタで構成されたＩＦ合成器又はＩＦ分配器を使用し、上記インダクタにより上記第１及び第２の端子を直流的に接続することを特徴とする請求項９又は請求項１０記載のミクサ。
- 第１及び第２の端子から変換されたＩＦ信号を出力する際に、又は上記第１及び第２の端子にＩＦ信号を入力する際に、抵抗とマイクロストリップ線路で構成されたウィルソン型分配器を使用し、上記マイクロストリップ線路により上記第１及び第２の端子を直流的に接続することを特徴とする請求項９又は請求項１０記載のミクサ。
- 高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＲＦ信号を入力し、上記第１及び第２の端子から変換された上記ＩＦ信号を出力すると共に、
上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続し、上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続し、上記第１及び第２の端子に上記ＲＦ信号を入力する際に、マイクロストリップ線路で構成されたマーチャントバランを使用し、上記マイクロストリップ線路により上記第１及び第２の端子を直流的に接地し、上記第１から第４のＦＥＴのうちの少なくとも２つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。 - 中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＩＦ信号を入力し、上記第１及び第２の端子から変換された上記ＲＦ信号を出力すると共に、
上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続し、上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続し、上記第１及び第２の端子から変換されたＲＦ信号を出力する際に、マイクロストリップ線路で構成されたマーチャントバランを使用し、上記マイクロストリップ線路により上記第１及び第２の端子を直流的に接地し、上記第１から第４のＦＥＴのうちの少なくとも２つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。 - 受信した高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換してデータを復調する受信装置において、
請求項１、請求項３、請求項９、又は請求項１４のいずれか１項記載のミクサを使用することを特徴とする受信装置。 - データを変調した中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換して送信する送信装置において、
請求項２、請求項４、請求項１０、又は請求項１５のいずれか１項記載のミクサを使用することを特徴とする送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002357045A JP4245342B2 (ja) | 2002-12-09 | 2002-12-09 | ミクサ、受信装置及び送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002357045A JP4245342B2 (ja) | 2002-12-09 | 2002-12-09 | ミクサ、受信装置及び送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004193777A JP2004193777A (ja) | 2004-07-08 |
| JP4245342B2 true JP4245342B2 (ja) | 2009-03-25 |
Family
ID=32757206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002357045A Expired - Fee Related JP4245342B2 (ja) | 2002-12-09 | 2002-12-09 | ミクサ、受信装置及び送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4245342B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10523156B2 (en) * | 2017-06-29 | 2019-12-31 | Hrl Laboratories, Llc | Mixer with series connected active devices |
-
2002
- 2002-12-09 JP JP2002357045A patent/JP4245342B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004193777A (ja) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057714A (en) | Double balance differential active ring mixer with current shared active input balun | |
| JP3252639B2 (ja) | 検波器及び受信装置並びに送信装置 | |
| US8797111B2 (en) | Poly-phase filter, and a single-side band mixer including the same | |
| US8412134B2 (en) | Filter circuit, wireless transmitter, and wireless receiver | |
| EP1424770A1 (en) | Balanced sub-harmonic mixer | |
| EP1653695A2 (en) | I/Q quadrature demodulator with single common voltage to current input stage for both I and Q | |
| JP2004166204A (ja) | 周波数変換器および無線送受信機 | |
| US7085548B1 (en) | Harmonic mixer | |
| JPH1070481A (ja) | 中間周波数信号発生装置、周波数変換装置、送信装置、受信装置及び送、受信装置 | |
| JP2021523644A (ja) | ミリ波５ｇ通信用ブロードバンドｍｉｍｏ受信機のための送信／受信（ｔ／ｒ）スイッチ及び受信機フロントエンドのワイドバンドマッチング共設計法 | |
| US7509112B2 (en) | Wideband image rejection mixer | |
| EP1432117A1 (en) | Oscillator, transmission circuit, and radio apparatus | |
| US5736840A (en) | Phase shifter and communication system using the phase shifter | |
| US8190117B2 (en) | Mixer circuit and radio communication device using the same | |
| JP4245342B2 (ja) | ミクサ、受信装置及び送信装置 | |
| US7512394B2 (en) | Wideband up-conversion mixer | |
| US6970687B1 (en) | Mixer | |
| JP3560774B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器 | |
| Campbell et al. | An integrated IQ mixer for software-defined radio applications | |
| JPH11186852A (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、送信装置および受信装置 | |
| JP2004193779A (ja) | ミクサ、受信装置及び送信装置 | |
| JP4066295B2 (ja) | 偶高調波ミクサ | |
| JP3169600B2 (ja) | 高周波モジュール | |
| JP3717721B2 (ja) | 周波数低倍回路及びそれを用いた無線通信装置 | |
| JP3545291B2 (ja) | ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071026 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071026 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071026 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |