JPS63308350A - 絶縁層の形成方法 - Google Patents
絶縁層の形成方法Info
- Publication number
- JPS63308350A JPS63308350A JP14427387A JP14427387A JPS63308350A JP S63308350 A JPS63308350 A JP S63308350A JP 14427387 A JP14427387 A JP 14427387A JP 14427387 A JP14427387 A JP 14427387A JP S63308350 A JPS63308350 A JP S63308350A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- pressure
- voids
- semiconductor substrate
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 239000001307 helium Substances 0.000 claims abstract description 15
- 229910052734 helium Inorganic materials 0.000 claims abstract description 15
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000011521 glass Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 6
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 39
- 239000000758 substrate Substances 0.000 abstract description 14
- 239000007789 gas Substances 0.000 abstract description 12
- 239000011229 interlayer Substances 0.000 abstract description 4
- 229910001220 stainless steel Inorganic materials 0.000 abstract description 2
- 239000010935 stainless steel Substances 0.000 abstract description 2
- 239000005360 phosphosilicate glass Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 210000004709 eyebrow Anatomy 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 210000003128 head Anatomy 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000007038 hydrochlorination reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 239000005365 phosphate glass Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
微小な間隔で配列された複数の配線が形成された半導体
装置チップ表面に眉間絶縁層を形成する場合、前記層間
絶縁層の表面を平坦化するための熱処理（リフロー処理
）を高圧のヘリウム雰囲気中で行うことによって、配線
間の微小間隙における絶縁層に閉じ込められた気泡によ
るボイドの発生を防止する。
装置チップ表面に眉間絶縁層を形成する場合、前記層間
絶縁層の表面を平坦化するための熱処理（リフロー処理
）を高圧のヘリウム雰囲気中で行うことによって、配線
間の微小間隙における絶縁層に閉じ込められた気泡によ
るボイドの発生を防止する。
本発明は半導体装置における眉間絶縁層に係り。
とくに層間絶縁層の表面を平坦化するための熱処理方法
に関する。
に関する。
多くの半導体装置においては多層配線が用いられている
。この多層配線構造における眉間絶縁層として、珪燐酸
ガラス（ＰＳＧ ）あるいはＰＳＧより低い温度で溶融
する硼珪燐酸ガラス（ＢＰＳＧ）の膜が主として里いら
れている。
。この多層配線構造における眉間絶縁層として、珪燐酸
ガラス（ＰＳＧ ）あるいはＰＳＧより低い温度で溶融
する硼珪燐酸ガラス（ＢＰＳＧ）の膜が主として里いら
れている。
これらＰＳＧおよびＢＰＳＧの膜は１通常、化学気相成
長法（ＣＶＤ ’）により、４００℃程度の比較的低温
で、半導体装置基板の上に形成される。ＣＶＤにより形
成されたままのＰＳＧ膜等の表面は、下地の配線等によ
る凹凸を反映して平坦でなく、この上に上層の配線層を
形成すると１段差部分での断線もしくは導通不良等の不
都合が生じやすい。このために、これらのＰＳＧ等の膜
を形成したのち、半導体装置基板を、 ＰＳＧ等の膜が
流動性を示すような温度で熱処理し、これらＰＳＧ等の
眉間絶縁層の表面を平坦化することが行われている。こ
の熱処理は、従来、窒素ガス中で行われていた。
長法（ＣＶＤ ’）により、４００℃程度の比較的低温
で、半導体装置基板の上に形成される。ＣＶＤにより形
成されたままのＰＳＧ膜等の表面は、下地の配線等によ
る凹凸を反映して平坦でなく、この上に上層の配線層を
形成すると１段差部分での断線もしくは導通不良等の不
都合が生じやすい。このために、これらのＰＳＧ等の膜
を形成したのち、半導体装置基板を、 ＰＳＧ等の膜が
流動性を示すような温度で熱処理し、これらＰＳＧ等の
眉間絶縁層の表面を平坦化することが行われている。こ
の熱処理は、従来、窒素ガス中で行われていた。
しかしながら、半導体装置の微細化にともなって、眉間
絶縁層にボイドが生じやすくなってきた。
絶縁層にボイドが生じやすくなってきた。
第２図に、上記のようなボイド２０が発生している眉間
絶縁層２１とその下の半導体基板２２および配線２３の
断面を示す。配線２３はポリシリコンのような耐熱性の
材料から形成されている。図示のように２配線２３０幅
および高さは１μｍ程度であり、配線２３の間の間隙は
０．８〜１μ繭である。このように。
絶縁層２１とその下の半導体基板２２および配線２３の
断面を示す。配線２３はポリシリコンのような耐熱性の
材料から形成されている。図示のように２配線２３０幅
および高さは１μｍ程度であり、配線２３の間の間隙は
０．８〜１μ繭である。このように。
ボイド２０は配線２３の間の間隙を満たしているＰＳＧ
等から成る絶縁層に発生し、配線間の距離が微小になる
ほど発生しやすく、配線間距離がある程度大きくなると
発生しない。
等から成る絶縁層に発生し、配線間の距離が微小になる
ほど発生しやすく、配線間距離がある程度大きくなると
発生しない。
上記のように、距離が小さくなると配線間にボイドが発
生しやすくなる理由は１次のように考えられる。すなわ
ち、 ＣＶＤにより半導体基板上に形成された直後の眉
間絶縁層は第３図の模式図に示すような断面図形状を有
している。図示のように。
生しやすくなる理由は１次のように考えられる。すなわ
ち、 ＣＶＤにより半導体基板上に形成された直後の眉
間絶縁層は第３図の模式図に示すような断面図形状を有
している。図示のように。
成膜したままの状態のＰＳＧあるいはＢＰＳＧの膜２４
は。
は。
配線２３の頭部近傍では横方向に厚く、これに比して配
線２３の間では比較的薄く、その結果、配線２３の間の
深い所に広い空間が存在する。このようなＰＳＧ等の膜
２４を熱処理して溶融すると、隣接する配線２３の頭部
に生成しているＰＳＧ等の膜２４同志が先に融着し、そ
の下方に存在する前記広い空間内の気体（従来は窒素）
を閉じ込めてしまう。このようにして水塩化熱処理時の
雰囲気ガスが眉間絶縁層内にボイドとして残ってしまう
のである。
線２３の間では比較的薄く、その結果、配線２３の間の
深い所に広い空間が存在する。このようなＰＳＧ等の膜
２４を熱処理して溶融すると、隣接する配線２３の頭部
に生成しているＰＳＧ等の膜２４同志が先に融着し、そ
の下方に存在する前記広い空間内の気体（従来は窒素）
を閉じ込めてしまう。このようにして水塩化熱処理時の
雰囲気ガスが眉間絶縁層内にボイドとして残ってしまう
のである。
上記のボイドは、眉間絶縁層にコンタクト穴を形成する
ためのエツチング工程等において、その上方のＰＳＧ等
の膜が除去され、外気と通じた状態となることがある。
ためのエツチング工程等において、その上方のＰＳＧ等
の膜が除去され、外気と通じた状態となることがある。
すなわち、眉間絶縁層内に閉じ込められた空間ではなく
、Ｎ間絶縁層に生じた穴となる。このような穴は、その
上に上層配線が形成された場合に段差となり、断線や導
通不良の原因となり、また、前記エツチングにおいて用
いられた処理剤等が残留し、眉間絶縁層の上に形成され
た配線を腐食して断線を生じる等の不都合があった。
、Ｎ間絶縁層に生じた穴となる。このような穴は、その
上に上層配線が形成された場合に段差となり、断線や導
通不良の原因となり、また、前記エツチングにおいて用
いられた処理剤等が残留し、眉間絶縁層の上に形成され
た配線を腐食して断線を生じる等の不都合があった。
上記従来の眉間絶縁層形成における問題点は。
微小な間隔で配列された複数の配線を有する半導体装置
チップの表面に生成され珪燐酸系または硼珪燐酸系ガラ
ス層を高圧のヘリウム雰囲気中で加熱してリフローさせ
ることにより、該配線間間隙における該珪燐酸系または
硼珪燐酸系ガラス層から成る絶縁層にボイドの発生を防
止することを特徴とする本発明に係る絶縁層の形成方法
によって解決される。
チップの表面に生成され珪燐酸系または硼珪燐酸系ガラ
ス層を高圧のヘリウム雰囲気中で加熱してリフローさせ
ることにより、該配線間間隙における該珪燐酸系または
硼珪燐酸系ガラス層から成る絶縁層にボイドの発生を防
止することを特徴とする本発明に係る絶縁層の形成方法
によって解決される。
ＰＳＧあるいはＢＰＳＧから成る眉間絶縁層の平坦化熱
処理を高圧のヘリウム雰囲気中で行うことにより、平坦
化された眉間絶縁層にはボイドが生じない。
処理を高圧のヘリウム雰囲気中で行うことにより、平坦
化された眉間絶縁層にはボイドが生じない。
以下に本発明の実施例を図面を参照して説明する。
第１図は本発明において用いた熱処理装置の構成を示す
模式図である。例えばステンレス°スチールから成る高
圧容器１には、ガス導入管２およびガス排出管３が、そ
れぞれ、締切バルブ４および圧力調節パルプ５を介して
接続されている。高圧容器１の中程には、ホルダー７に
収容された半導体基板６が設置されている。半導体基板
６の表面には、 ＰＳＧ等から成る平坦化熱処理を受け
る膜（図示省略）が形成されている。ホルダー７の周囲
には、半導体基板６を９００〜１０００℃程度に加熱す
るためのヒータ８が設けられている。
模式図である。例えばステンレス°スチールから成る高
圧容器１には、ガス導入管２およびガス排出管３が、そ
れぞれ、締切バルブ４および圧力調節パルプ５を介して
接続されている。高圧容器１の中程には、ホルダー７に
収容された半導体基板６が設置されている。半導体基板
６の表面には、 ＰＳＧ等から成る平坦化熱処理を受け
る膜（図示省略）が形成されている。ホルダー７の周囲
には、半導体基板６を９００〜１０００℃程度に加熱す
るためのヒータ８が設けられている。
ガス導入管２にはヘリウムボンベ（図示省略）が接続さ
れており、締切バルブ４を通じて高圧容器１の内部にヘ
リウムガスが導入される。高圧容器１の内部が十分ヘリ
ウムガスで置換されたのち。
れており、締切バルブ４を通じて高圧容器１の内部にヘ
リウムガスが導入される。高圧容器１の内部が十分ヘリ
ウムガスで置換されたのち。
締切バルブ４を閉じる。ヒータ８に電°流を流して半導
体基板６を加熱する。高圧容器１の内部は圧力調節バル
ブ５によって所定の圧力に調節される。
体基板６を加熱する。高圧容器１の内部は圧力調節バル
ブ５によって所定の圧力に調節される。
この場合、締切バルブ４を完全に閉じずに小量のヘリウ
ムを流しておいてもよい。
ムを流しておいてもよい。
以上のようにして９層間絶縁層がＰＳＧから成る場合に
は９５０℃〜１０５０℃で約３０分間、 ＢＰＳＧから
成る場合には約９００℃で約３０分間、ヘリウム雰囲気
中で加熱する。また、ヘリウム雰囲気の圧力は１気圧以
上であればよく、望ましくは１０気圧とする。
は９５０℃〜１０５０℃で約３０分間、 ＢＰＳＧから
成る場合には約９００℃で約３０分間、ヘリウム雰囲気
中で加熱する。また、ヘリウム雰囲気の圧力は１気圧以
上であればよく、望ましくは１０気圧とする。
第４図は上記のようにしてヘリウム雰囲気中で熱処理さ
れた半導体基板６の断面を示す模式図である。シリコン
ウェハ等の半導体基板６には、第２図で説明したと同じ
寸法と構造を有する配線１１が形成されており、配線１
１の間および上面にＰＳＧあるいはＢＰＳＧから成る眉
間絶縁層１２が形成されている。平坦化のためにヘリウ
ム雰囲気中で熱処理された眉間絶縁層１２には、従来隣
接した配線間に発生していたボイドが存在していない。
れた半導体基板６の断面を示す模式図である。シリコン
ウェハ等の半導体基板６には、第２図で説明したと同じ
寸法と構造を有する配線１１が形成されており、配線１
１の間および上面にＰＳＧあるいはＢＰＳＧから成る眉
間絶縁層１２が形成されている。平坦化のためにヘリウ
ム雰囲気中で熱処理された眉間絶縁層１２には、従来隣
接した配線間に発生していたボイドが存在していない。
上記において、ヘリウムガスの代わりに従来と同様に窒
素ガスを、ただし圧力を１０気圧と高（して導入して熱
処理を行ったが、この場合には、ボイドの発生を防止す
ることはできなかった。
素ガスを、ただし圧力を１０気圧と高（して導入して熱
処理を行ったが、この場合には、ボイドの発生を防止す
ることはできなかった。
なお１本発明は半導体装置における眉間絶縁層の平坦化
熱処理に留まらず、少な（とも溶融状態−においてヘリ
ウム透過性を有するその他の材料中の気泡、ボイドの除
去に適用可能である。
熱処理に留まらず、少な（とも溶融状態−においてヘリ
ウム透過性を有するその他の材料中の気泡、ボイドの除
去に適用可能である。
本発明によれば、半導体装置に設けられたＰＳＧあるい
はＢＰＳＧから成る眉間絶縁層におけるボイドの発生が
防伝され、ボイドが原因となって生じる配線の断線ある
いは導通不良が低減され、これにより半導体装置の製造
歩留りおよび信頼性を向上できる効果がある。
はＢＰＳＧから成る眉間絶縁層におけるボイドの発生が
防伝され、ボイドが原因となって生じる配線の断線ある
いは導通不良が低減され、これにより半導体装置の製造
歩留りおよび信頼性を向上できる効果がある。
第１図は本発明において用いた熱処理装置の構成を示す
模式図。 第２図は眉間絶縁層に発生しているボイドを示す断面図
。 第３図はＣＶＤにより形成された直後の眉間絶縁層の断
面形状を示す模式図。 第４図は本発明に係る方法で熱処理された眉間絶縁層の
断面を示す模式図 である。 図において。 １は高圧容器、 ２はガス導入管。 ３はガス排出管、 ４は締切バルブ。 ５は圧力調節バルブ、６と２２は半導体基板。 ７はホルダー、 ８はヒータ。 １１と２３は配線、１２と２１は眉間絶縁層。 ２０はボイド。 ２４はＰＳＧあるいはＢＰＳＧの膜 である。 ε 円Ｎ槍さｎ月（二ｍいｔｈ治柊角βｌ偵蚤づ引） １
喝 ２拍ルー４す劣ソ咎りボ゛イド 茶 ２ 図
模式図。 第２図は眉間絶縁層に発生しているボイドを示す断面図
。 第３図はＣＶＤにより形成された直後の眉間絶縁層の断
面形状を示す模式図。 第４図は本発明に係る方法で熱処理された眉間絶縁層の
断面を示す模式図 である。 図において。 １は高圧容器、 ２はガス導入管。 ３はガス排出管、 ４は締切バルブ。 ５は圧力調節バルブ、６と２２は半導体基板。 ７はホルダー、 ８はヒータ。 １１と２３は配線、１２と２１は眉間絶縁層。 ２０はボイド。 ２４はＰＳＧあるいはＢＰＳＧの膜 である。 ε 円Ｎ槍さｎ月（二ｍいｔｈ治柊角βｌ偵蚤づ引） １
喝 ２拍ルー４す劣ソ咎りボ゛イド 茶 ２ 図
Claims (1)
- 微小な間隔で配列された複数の配線を有する半導体装置
チップの表面に生成され珪燐酸系または硼珪燐酸系ガラ
ス層を高圧のヘリウム雰囲気中で加熱してリフローさせ
ることにより、該配線間間隙における該珪燐酸系または
硼珪燐酸系ガラス層から成る絶縁層にボイドの発生を防
止を形成することを特徴とする絶縁層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14427387A JPH0797601B2 (ja) | 1987-06-10 | 1987-06-10 | 絶縁層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14427387A JPH0797601B2 (ja) | 1987-06-10 | 1987-06-10 | 絶縁層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63308350A true JPS63308350A (ja) | 1988-12-15 |
| JPH0797601B2 JPH0797601B2 (ja) | 1995-10-18 |
Family
ID=15358256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14427387A Expired - Lifetime JPH0797601B2 (ja) | 1987-06-10 | 1987-06-10 | 絶縁層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797601B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206120A (ja) * | 1989-02-06 | 1990-08-15 | Nec Corp | アルミニウム系配線 |
| EP0526889A2 (en) * | 1991-08-06 | 1993-02-10 | Nec Corporation | Method of depositing a metal or passivation fabric with high adhesion on an insulated semiconductor substrate |
| US5314848A (en) * | 1990-09-25 | 1994-05-24 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow |
| US5527561A (en) * | 1991-05-28 | 1996-06-18 | Electrotech Limited | Method for filing substrate recesses using elevated temperature and pressure |
-
1987
- 1987-06-10 JP JP14427387A patent/JPH0797601B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206120A (ja) * | 1989-02-06 | 1990-08-15 | Nec Corp | アルミニウム系配線 |
| US5314848A (en) * | 1990-09-25 | 1994-05-24 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow |
| US5527561A (en) * | 1991-05-28 | 1996-06-18 | Electrotech Limited | Method for filing substrate recesses using elevated temperature and pressure |
| EP0526889A2 (en) * | 1991-08-06 | 1993-02-10 | Nec Corporation | Method of depositing a metal or passivation fabric with high adhesion on an insulated semiconductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0797601B2 (ja) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399529A (en) | Process for producing semiconductor devices | |
| JPH04329640A (ja) | 配線層のドライエッチング方法 | |
| JPS63308350A (ja) | 絶縁層の形成方法 | |
| US5539247A (en) | Selective metal via plug growth technology for deep sub-micrometer ULSI | |
| JPS62219923A (ja) | 半導体装置の製造方法 | |
| JPH02229430A (ja) | 半導体装置の製造方法 | |
| JPH0329298B2 (ja) | ||
| JPS58162051A (ja) | 半導体装置およびその製造方法 | |
| JPS62281433A (ja) | 半導体装置の製造方法 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| JPH03225829A (ja) | 半導体装置の製造方法 | |
| JPS63173344A (ja) | 半導体装置の製造方法 | |
| JPH0479330A (ja) | 積層配線の形成方法 | |
| JPS5968952A (ja) | 配線形成方法 | |
| JPH09330924A (ja) | 半導体装置の製造方法 | |
| JPH05160276A (ja) | 半導体装置の製造方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPH03169017A (ja) | 半導体装置の製造方法 | |
| JPH11260916A (ja) | 半導体装置及びその製造方法 | |
| JPS61144849A (ja) | 半導体装置の製造方法 | |
| JPS59126637A (ja) | 半導体装置の製造方法 | |
| JPS62243343A (ja) | 多層配線電極膜構造半導体装置 | |
| JPS6230337A (ja) | 半導体集積回路装置 | |
| JPH01151249A (ja) | 半導体装置の製造方法 | |
| JPH05206291A (ja) | 半導体装置の製造方法 |