JPS6329969A - 浮遊ゲ−ト型不揮発性半導体記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄い絶Ｒ膜を介するトンネル電流によって、
浮遊ゲート電極に対する電子の注入・引出しを行ない、
メモリトランジスタの特性を変化させることのできる不
揮発性の半導体記憶装置に関する。

〔従来の技術〕

従来、この種の半導体装置は、−例として第３図（ａ）
に示すような平面構造と、第３図（ｂｌに示すＢＢ’断
面構造を有していた。ただし、第３図（ｂｌは製造工程
を示す第４図（ｄ）におけるドレイン領域２９（１＋、
　　ソース領域２９　＋２１をイオン注入する前の状態
を示す。

第３図に示すようにＰ型基板２７には、Ｎ型拡散層２８
（１１，２８（２＋がチャネル長間隔をおいて形成さｎ
１メモリトランジスタの素子領域２０を形成している。

Ｎ型拡散層２８（１１はドレイン領域２９　（１１に、
Ｎ型拡散層２８　（２１はソース領域２９＋２１にそｎ
ぞれ端部で重なる（第４図（ｄ））。

素子領域田土にはゲート絶縁膜ηが形成場れるが、Ｎ型
拡散層２８　ｍ上のトンネル電流が流れるトンネル電流
領域２１では、特に薄い絶縁膜乙としている。この部分
に接するようにゲート絶縁膜ｎ上面に浮遊ゲート電極囚
が形成さ九ている。さらに浮遊ゲート電極２４Ｆｉ絶縁
膜２５を介して制御ゲート電極あと接している。

上記の半導体装置の従来の製造方法を第４図に示す工程
図で、以下に脱明する。先ず、Ｐ型基板ｎの表面に、通
常のＬＯＣＯ３法によりフィールド絶縁膜（図示してい
ない）を形成し、メモリトランジスタの予定する素子領
域ｍ上に、ゲート絶縁膜２２を形成する。次に、第４図
（ａ）に示すように、選択的に形成したマスク材３０ヲ
マスクとして、ゲート絶縁膜２２を通してひ素のイオン
注入を行ない、Ｎ堡拡散層２８（１１，２８（２１を形
成する。Ｎｆｆ１拡散層２８（１１，２８＋２１はそｎ
；ｆ：し後工程で形成されるドレイン領域２９　（１）
　、　　ソース領域２９　＋２＋と接続さｎる。こへで
Ｎ型拡散層２８ｔｔ＋はトンネル電流領域２１を設ける
ので充分な長さで横方向に延在しておく必要がある。

次に、第４図（ｂ）に示すように、マスク材３０’を除
去した後、選択的に形成さルたマスク材３１によってゲ
ート絶縁膜乙に開孔３２を設ける。

次に第４図（ｅ）に示すように、開孔３２に６０〜２０
０Ａ程度の薄い絶縁膜２３を熱酸化などによって形成し
、第３図のトンネル電流領域２１とする。さらに、浮遊
ゲート電極あとなる多結晶シリコン層を気相成長により
形成し、トンネル電流領域２１を覆うようにパターニン
グする。

次に第４図（ｄｌに示すように、熱酸化などにより浮遊
ゲート電極冴の上面および側面に絶縁膜δを形成し、さ
らにその上に多結晶シリコン層を気相成長により形成し
、写真蝕刻法によりパターニングすることで多結晶シリ
コン層の制御ゲート電極２６を、浮遊ゲート電極冴の上
面の少なくとも一部を榎うように形成する（図では全部
を脂う）。その後で、ひ素をイオン注入すればドレイン
領域２９　（１１、ソース領域２９　（２＋が形成され
る。後は通常の技術によシ、電極配線を行なう。

〔発明が解決しようとする問題点〕

従来の製造方法は、ソース・ドレイン領域と接続すべき
拡散層をあらかじめ形成しておいてから、ドレイン領域
と接続する拡散層にトンネル電流領域を形成していた。

そのため拡散層、トンネル電流領域形成のために目合せ
工程が必要であり、また目合せ精度の要求も高く製造工
程上問題が多い。また、上記拡散層をイオン注入法で形
成する際に、半導体基板が損傷をうけるので、後に形成
する極めて薄いトンネル絶縁膜の信頼性が低く、破壊し
やすい。その結果、装置の機能低下がおこりやすい欠点
があった。

本発明の目的は、上記欠点を除去し、工程の簡素化およ
び装置信頼度が確保できる新規な製造方法を提供するこ
とにある。

〔問題点を解決するための手段〕

本発明においては、浮遊ゲート電極、制御ゲート電極、
トンネル電流領域形成後に上記多結晶シリコン電極をマ
スクとして半導体基板に不純物を導入した後、この不純
物層を熱処理により横方向に拡散させてチャネル長をき
める。すなわち拡散層の形成を後工程にして、問題点を
解決したものである。

製造方法として、１伝導型半導体基板上の素子領域にｗ
Ｊ１絶縁膜を形成する工程と、前記素子領域の一部領域
において第１絶縁膜を除去して開孔後、薄い第２絶縁膜
を形成する工程と。

前記開孔領域の一端部を少なくとも＆うようにして、多
結晶シリコン層よりなる浮遊ゲート電極を形成し、前記
一端部をトンネル電流領域とする工程と、前記浮遊ゲー
ト電極の上面および側面に第３絶縁膜を形成する工程と
、前記第３絶縁膜を介して前記浮遊ゲート電極の上面の
少なくとも一部？覆うように多結晶シリコン層よりなる
制御ゲート電極を形成する工程と、前記多結晶シリコン
層で扱われた部分以外の領域の半導体基板内に、基板と
逆伝導型の不純物を導入する工程と、熱処理により、前
記の不純物導入領域を拡大させて拡散層を形成し、該拡
散層を端部においてトンネル電流領域と接触葛せるとと
もに、該拡散層をソース・ドレイン領域とする工８を含
むものである。

〔実施例〕

以下、図面を参照して、本発明の一実施例について説明
する。第１図（ａ）は本発明により製作さｎた半導体装
置の平面構造を、第１図（ｂｌは製造工程を示すｍ２図
の（ｃｌと同一であって、第１図（ａｌのＡＡ’断面構
造を示す。この後で熱処理を行なうことによって、不純
物尋人領域７　（１１。

７（２）とが横方向および採石方向に拡散し、８（１１
゜８（２）のドレイン領域、ソース領域となる。

第１図において、１０は素子領域で、その上面にゲート
絶縁膜（第１絶縁膜）１２．浮遊ゲート電極１４．制御
ゲート電極１６が形成されている。

半導体基板１内には上述したようにドレイン領域８（ｌ
ｌ、　　ソース領域８（２）が形成さｎその間の領域が
チャネル９になっているが、ドレイン領域８（１）は浮
遊ゲート電極１４内のトンネル電流領域５と接している
。トンネル電流領域５は、もともと第２図（ｂ）に示す
ように開孔１１内の端部４が浮遊ゲート電極１４を作成
するときに区画さｎて、浮遊ゲート電極１４内にとりこ
まれた部分である。

次に、第２図を参照して、Ｎチャネルメモリトランジス
タにつき、本発明による製造方法を工程順に説明する。

先ず第２図（ａｌに示すように、Ｐ型半導体基板１の素
子領域１０上にゲート絶縁Ｍ（第１絶縁膜）１２を被着
した後、選択的に形成されたマスク材２をマスクとして
開孔１１ヲ形戊する。

次に第２図（ｂ）に示すように、マスク材２を除去し、
開孔１１に熱酸化により薄い第２絶縁膜３を形成する。

トンネル電流がとおるような厚み６０〜２００大とする
。さらに、浮遊ゲート電極１４となるべき多結晶シリコ
ン層を気相成長後パターニングするが、開孔１１の端部
４に浮遊ゲート電極１４が接して覆うようにする。

次に第２図（ｃｌに示すように、浮遊ゲート電極１４の
上面および側面に第３絶縁膜１５を形成し、さらにその
上に多結晶シリコン層を気相成長により形成し、写真蝕
刻法によりパターニングして多結晶シリコン層の制御ゲ
ート電極１６を形成する。開孔１１の端部４は、浮遊ゲ
ート電極１５内にとりこまＡ、）ンネル電流領域５とな
る。その上の絶縁膜の厚さは変化しないが、開孔１１の
その他の部分は絶縁膜の厚みが増す。制御ゲート電極１
６は浮遊ゲート電極１４の少なくとも一部（図では全部
）を覆うようにし、ひ素をイオン注入すｎば、Ｎ型不純
物導入領域７　（１１、７＋２１が、多結晶シリコン層
をマスクとして形成嘔ｎる。

次に第２図（ｄ）に示すように、熱処理を加えることに
よってＮ型不純物導入領域７　（１１、７＋２１を拡散
させると、横方向および深さ方向に拡大して、チャネル
９をはさみドレイン領域８　（１１、ソース領域８（２
）が成される。ドレイン領域８（１）は薄い絶縁膜を介
して、トンネル電流領域５において浮遊ゲート電極１４
と接するまで拡大式せる。

この後は、通常のＭＯ３半導体装置と同様に、層間絶縁
膜を形成し、コンタクト孔の開孔・金属配線２行なう。

〔発明の効果〕

以上、説明したように、本発明は、薄い酸化膜を有する
トンネル電流領域、浮遊ゲート電極。

制御ゲート電極を形成した後に不純物導入領域を形成す
る工程と、その領域を適度な熱処理で横方向に拡大する
ことにより、トンネル電流領域において薄い絶縁膜を介
して浮遊ゲート電極の一部と対向石せ、かつ拡大嘔几た
領域をドレイン・ソース領域とする工程を含むことを特
徴とする。本発明の製造方法により、従来法では必要で
あったドレイン領域・ソース領域とＷ：続すべき拡散層
領域を形成するための目合せ工程は不必要となり、製造
工程を短くすることができる。

また、後でトンネル電流領域となる部分はイオン注入す
ることなく製造できるので、前記領域におけるイオン注
入による損傷を回避することができ、その結果、従来法
に比べ寿命の長い装置の製造が可能となる。

【図面の簡単な説明】

第１図は本発明によシ製作された装置の１例の平面図、
断面図、第２図は第１図の装置の製造工程図、第３図・
第４図は従来例の装置の構造図・製造工程図である。 １・・・半導体基板、　　　３・・・第２絶縁膜、５・
・・トンネル電流領域、 ７　（ｌ＋　、　７　（２１・・・不純物導入領域、８
　（１１、８（２１・・・ドレイン・ソース領域、９・
・・チャネル、１０・・・票子領域、１１・・・開孔、 １２・・・ゲート絶縁膜（第１絶縁膜）、１４・・・浮
遊ゲート電極、１５・・・第３絶縁膜、１６・・・制御
ゲート電極。 オ　３　図

Claims (1)

【特許請求の範囲】
1. 　浮遊ゲートおよび該浮遊ゲートに電子をトンネル注入
   する領域を有する不揮発性半導体装置の製造方法におい
   て、１伝導型半導体基板上の素子領域に第１絶縁膜を形
   成する工程と、前記素子領域の一部領域において第１絶
   縁膜を除去して開孔後、薄い第２絶縁膜を形成する工程
   と、前記開孔領域の一端部を少なくとも覆うようにして
   、多結晶シリコン層よりなる浮遊ゲート電極を形成し、
   前記一端部をトンネル電流領域とする工程と、前記浮遊
   ゲート電極の上面および側面に第３絶縁膜を形成する工
   程と、前記第３絶縁膜を介して前記浮遊ゲート電極の上
   面の少なくとも一部を覆うように多結晶シリコン層より
   なる制御ゲート電極を形成する工程と、前記多結晶シリ
   コン層で覆われた部分以外の領域の半導体基板内に、基
   板と逆伝導型の不純物を導入する工程と、熱処理により
   、前記の不純物導入領域を拡大させて拡散層を形成し、
   該拡散層を端部においてトンネル電流領域と接触させる
   とともに、該拡散層をソース・ドレイン領域とする工程
   を含むことを特徴とする浮遊ゲート型不揮発性半導体装
   置の製造方法。