JPS63299517A - ２値−３値変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は集積回路（ＩＣ）等の通信に使用される２値−
３値変換回路に関するものである。

従来の技術 近年、ＩＣ間の通信に２値信号より効率のよい３値信号
が用いられるようになってきている。３値信号を用いる
ことにより、ＩＣ間の配線数を凍らすことができる。

ＩＣ内部では２値で処理を行うので、処理結果を出力す
るときに２値−３値変換を行わなければならない。

第３図は従来の２値−３値変換回路を示す回路図であり
、１は第１の２値信号（Ｄｏ）が入力される入力端子で
あり、２は第２の２値信号（Ｄｌ）が入力される入力端
子である。３はインバータであり、入力には入力端子１
が接続されている。４はＮＯ＋’？ゲートであり、ＮＯ
Ｒゲート４の第１の入力端子４０１には入力端子１が接
続され、第２の入力端子４０２には入力端子２が接続さ
れてぃる、５はＮＡＮＤゲートであり、ＮＡＮＤゲート
５の第１の入力端子５０１にはインバータ３の出力端子
が接続され、入力端子５０２には入力端子２が接続され
ている。６はＰチャンネルのＦＥＴであり、ゲート電極
にはＮＡＮＤゲート５の出力端子が接続されている。７
はＮチャンネルのＦＥＴであり、ゲート電極にはＮＯＲ
ゲート４の出力端子が接続されている。ＰチャンネルＦ
ＥＴ６のソース端子とＮチャンネルのソース端子が第１
の電源端子８（Ｖ、、）と第２の電源端子９（ｖＳｓ）
にそれぞれ接続されている。ＰチャンネルＦＥＴ６のド
レインとＮチャンネルＦＥＴ７のドレインが接続され、
おのおののＦＥＴのソース・ドレイン間には同一の抵抗
値をもった抵抗１０．１１が接続されている。両ＦＥ７
６．７の接続点と出力端子１２が接続され、出力端子１
２から３値信号が出力される。

以上のように構成された２値−３値変換回路について以
下その動作について説明する。

まず、入力端子１．２の入力信号Ｄ０．Ｄ、がそれぞれ
“Ｌｏ、　　“Ｌｏのときにはインバータ３の出力信号
は“Ｈ”となりＮＡＮＤゲート５の入力信号は“Ｈ”、
”Ｌ”　となるので出力信号は“Ｌｏである。ここで“
Ｈｏは第１の電源端子８と同じレベルの■。、をＬ゛は
第２の１！源端子９と同じレベルのＶｓｓをあられす。

その結果ＰチャンネルＦＥＴ６はオフとなる。ＮＯＲゲ
ート４の入力信号はＬ゛、　　“Ｌｏであるので出力信
号は“Ｈｏ　となりＮチャンネルＦＥＴ７はオンとなり
、出力端子１２に出力される出力信号は“Ｌｏとなる。

したがって、入力信号Ｄ０．Ｄ。

がそれぞれ“Ｌｏのとき、出力端子１２の出力信号は“
Ｌｏ　となる。

次に、入力端子１の入力信号Ｄ０が“Ｈｏ、入力端子２
の入力信号Ｄ１がＬ°のときには、ＮＡＮＤゲート５の
出力信号は“ＨｏであるのでＰチャンネルＦＥＴ６はオ
フである。ＮＯＲゲート４の入力信号は“Ｈｏ、　　“
Ｌｏ　となるので出力信号は“Ｌｏ　となり、Ｎチャン
ネルＦＥＴ７もオフとなる。したがってＦＥＴ６，７と
もオフとなるので出力端子１２から出力される信号のレ
ベルは電源端子８．９間に接続された抵抗１０．１１に
よって決定され、抵抗１０．１１の抵抗値が同しである
ので出力信号のレベルはｖ、Ｄｌ２となる。すなわち中
間電位のレベルである　“Ｍｏ　レベルを出力する。

さらに、入力端子ｌの人力信号Ｄ０が°Ｌ°。

入力端子２の入力信号Ｄ１が“Ｈ’　のときには、ＮＡ
ＮＤゲート５の入力信号はそれぞれ“Ｈｏ　となるので
出力信号は“Ｌｏ　レベルとなり、ＰチャンネルＦＥＴ
６はオンとなる。ＮＯＲゲート４の人力信号はそれぞれ
′Ｌ“、　　”Ｈ”　となるので、出力信号はＬ°　と
なり、ＮチャンネルＦＥＴ７はオフとなり、出力端子１
２に出力される出力信号は“Ｈｏ　となる。したがって
、入力信号り。。

Ｄｌが°Ｌ°、　　“Ｈ”　のときには出力端子１２の
出力信号は°Ｈ゛　となる。

次に、入力端子１の入力信号り。が“Ｈｏ、入力端子２
の入力信号Ｄ１が“Ｈｏのときには、ＮΔＮＤゲー１−
５の入力信号は“Ｌｏ、　　Ｈ°　となり、出力信号は
“Ｈｏ　となるので、ＰチャンネルＦＥＴ６はオフとな
る。ＮＯＲゲート４の入力信号はそれぞれ°Ｈ゛となる
ので、出力信号は°Ｌ″　となり、ＮチャンネルＦＥＴ
７もオフとなり、出力信号は抵抗１０．１１によって決
定されＭ°　となる。

以下の動作より入力端子１．２に人力される信号のレベ
ルと、出力端子１２から出力される出力信号のレベルの
関係を、第１表のようにまとめることができる。

第　　１　　表 発明が解決しようとする問題点 しかしながら上記のような構成では、出力端子に抵抗を
接続しているため、複数個の２値−３値変換回路があれ
ば°Ｍ″出力を決定するのに各出力端子ごとに抵抗が必
要となる。また、３値出力を受ける側の入力インピーダ
ンスを３値出力を決定する抵抗より大きくしておかなけ
ればならないという問題点を有していた。

本発明は上記問題点に鑑み、２値−３値変換回路の出力
端子に抵抗を接続することなしに°Ｍ。

レベルを出力できる２値−３値変換回路を提供するもの
である。

問題点を解決するための手段 上記問題点を解決するために本発明の２値−３値変換回
路は、第１の２値信号が第１の入力端子に供給される論
理積ゲートと、第２の２値信号が入力端子に供給される
第１のインバータと、前記第１のインバータの出力が前
記論理積ゲートの第２の入力端子に供給され、前記論理
積ゲートの出力端子がイネーブル端子に接続され、前記
第２の２値信号が入力端子に供給されるトライステート
バッファと、前記論理積ゲートの出力端子が入力端子に
接続される第２のインバータと、３値信号の中間点の電
位を発生する電圧源と、前記第２のインバータの出力端
子がスイッチ切り換え端子に接続され入力端子に前記電
圧源の出力端子が接続されるアナログスイッチと、前記
トライステートバッファの出力端子と前記アナログスイ
ッチの出力端子を接続し、その接続点より出力を発生す
ることを特徴とするものである。

作用 本発明は上記した構成によって、２値−３値変換回路の
Ｌ’、’Ｈ’　出力は第２の２値入力信号Ｄ１をトライ
ステートバッファより出力し、“Ｍ°小出力中間点の電
位を発生する電圧源の出力をアナログスイッチを介して
出力するようにしているので、“Ｍ°小出力決定するの
に出力端子に抵抗を接続することなく２値−３値変喚回
路を構成できる。また、２値から３（ｌｉ！への変換も
”Ｈ”、　“Ｌｏのときに第２の２値入力信号Ｄ１をト
ライステートバッファだけを介して出力するようにして
いるので簡単な回路構成で２値−３値変換回路を実現で
きる。

実施例 以下、本発明の一実施例の２値−３値変換回路について
図面を参照しながら説明する。

第１図は本発明の一実施例を示した回路構成図であり、
ｌ、２は第３図と同じ２値入力端子であり、１２は３値
出力端子である。３は第１のインバータであり、その入
力端子には入力端子２が接続されている。４は論理積ゲ
ー）（ＡＮＤゲート）であり、第１の入力端子にはイン
バータ３の出力端子が接続され第２の入力端子には入力
端子１が接続されている。５はトライステートバッファ
であり、入力には入力端子２が接続され、出力イネーブ
ル端子には、ＡＮＤゲート４の出力端子が接続されてい
る。６は第２のインバータであり、その入力端子にはＡ
ＮＤゲート４の出力端子が接続されている。７は３値の
“Ｍ°小出力発生する電圧源である。８はアナログスイ
ッチであり、スイッチの切り換え端子にはインバータ６
の出力端子が接続されている。１２は３値出力端子であ
り、トライステートバッファ５の出力端子とアナログス
イッチ８の出力端子が接続されている。

以上のように構成された２値−３値変換回路について以
下第１図を用いてその動作について説明する。

まず、入力端子１．２の入力信号Ｄ０．Ｄ、がそれぞれ
“Ｌ”、’Ｌ’　のときインバータ３の出力は“Ｈｏと
なるが、Ｄｏが“ＬｏであるのでＡＮＤゲート４の出力
はＬ°　となる、ＡＮＤゲート４の出力がＬ°であるの
で、トライステートバッファ５の出力イネーブル端子が
“Ｌｏとなり、トライステートバッファ５は入力端子２
の入力信号り。を出力する。また、インバータ６の出力
が°Ｈ°となるので、アナログスイッチ８はオフとなる
。したがって、出力端子１２からはアナログスイッチ８
がオフであるのでトライステートバッファ５の出力信号
が出力される。すなわち“Ｌｏが出力されることになる
。

次に、入力端子１．２の入力信号Ｄ０．Ｄ、がそれぞれ
“Ｈ”、’Ｌ’　のときにはインバータ３の出力信号は
°Ｈ゛となり、ＡＮＤゲート４の出力は°■１°　とな
る。トライステートバッファ５はＡＮＤゲート４の出力
信号が“Ｈｏ　となるので出力ディスエーブルとなり、
出力はオープン状態となる。インバータ６の出力はＡＮ
Ｄゲート４の出力信号が“Ｈｏであるので７Ｌ゛　とな
り、アナログスイッチ８はオンし、電圧源７のＭレベル
の出力信号が出力端子１２から出力される。したがって
、入力端子１．２の入力信号り。、Ｄｌが°Ｈ゛、　　
“Ｌｏのときには、出力端子１２からは“Ｍ”が出力さ
れる。

さらに、入力端子１の入力信号Ｄ０′が“Ｌｏ。

入力端子２の入力信号Ｄ１が“Ｈ”のときには、インバ
ータ３の出力はＬ゛　となり、ＡＮＤゲート４が“Ｌｏ
　となる、トライステートバッファ５は出力イネーブル
となり、入力端子２の入力信号り、が出力される。ＡＮ
Ｄゲート４の出力信号がＬ゛であるのでインバータ６の
出力は■１°となり、アナログスイッチ８はオフとなる
。その結果、第２の入力端子の信号Ｄ２がそのまま出力
端子１２から出力される。したがって、入力端子１゜２
の入力信号が“Ｌｏ、　“Ｈ″のときには出力端子１２
からは“Ｈｏが出力されることになる。

次に入力端子１．２の入力信号Ｄ０．Ｄ、がそれぞれ°
Ｈ゛、　“Ｈｏのときは、インバータ３の出力は“Ｌｏ
となり、ＡＮＤゲート４が“Ｌｏ　となる。トライステ
ートバッファ５は出力イネーブルとなり、入力端子２０
入力信号Ｄ１が出力される。ＡＮＤゲート４の出力信号
がＬ゛　であるのでインバータ６の出力はＨ゛　となり
、アナログスイッチ８はオフとなる。その結果、第２の
入力端子の信号Ｄ２がそのまま出力端子１２から出力さ
れる。したがって、入力端子１．２の入力信号がＬ’、
’Ｈ’のときには出力端子１２からは“Ｈ”　が出力さ
れることになる。

以上の動作より、入力端子１．２に入力される信号のレ
ベルと、出力端子１２から出力される出力信号のレベル
の関係を表２のようにまとめることができる。第１表と
第２表より明らかなように、２値−３（ｆｉ変換回路の
入出力特性において、入力信号Ｄ０．Ｄ、が°Ｈ″、′
Ｈ°　のときの出力信号のレベルが異なっているが、入
力信号のレベルでＤｏ−“Ｈ’　、Ｄ、＝　’Ｈ’　を
禁止するか、’　Ｉｆ　’　　レベルを出力することを
定義しておけば何ら問題はない。また、第２の入力信号
がＨ°であれば、３（！出力は必ず“Ｈｏ　となるので
、２値入力信号の扱いが簡単となる。

第　　２　　表 次に第２図は電圧［７の一構成例であり、中間の電位を
作るために電源端子１３．１４に同じ抵抗値の抵抗を直
列に接続し、その接続点からバッファ１５を介して出力
端子１６から出力するようになっている。

このように、　Ｈ゛、　“Ｌｏ　レベルの出力と“Ｍｏ
　レベルの出力を入力端子ｌのレベルにより切り換える
ことによって、非常に簡単な回路構成で２値−３値変換
回路を実現することができる。

また、“Ｍｏ　レベルの出力をアナログスイッチを用い
て出力するため、２値−３値変換回路が複数個あっても
Ｍ゛　レベルを作る回路は一つでよい。

さらに、出力端子に抵抗が接続されないので、入出力端
子でのインピーダンスの整合を考える必要はほとんどな
い、またアナログスイッチ、トライステートバッファを
用いるのでＣＭＯＳ回路で容易に実現できる。

なお、本実施例では、アナログスイッチ、トライステー
トバッファのイネーブル信号の極性を負極性として扱っ
たが、正極性のものを用いてもよく、そのときは、極性
があうようにインバータを挿入すればよい、また、ＡＮ
ＤゲートをＮＡＮＤゲートに置き換えインバータにより
極性を合わせることもできる。

発明の効果 以上のように本発明は、第１の２値信号が第１の入力端
子に供給される論理積ゲートと、第２の２値信号が入力
端子に供給される第１のインバータと、前記第１のイン
バータの出力が前記論理積ゲートの第２の入力端子に供
給され、前記論理積ゲートの出力端子がイネーブル端子
に接続され、前記第２の２値信号が入力端子に供給され
るトライステートバッファと、前記論理積ゲートの出力
端子が入力端子に接続される第２のインバータと、３値
信号の中間点の電位を発生する電圧源と、前記第２のイ
ンバータの出力端子がスイフチ切り換え端子に接続され
入力端子に前記電圧源の出力端子が接続されるアナログ
スイッチと、前記トライステートバッファの出力端子と
前記アナログスイッチの出力端子を接続し、その接続点
より出力することにより、２値−３値変換回路を簡単に
構成でき、一つの“Ｍ゛　レベルの発生回路で複数個の
２値−３値変換回路のＭ″　レベルを供給することがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例における２値−３値変換回路
の回路構成図、第２図は°Ｍ゛　レベルを発生する電圧
源の回路構成図、第３図は従来の２値−３１Ｍ変換回路
の回路構成図である。 ５・・・・・・トライステートバッファ、７・旧・・電
圧源、８・・・・・・アナログスイッチ。 代理人の氏名　弁理士　中尾敏男　はか１名ｓ−ｂライ
スチードパ′ヅファ 第　１　図 第２図 第３図　　　　、

Claims (1)

【特許請求の範囲】
1. 第１の２値信号が第１の入力端子に供給される論理積ゲ
   ートと、第２の２値信号が入力端子に供給される第１の
   インバータと、前記第１のインバータの出力が前記論理
   積ゲートの第２の入力端子に供給され、前記論理積ゲー
   トの出力端子がイネーブル端子に接続され、前記第２の
   ２値信号が入力端子に供給されるトライステートバッフ
   ァと、前記論理積ゲートの出力端子が入力端子に接続さ
   れる第２のインバータと、３値信号の中間点の電位を発
   生する電圧源と、前記第２のインバータの出力端子がス
   イッチ切り換え端子に接続され入力端子に前記電圧源の
   出力端子が接続されるアナログスイッチと、前記トライ
   ステートバッファの出力端子と前記アナログスイッチの
   出力端子を接続し、その接続点より出力を発生すること
   を特徴とする２値−３値変換回路。