JPS6329860A - メモリカ−ド処理方法 - Google Patents
メモリカ−ド処理方法Info
- Publication number
- JPS6329860A JPS6329860A JP17341386A JP17341386A JPS6329860A JP S6329860 A JPS6329860 A JP S6329860A JP 17341386 A JP17341386 A JP 17341386A JP 17341386 A JP17341386 A JP 17341386A JP S6329860 A JPS6329860 A JP S6329860A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- program
- data
- control program
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 abstract description 5
- 238000004891 communication Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリカード処理方法に関し、更に詳しくは
、コンピュータの外部記憶装置としてのカード処理装置
(リーダ/ライタ)において、コンピュータとのインタ
ーフェイス(特に、R8−2320通信回線によるデー
タの伝送制御及び制御信号の処理)の多様化に対応する
ため、カード処理システム内のコントロール・プログラ
ムを固定させることなく、これを交換可能としたメモリ
カード処理方法に関するものである。
、コンピュータの外部記憶装置としてのカード処理装置
(リーダ/ライタ)において、コンピュータとのインタ
ーフェイス(特に、R8−2320通信回線によるデー
タの伝送制御及び制御信号の処理)の多様化に対応する
ため、カード処理システム内のコントロール・プログラ
ムを固定させることなく、これを交換可能としたメモリ
カード処理方法に関するものである。
メモリカードは、その形状が非常に扱い易く持ち運び等
に優れており、また、データを8ビット単位で扱うこと
ができるので、データのアクセスが高速になり、しかも
データをアクセスするうえで複雑なデータ処理やコント
ロール信号の制御を行わなくとも処理できる等の特徴を
有している。
に優れており、また、データを8ビット単位で扱うこと
ができるので、データのアクセスが高速になり、しかも
データをアクセスするうえで複雑なデータ処理やコント
ロール信号の制御を行わなくとも処理できる等の特徴を
有している。
ところで、従来におけるこのメモリカードの処理は、シ
ステム・コントロール用のプログラムをROM (リー
ド・オンリ・メモリ)に書き込んで塔載した処理システ
ム内において行っていた。
ステム・コントロール用のプログラムをROM (リー
ド・オンリ・メモリ)に書き込んで塔載した処理システ
ム内において行っていた。
第2図はこの従来のメモリカード処理方法の実施に用い
られるシステムブロック図である。
られるシステムブロック図である。
同図において1はホスト・コンピュータ、2はホスト側
インターフェイスのR3−232C通信回線、3は制御
線を示し、システム側において4はインターフェイス用
LSI、5はシステム・プログラムROM、6はCPU
(セントラル・プロセシング・ユニット)、7はクロ
ック発生器、8はデータ・バス、9はアドレス・バス、
10はコントロール・バスを示し、カード側において1
1はデータ・メモリカードを示す。
インターフェイスのR3−232C通信回線、3は制御
線を示し、システム側において4はインターフェイス用
LSI、5はシステム・プログラムROM、6はCPU
(セントラル・プロセシング・ユニット)、7はクロ
ック発生器、8はデータ・バス、9はアドレス・バス、
10はコントロール・バスを示し、カード側において1
1はデータ・メモリカードを示す。
この従来方法においては、データ・メモリカード11へ
のデータの入出力、インターフェイス用LSI4の制御
、データ・メモリカード11内のデータの管理、通信手
順の制御等を実行するシステム・コントロール・プログ
ラムはシステム・プログラムROMに書き込まれている
。
のデータの入出力、インターフェイス用LSI4の制御
、データ・メモリカード11内のデータの管理、通信手
順の制御等を実行するシステム・コントロール・プログ
ラムはシステム・プログラムROMに書き込まれている
。
そして、通信口a2上では、シリアルのビット・データ
が、定められた速度(1秒間に300〜19.200ビ
ット程度の設定筒1)、通信手段によってデータの送受
信が行われ、インターフェイス用LSI4では、通信回
線2上のデータを変換して、設定されたステータスによ
って解析し。
が、定められた速度(1秒間に300〜19.200ビ
ット程度の設定筒1)、通信手段によってデータの送受
信が行われ、インターフェイス用LSI4では、通信回
線2上のデータを変換して、設定されたステータスによ
って解析し。
通信上の誤りをチェックし、データ・バス8にデータを
出力し、また、データ・バス8のデータを変換して通信
回線2へ出力し、CPU6はROM5に書き込まれてい
るシステム・プログラムによってシステムの制御を実行
し、メモリカードの入出力処理及び内部処理を行う。
出力し、また、データ・バス8のデータを変換して通信
回線2へ出力し、CPU6はROM5に書き込まれてい
るシステム・プログラムによってシステムの制御を実行
し、メモリカードの入出力処理及び内部処理を行う。
しかしながら、このような従来のメモリカード処理方法
にあっては、システム・コントロール用のプログラムを
ROM5に書き込んで塔載しているために入出力処理及
び内部処理が固定され、カード処理装置とコンピュータ
とのデータの入出力処理が変更される都度にシステム内
のROM5を交換しなければならないという問題点があ
った。
にあっては、システム・コントロール用のプログラムを
ROM5に書き込んで塔載しているために入出力処理及
び内部処理が固定され、カード処理装置とコンピュータ
とのデータの入出力処理が変更される都度にシステム内
のROM5を交換しなければならないという問題点があ
った。
換言すれば、カード処理装置(リーダ/ライタ)の機種
によった専用のシステム・プログラムが固定されている
ため、機種が変わる都度、それに対応した専用装置を使
用しなければならず、応用性、簡便性に欠けるという問
題点があった。
によった専用のシステム・プログラムが固定されている
ため、機種が変わる都度、それに対応した専用装置を使
用しなければならず、応用性、簡便性に欠けるという問
題点があった。
また、従来においては、高価なインターフェイス用LS
I4及びその周辺のICを不可欠とするため、コスト高
となって経済性に劣るという問題点があった。
I4及びその周辺のICを不可欠とするため、コスト高
となって経済性に劣るという問題点があった。
本発明は、このような従来の問題点に鑑み、かつ上述の
メモリカードの特徴を活かすためになされたもので、そ
の目的とするところは、システム・コントロール・プロ
グラムを書き込んだプログラム・メモリカードによって
インターフェイスに合せた任意のコントロール・プログ
ラムを供給することにより、インターフェイスの多様化
に応対できて応用性が高く、しかも筒便性と経済性に優
れたメモリカード処理方法を提供することにある。
メモリカードの特徴を活かすためになされたもので、そ
の目的とするところは、システム・コントロール・プロ
グラムを書き込んだプログラム・メモリカードによって
インターフェイスに合せた任意のコントロール・プログ
ラムを供給することにより、インターフェイスの多様化
に応対できて応用性が高く、しかも筒便性と経済性に優
れたメモリカード処理方法を提供することにある。
この目的のため、本発明は、メモリカード処理システム
内のコントロール・プログラムを、システム・コントロ
ール・プログラムを書き込んだプログラム・メモリカー
ドにより供給し1次いで、データ・メモリカードを扱う
ことによってデータの入出力処理及び内部処理を行う構
成を特徴とするものである。
内のコントロール・プログラムを、システム・コントロ
ール・プログラムを書き込んだプログラム・メモリカー
ドにより供給し1次いで、データ・メモリカードを扱う
ことによってデータの入出力処理及び内部処理を行う構
成を特徴とするものである。
以下、本発明の実施例を図面に基づいて説明する。
第1図は本発明の好ましい実施例を示したブロック図で
ある。
ある。
図において、20はホスト・コンピュータ、21はR3
−232C通信回線、22は制御線を示し、システム側
おいて23はCPU、24はクロック発生器、25はイ
ニシャル・プログラムROM、26はコントロール・プ
ログラムRAM (うンダム・アクセス・メモリ)、2
7はデータ・バス、28はアドレス・バス、29はコン
トロール・バスを示し、また、カード側において、30
はメモリカード(プログラム・メモリカード及びデータ
・メモリカード)を示す。
−232C通信回線、22は制御線を示し、システム側
おいて23はCPU、24はクロック発生器、25はイ
ニシャル・プログラムROM、26はコントロール・プ
ログラムRAM (うンダム・アクセス・メモリ)、2
7はデータ・バス、28はアドレス・バス、29はコン
トロール・バスを示し、また、カード側において、30
はメモリカード(プログラム・メモリカード及びデータ
・メモリカード)を示す。
本発明の実施に用いるカード処理のシステム側は、同図
に示すように、カード処理システム内のコントロール・
プログラムを従来の如<ROMによって固定させるので
はなく、初期時におけるプログラム・メモリカード30
からのコントロール・プログラムの転送、実行用として
のイニシャル・プログラムROM25と、転送されたコ
ントロール・プログラムを格納するコントロール・プロ
グラムRAM26とによって構成し、プログラム・メモ
リカード30により、インターフェイスに合せた任意の
コントロール・プログラムを供給可能としたものである
。
に示すように、カード処理システム内のコントロール・
プログラムを従来の如<ROMによって固定させるので
はなく、初期時におけるプログラム・メモリカード30
からのコントロール・プログラムの転送、実行用として
のイニシャル・プログラムROM25と、転送されたコ
ントロール・プログラムを格納するコントロール・プロ
グラムRAM26とによって構成し、プログラム・メモ
リカード30により、インターフェイスに合せた任意の
コントロール・プログラムを供給可能としたものである
。
すなわち、プログラム・メモリカード30には、入出力
処理及び内部処理プログラムが書き込まれており、挿入
されたカードがプログラム・メモリカードであるかデー
タ・メモリカードであるかがイニシャル・プログラムR
OM25によって判定され、プログラム・メモリカード
であればコントロール・プログラムを読み出し、プログ
ラム・データをコントロール・プログラムRAM26に
格納し、実行する。
処理及び内部処理プログラムが書き込まれており、挿入
されたカードがプログラム・メモリカードであるかデー
タ・メモリカードであるかがイニシャル・プログラムR
OM25によって判定され、プログラム・メモリカード
であればコントロール・プログラムを読み出し、プログ
ラム・データをコントロール・プログラムRAM26に
格納し、実行する。
CPU23は入出力ビンによって通信データと制御デー
タを入出力し、コントロール・プログラムによってデー
タの変換、通信速度、通信手順。
タを入出力し、コントロール・プログラムによってデー
タの変換、通信速度、通信手順。
誤り検出等の制御が行われ、また、電源投入時には、イ
ニシャル・プログラムROM25によってプログラム・
メモリカード30よりコントロール・プログラムを読み
出し、プログラム・データをコントロール・プログラム
RA M 26に書き込み。
ニシャル・プログラムROM25によってプログラム・
メモリカード30よりコントロール・プログラムを読み
出し、プログラム・データをコントロール・プログラム
RA M 26に書き込み。
コントロール・プログラムを実行する。
また、コントロール・プログラムRAM26は、通信回
線の制御、通信データの解析、データ・メモリカード3
0内のデータ管理を行い、ホスト・コンピュータ20か
らのコマンドを実行し、データをデータ・メモリカード
に記憶させる。
線の制御、通信データの解析、データ・メモリカード3
0内のデータ管理を行い、ホスト・コンピュータ20か
らのコマンドを実行し、データをデータ・メモリカード
に記憶させる。
このように、先ず、プログラム・メモリカード30を挿
入して、該カードに書き込まれているコントロール・プ
ログラムをコントロール・プログラムRAM26に格納
し、次いで、データ・メモリカード30を挿入して、デ
ータ処理を行い、従来と同様に通信回線21上にてデー
タの送受信を行うものである。
入して、該カードに書き込まれているコントロール・プ
ログラムをコントロール・プログラムRAM26に格納
し、次いで、データ・メモリカード30を挿入して、デ
ータ処理を行い、従来と同様に通信回線21上にてデー
タの送受信を行うものである。
しかして、本発明によれば、入出力処理及び内部処理を
制御するプログラムは従来のように、システム内のRO
Mに書き込んで固定するのではなく、これをメモリカー
ドに書き込んで、プログラム・メモリカードとし、該プ
ログラム・メモリカードによってシステム内のコントロ
ール・プログラムを供給するものであるから、カード処
理装置とコンピュータとのデータの入出力処理が変更さ
れても、システム内のROMの交換を要することなく、
プログラム・メモリカードを交換することによって対応
できるものである。
制御するプログラムは従来のように、システム内のRO
Mに書き込んで固定するのではなく、これをメモリカー
ドに書き込んで、プログラム・メモリカードとし、該プ
ログラム・メモリカードによってシステム内のコントロ
ール・プログラムを供給するものであるから、カード処
理装置とコンピュータとのデータの入出力処理が変更さ
れても、システム内のROMの交換を要することなく、
プログラム・メモリカードを交換することによって対応
できるものである。
換言すれば、その都度具なる機種のカード処理装置は不
要であって、同一のカード処理装置によってデータ処理
が可能となるから、インターフェイスの多様化に対応で
きて応用性が高く、また。
要であって、同一のカード処理装置によってデータ処理
が可能となるから、インターフェイスの多様化に対応で
きて応用性が高く、また。
簡便性にも優れるものである。
また、本発明によれば、プログラム・メモリカードの交
換によりコントロール・プログラムを変え、CPUだけ
でR8−232G通信回線を使った入出力処理を変更さ
せてどんな機種にも対応できるため、従来不可欠であっ
たインターフェイス用LSI及び周辺のICが不要とな
ってコストダウンが可能となり、経済性にも優れるもの
である。
換によりコントロール・プログラムを変え、CPUだけ
でR8−232G通信回線を使った入出力処理を変更さ
せてどんな機種にも対応できるため、従来不可欠であっ
たインターフェイス用LSI及び周辺のICが不要とな
ってコストダウンが可能となり、経済性にも優れるもの
である。
第1図は本発明に係るメモリカード処理方法に用いられ
る一例でのシステムブロック図、第2図は従来のメモリ
カード処理方法に用いられるシステムブロック図である
。 21 ・−−R8−232G通信回線 23 ・ ・ ・ CPU 25・・・イニシャル・プログラムROM26・・・コ
ントロール・プログラムRAM30・・・メモリカード
る一例でのシステムブロック図、第2図は従来のメモリ
カード処理方法に用いられるシステムブロック図である
。 21 ・−−R8−232G通信回線 23 ・ ・ ・ CPU 25・・・イニシャル・プログラムROM26・・・コ
ントロール・プログラムRAM30・・・メモリカード
Claims (1)
- 1、メモリカード処理システム内のコントロール・プロ
グラムを、システム・コントロール・プログラムを書き
込んだプログラム・メモリカードにより供給し、次いで
、データ・メモリカードを扱うことによってデータの入
出力処理及び内部処理を行うことを特徴とするメモリカ
ード処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17341386A JPS6329860A (ja) | 1986-07-23 | 1986-07-23 | メモリカ−ド処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17341386A JPS6329860A (ja) | 1986-07-23 | 1986-07-23 | メモリカ−ド処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6329860A true JPS6329860A (ja) | 1988-02-08 |
Family
ID=15959973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17341386A Pending JPS6329860A (ja) | 1986-07-23 | 1986-07-23 | メモリカ−ド処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6329860A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0316764A (ja) * | 1989-06-14 | 1991-01-24 | Tokyo Electric Co Ltd | 印字装置 |
KR100738172B1 (ko) * | 1999-12-03 | 2007-07-10 | 캐논 가부시끼가이샤 | 착탈식 기억 매체를 관리하기 위한 전자 기기, 기억 매체 관리 방법 및 기억 매체 |
-
1986
- 1986-07-23 JP JP17341386A patent/JPS6329860A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0316764A (ja) * | 1989-06-14 | 1991-01-24 | Tokyo Electric Co Ltd | 印字装置 |
KR100738172B1 (ko) * | 1999-12-03 | 2007-07-10 | 캐논 가부시끼가이샤 | 착탈식 기억 매체를 관리하기 위한 전자 기기, 기억 매체 관리 방법 및 기억 매체 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3030342B2 (ja) | カード | |
EP0780772A2 (en) | A computer system with multiple PC card controllers and a method of controlling I/O transfers in the system | |
US20080177909A1 (en) | Content Terminated DMA | |
JPS62245461A (ja) | ボ−ドスロツト番号の割当方法 | |
CN114327975A (zh) | 片上*** | |
CN106980587A (zh) | 一种通用输入输出时序处理器及时序输入输出控制方法 | |
JPS6329860A (ja) | メモリカ−ド処理方法 | |
CN206975631U (zh) | 一种通用输入输出时序处理器 | |
JP4008911B2 (ja) | 制御装置 | |
JP2616927B2 (ja) | プログラマブル・コントローラ | |
EP0264740A2 (en) | Time partitioned bus arrangement | |
CN116467244A (zh) | 一种信息处理*** | |
JPS603049A (ja) | バスインタ−フエ−ス装置 | |
JPS62256139A (ja) | デ−タ処理装置 | |
JPH047609A (ja) | 位置決め制御用パルス発生器 | |
JPH01133108A (ja) | プログラマブルコントローラ | |
JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
JPH03152651A (ja) | 情報伝送システム | |
JPS6269346A (ja) | 入出力制御装置のためのプログラム設定方法 | |
SU1541623A1 (ru) | Устройство дл сопр жени ЭВМ с периферийным устройством | |
CN115729867A (zh) | 一种i/o信号配置应用方法及工业机器人 | |
CN2227356Y (zh) | 打印机接口的ieee-488通讯卡 | |
JP2002091520A (ja) | プログラマブルコントローラ及びメモリモジュール | |
JPS59189430A (ja) | 割込み制御方式 | |
JPH05143718A (ja) | 画像処理装置 |