JPS63275964A - Printed board testing apparatus - Google Patents
Printed board testing apparatusInfo
- Publication number
- JPS63275964A JPS63275964A JP62112989A JP11298987A JPS63275964A JP S63275964 A JPS63275964 A JP S63275964A JP 62112989 A JP62112989 A JP 62112989A JP 11298987 A JP11298987 A JP 11298987A JP S63275964 A JPS63275964 A JP S63275964A
- Authority
- JP
- Japan
- Prior art keywords
- printed board
- circuit
- test
- board
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 71
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 238000010586 diagram Methods 0.000 description 9
- 239000000523 sample Substances 0.000 description 4
- 230000001788 irregular Effects 0.000 description 3
- 238000006116 polymerization reaction Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 101100491149 Caenorhabditis elegans lem-3 gene Proteins 0.000 description 1
- 244000089486 Phragmites australis subsp australis Species 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 238000003287 bathing Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
本発明は回路パターンのランド位置が規格化されないプ
リント板のパターン回路を試験することができるように
した試験装置であって、2枚のフレキシブルプリント板
のそれぞれのX軸およびY軸方向に複数本の導体パター
ンを高密度に形成し、該2枚のフレキシブルプリント板
で被試験プリント板を挟持し、前記導体パターンを選択
して前記被試験板のパターン接続を試験する構成とし、
変則的な位置に有るランドでも前記導体パターンを当接
することによって該当するパターンの接続状態を試験す
ることを可能とする。[Detailed Description of the Invention] [Summary] The present invention is a test device capable of testing pattern circuits on printed boards in which the land positions of the circuit patterns are not standardized. A plurality of conductor patterns are formed at high density in the X-axis and Y-axis directions of the board, a printed board to be tested is sandwiched between the two flexible printed boards, and the conductive patterns are selected to connect the patterns of the board to be tested. The configuration is to test
By abutting the conductor pattern even on lands located at irregular positions, it is possible to test the connection state of the corresponding pattern.
本発明はプリント板の回路パターンを試験するプリント
板試験装置に関し、特にランド位置に影響されることな
く回路パターンの接続状態を試験することができるよう
にしたプリント板試験装置に関するものである。The present invention relates to a printed board testing device for testing a circuit pattern on a printed board, and more particularly to a printed board testing device that can test the connection state of a circuit pattern without being affected by the land position.
電子機器の電気回路を形成するプリント板は、機器の発
達に伴なって電気回路(回路パターン)が高密度化され
ている。この高密度の回路パターンによって規格化され
ていたランド位置の間隔が狭くなり、従来用いられてい
た汎用試験機では対応できなくなる。そこで、回路パタ
ーンの高密度化によって変化するランド位置に影響され
ることな(回路パターンの接続状態を試験することがで
きるプリント板試験装置の出現が要望されていた。2. Description of the Related Art Printed boards that form the electric circuits of electronic devices have become denser in electric circuits (circuit patterns) as the devices have developed. Due to this high-density circuit pattern, the standardized spacing between land positions has become narrower, making it impossible for conventional general-purpose testing machines to handle this. Therefore, there has been a demand for a printed circuit board testing device that can test the connection state of circuit patterns without being affected by land positions that change due to increased density of circuit patterns.
第7図は従来のプリント板試験装置のブロック図を示し
ており、複数個の接触片(図ではピン)1−1〜1−n
を有する試験板(図ではプローブピンヘッド)1と、各
ピン毎にスイッチング素子を接続するスイッチング素子
回路2と、スイッチング素子回路2の各素子、の動作を
制御する制御部3と、制御回路3を介して接触ピンに直
流電圧を供給する直流電源18と、予め試験回路パター
ンに対応するピン番号を格納し、試験パターンに応じて
制御部3を介してスイッチング素子を駆動する記憶部4
と、被試験プリント板5を載置し、該被試験プリント板
5を移動してプリント板5の回路パターンとピン1−1
〜1−nとを当接せしめるプレス機構6と、スイッチン
グ素子回路2の出力結果によって回路パターンの良、否
を判定する判定回路7と、判定結果を記録する記録器8
とより構成されている。FIG. 7 shows a block diagram of a conventional printed board testing device, in which a plurality of contact pieces (pins in the figure) 1-1 to 1-n are shown.
A test board (probe pin head in the figure) 1 having a switching element circuit 2 that connects a switching element to each pin, a control unit 3 that controls the operation of each element of the switching element circuit 2, and a control unit 3 that controls the operation of each element of the switching element circuit 2. a DC power supply 18 that supplies DC voltage to the contact pins via the storage unit 4, and a storage unit 4 that stores pin numbers corresponding to the test circuit pattern in advance and drives the switching elements via the control unit 3 according to the test pattern.
Then, place the printed board 5 under test and move the printed board 5 to match the circuit pattern of the printed board 5 and pin 1-1.
1-n, a determination circuit 7 that determines whether the circuit pattern is good or not based on the output results of the switching element circuit 2, and a recorder 8 that records the determination results.
It is composed of.
また、第8図に示すように、試験板1にはピン1−1〜
1’−nが一定の間隔lを持って格子状に配設されてい
る。In addition, as shown in FIG. 8, the test plate 1 has pins 1-1 to
1'-n are arranged in a lattice shape with a constant interval l.
プレス機構6を駆動して被試験プリント板5を矢印方向
に移動し、プリント板5上に形成された回路パターンと
ピンとを当接する。その−例を第9図に示しており、第
9図を用いて回路パターン10の試験を説明する。The press mechanism 6 is driven to move the printed board 5 to be tested in the direction of the arrow, and the circuit pattern formed on the printed board 5 comes into contact with the pins. An example thereof is shown in FIG. 9, and testing of the circuit pattern 10 will be explained using FIG.
回路パターン10は、プリント板5の上面にランド9−
5と9−10を有し、各ランドはスルホールを介して裏
面に形成されたパターンと接続されている。A circuit pattern 10 is arranged on a land 9- on the top surface of the printed board 5.
5 and 9-10, and each land is connected to a pattern formed on the back surface via a through hole.
いまプレス機構6を駆動して回路パターンとピンとを当
接することによってランド9−5および9−10とピン
1−5および1−20が当接する。By now driving the press mechanism 6 to bring the circuit pattern into contact with the pins, the lands 9-5 and 9-10 come into contact with the pins 1-5 and 1-20.
記憶部に予め格納されている回路パターン10を試験す
るためのピン番号1−5と1−20を示す信号が制御部
3を介してスイッチング素子回路2に送られる。スイッ
チング素子回路2はピン1−5と1−20に対応するス
イッチング素子を駆動し、両ビン間に直流電源18より
出力される電流を流して回路パターン10の導通を試験
する。Signals indicating pin numbers 1-5 and 1-20 for testing the circuit pattern 10 stored in advance in the storage section are sent to the switching element circuit 2 via the control section 3. The switching element circuit 2 drives the switching elements corresponding to pins 1-5 and 1-20, and tests the continuity of the circuit pattern 10 by passing a current output from a DC power supply 18 between both pins.
判定回路7はスイッチング素子回路2の該当素子を介し
て回路パターンに電流が流れた場合を良。The determination circuit 7 determines that the current flows through the circuit pattern through the corresponding element of the switching element circuit 2 as good.
電流が流れない場合を不良と判定する。記録器8は判定
結果を記録する。If no current flows, it is determined to be defective. The recorder 8 records the determination result.
上記、従来のプリント板試験装置においては試験板(プ
ローブピンヘッド)1にピン1−1〜1−nを設け、該
ピンと被試験プリント板5の回路パターンとを当接する
構成となっているため、ピンの径によってプローブピン
へラド1へのピンの配設数に限界があり、従来のプリン
ト板で規格化された2、54mm間隔の格子状に配設さ
れたランドに対しては対応できるが、ランド間隔が2.
54mm以下の高密度に、またランドが非格子状に配設
されたプリント板には対応できない。また、スルホール
径がピンの先端径より極端に大きいか、もしくは小さけ
れば、当該パターンは試験できない。In the above conventional printed board testing apparatus, the test board (probe pin head) 1 is provided with pins 1-1 to 1-n, and the pins are in contact with the circuit pattern of the printed board 5 under test. There is a limit to the number of pins that can be placed on the probe pin rad 1 depending on the diameter of the pin, and it is possible to accommodate lands that are arranged in a grid pattern with intervals of 2.54 mm, which is standardized on conventional printed circuit boards. , the land spacing is 2.
It cannot be applied to printed boards with a high density of 54 mm or less, and with lands arranged in a non-grid pattern. Further, if the diameter of the through hole is extremely larger or smaller than the diameter of the tip of the pin, the pattern cannot be tested.
また、何万本のピンを被試験プリント板に押しつけるた
め、プレス機構6には大がかりな装置を必要とするとと
もに、その圧力で押し付けられたピンによってプリント
板に傷がつくという欠点を生じていた。Furthermore, in order to press tens of thousands of pins onto the printed circuit board under test, the press mechanism 6 required a large-scale device, and the pins pressed by the pressure caused damage to the printed circuit board. .
本発明はこのような点に鑑みて創作されたもので、プリ
ント板の回路パターンの高密度化による狭いランド間隔
や変則的な配設位置や部品実装孔の形状に影響されるこ
となく、どのようなプリント板に対しても、その回路パ
ターンを試験することができるプリント板試験装置を提
供することを目的としている。The present invention was created in view of the above points, and is capable of mounting any part without being affected by narrow land spacing, irregular placement positions, or shape of component mounting holes due to increased density of circuit patterns on printed boards. It is an object of the present invention to provide a printed board testing device that can test the circuit pattern of such printed boards.
第1図fan、 (b)および第2図は本発明のプリン
ト板試験装置の試験板およびその取付は模式図を示して
いる。FIG. 1(b) and FIG. 2 schematically show the test board of the printed board testing device of the present invention and its installation.
第1図(al、 (b)において、試験板に2枚のフレ
キシブルプリント板11−1と11−2とを用い、フレ
キシブルプリント板11−1のX軸方向に、フレキシブ
ルプリント板11−2のY軸方向にそれぞれ複数本の導
体パターン12−1〜12−nおよび13−1〜13−
nを形成するとともに、第2図に示すように、2枚のフ
レキシブルプリント板11−1と11−2で被試験プリ
ント板5を挟持し、導体パターン12−1〜12−nお
よび13−1〜13−nと被試験プリント板の両面に形
成されたランドとを当接する構成としている。In FIGS. 1(al) and (b), two flexible printed boards 11-1 and 11-2 are used as test boards, and the flexible printed board 11-2 is aligned in the X-axis direction of the flexible printed board 11-1. A plurality of conductor patterns 12-1 to 12-n and 13-1 to 13- are arranged in the Y-axis direction, respectively.
At the same time, as shown in FIG. 13-n and lands formed on both sides of the printed board to be tested are in contact with each other.
また、フレキシブルプリント板11−1および11−2
の導体パターン121〜12−nおよび13−1〜13
−nを記憶部4と制御部3とスイッチング素子回路2を
介して選択して被試験プリント板5に形成された当該回
路パターンの接続を試験する構成としている。In addition, flexible printed boards 11-1 and 11-2
conductor patterns 121 to 12-n and 13-1 to 13
-n is selected via the storage section 4, control section 3, and switching element circuit 2 to test the connection of the circuit pattern formed on the printed board 5 under test.
被試験プリント板5の測定ランドの配設方向に対して導
体パターンが交差するようにフレキシブルプリント板を
配設することにより、高密度に形成された導体パターン
が狭い間隔で変則的に配設されたランドに当接するよう
になる。そこで、当該試験ランドに当接する導体パター
ンを選択して導通試験を行うようにしている。By arranging the flexible printed board so that the conductor patterns intersect with the arrangement direction of the measurement lands of the printed board 5 under test, the conductor patterns formed at high density are irregularly arranged at narrow intervals. It comes into contact with the land. Therefore, a continuity test is performed by selecting a conductor pattern that comes into contact with the test land.
第3図は本発明の一実施例のプリント板試験装置のブロ
ック図を示しており、X軸方向およびY軸方向に導体パ
ターン12−1〜12−nおよび13−1〜13−nを
有するフレキシブルプリント板11−1および11−2
を用いて被試験プリント板5を挟持する構成としている
。この導体パターン間隔を被試験プリント板の最小測定
ランド間隔に設定しておく。FIG. 3 shows a block diagram of a printed board testing apparatus according to an embodiment of the present invention, which has conductor patterns 12-1 to 12-n and 13-1 to 13-n in the X-axis direction and the Y-axis direction. Flexible printed boards 11-1 and 11-2
The printed circuit board 5 to be tested is held between the two. This conductor pattern spacing is set to the minimum measurement land spacing of the printed circuit board under test.
また、フレキシブルプリント板11−1および11−2
の各導体パターン12−1〜12−nおよび13−1〜
13−n毎にスイッチング素子を接続するスイッチング
素子回路2と、スイッチング素子回路2の各素子の動作
を制御する制御部3と、予め試験回路パターンに対応す
る導体パターン番号を格納し、試験する回路パターンに
応じて制御部3を介してスイッチング素子を駆動する記
憶部4と、被試験プリント板5を挟んでフレキシブルプ
リント板11−1と11−2を重合する重合装置14と
、スイッチング素子回路2の出力結果によって回路パタ
ーンの良、否を判定する判定回路7と、判定結果を記録
する記録器8とより構成されている。In addition, flexible printed boards 11-1 and 11-2
Each conductor pattern 12-1 to 12-n and 13-1 to
A switching element circuit 2 that connects switching elements every 13-n, a control section 3 that controls the operation of each element of the switching element circuit 2, and a circuit that stores conductor pattern numbers corresponding to test circuit patterns in advance and tests them. A storage unit 4 that drives switching elements via a control unit 3 according to a pattern, a polymerization device 14 that polymerizes flexible printed boards 11-1 and 11-2 with a printed board 5 under test in between, and a switching element circuit 2. It is comprised of a determination circuit 7 that determines whether a circuit pattern is acceptable or not based on the output results of the circuit pattern, and a recorder 8 that records the determination results.
また、第4図に示すように、重合装置14は、被試験プ
リント板5とフレキシブルプリント板11−1と11−
2を内部に収納する気密槽16と、気密槽16の内部の
空気を外部に排出する真空ポンプ15とより構成され、
被試験プリント板5とフレキシブルプリント板11−1
および11−2は、それぞれの一端を接栓17を介して
重合している。In addition, as shown in FIG.
2, and a vacuum pump 15 that discharges the air inside the airtight tank 16 to the outside.
Tested printed board 5 and flexible printed board 11-1
and 11-2 are connected to each other through a plug 17 at one end.
真空ポンプ15により気密槽16内の空気を外部に排出
すると被試験プリント板5とフレキシブルプリント板1
1−1および11−2との間の気圧が低くなり、被試験
プリント板5の両面にフレキシブルプリント板11−1
および11−2が密着して重合し、プリント板5上に形
成された回路パターンのランドとフレキシブルプリント
板に形成された導体パターンとが規定位置で当接する。When the air in the airtight tank 16 is discharged to the outside by the vacuum pump 15, the printed board 5 and flexible printed board 1 under test are
1-1 and 11-2, the flexible printed board 11-1 is applied to both sides of the printed board 5 under test.
and 11-2 are brought into close contact and overlapped, and the land of the circuit pattern formed on the printed board 5 and the conductor pattern formed on the flexible printed board abut at a prescribed position.
以下、種々の回路パターンに対する試験方法について図
を用いて説明する。Hereinafter, testing methods for various circuit patterns will be explained using figures.
まず、第5図に示すように、プリント板の表面と裏面に
わたって回路パターン1oが形成されている場合は、X
軸に導体パターンが形成されたフレキシブルプリント板
(以後X板と云う)の導体パターン12−1に十電圧を
印加し、Y軸に導体パターンが形成されたフレキシブル
プリン)板(以f&Y板と云う)の導体パターン13−
1から13−nを順次走査して一電圧を印加する。これ
によってX板の1本の導体パターン12−1に対してY
板の全数の導通パターン間の導通がみられる。次に、X
板に十電圧を印加する導体パターンを次々に変えていき
、その都度Y板の導体パターンを走査することによって
X板とY板の導体パターン間に導通があるか否か調査す
る。この様にすれば被試験プリント板5の両面にまたが
る回路パターンの導通。First, as shown in FIG. 5, if the circuit pattern 1o is formed over the front and back surfaces of the printed board,
Ten voltages were applied to the conductor pattern 12-1 of a flexible printed board (hereinafter referred to as the "X board") with a conductive pattern formed on the axis, and a flexible printed board (hereinafter referred to as "F&Y board") with a conductive pattern formed on the Y-axis was applied. ) conductor pattern 13-
1 to 13-n are sequentially scanned and one voltage is applied. As a result, for one conductor pattern 12-1 on the
Continuity is seen between all conductive patterns on the board. Next,
The conductor pattern that applies ten voltages to the plate is changed one after another, and the conductor pattern on the Y plate is scanned each time to investigate whether there is continuity between the conductor patterns on the X plate and the Y plate. In this way, the circuit pattern spanning both sides of the printed board 5 under test can be electrically connected.
絶縁が同時に試験されたことになる。The insulation was tested at the same time.
次に、プリント板5の表面または裏面のみに回路パター
ンが形成されている場合は、回路パターンと当接する1
つの導通パターンに十電圧を印加し、他の導体パターン
を順次走査して一電圧を印加する。この要領で十電圧を
印加する導体パターンを変えて他の導体パターンを走査
して一電圧を印加し、回路パターンの試験を行う。但し
この試験は回路パターンの配設方向に対して導体パター
ンが交差する場合にだけ適用可能なため、部品実装位置
にスルホールが無い場合には、部分的に試験できない個
所が生じる。これには、当該基板の縦横方向を違えた複
数回の試験を行うことにより解決できる。Next, if the circuit pattern is formed only on the front or back side of the printed board 5, the 1
Ten voltages are applied to one conductive pattern, and one voltage is applied by sequentially scanning the other conductive patterns. In this manner, the circuit pattern is tested by changing the conductor pattern to which ten voltages are applied and scanning other conductor patterns to apply one voltage. However, this test is applicable only when the conductor pattern intersects with the direction in which the circuit pattern is arranged, so if there is no through hole at the component mounting position, some parts may not be tested. This problem can be solved by conducting multiple tests with the board in different vertical and horizontal directions.
一方、第6図に示すように、表面および裏面だけに形成
された回路パターンが、部品実装位置にスルホールがな
く、且つ同方向2等長のパターンを他に有する場合には
上記導通試験は不可能となる。そこで判定回路7に容量
測定器7−1を用い、回路パターン10を介して接続す
るX板の導体パターンX1とY板の導体パターンY1と
の間の容量を測定し、測定容量が規定値より少ないとき
は不良と判断する。On the other hand, as shown in Figure 6, if the circuit pattern formed only on the front and back surfaces has no through holes at the component mounting position and has two other patterns of equal length in the same direction, the continuity test described above is not possible. It becomes possible. Therefore, the capacitance measuring device 7-1 is used in the judgment circuit 7 to measure the capacitance between the conductor pattern X1 of the X board and the conductor pattern Y1 of the Y board, which are connected via the circuit pattern 10, and the measured capacitance is lower than the specified value. If it is less, it is judged as defective.
なお、上述したX板およびY板の導体パターンへの電圧
印加手順は記憶部4に予め格納されたプログラムによっ
て行い、その駆動は制御部3およびスイッチング素子回
路2によって行なわれる。The above-described voltage application procedure to the conductor patterns of the X plate and the Y plate is performed according to a program stored in advance in the storage section 4, and the driving thereof is performed by the control section 3 and the switching element circuit 2.
判定回路7の判定結果は記録器8で記録される。The judgment result of the judgment circuit 7 is recorded by the recorder 8.
以上説明したように本発明によれば、高密度化された狭
いランド間隔や変則的な配設位置に影響されることなく
、回路パターンを試験することが可能となり、高精度な
プリント板試験ができる。As explained above, according to the present invention, it is possible to test circuit patterns without being affected by high-density narrow land spacing or irregular placement positions, and high-precision printed board testing is possible. can.
第1図および第2図は本発明の試験板およびその取付は
模式図、
第3図は一実施例のプリント板試験装置のブロック図、
第4図は一実施例の重合装置の模式図、第5図および第
6図は一実施例のプリント板試験を示す図、
第7図は従来のプリント板試験装置のブロック図、
第8図は従来の試験板の模式図、
第9図は従来のプリント板試験装置の動作を説明するた
めの図である。
図において、1は試験板(プローブピンヘッド)1−1
〜1−n 、1−5.1 20は接触片(ピン)、2は
スイッチング素子回路、3は制御部、4は記憶部(CP
U) 、5は被試験プリント板、6はプレス機構、7は
判定回路、7−1は容量測定器、8は記録器、9−5.
9−10はランド、10は回路パターン、11−1.1
1−2とフレキシブルプリント板、12−1〜12−n
および13−1〜13−nは導体パターン、14は重合
装置、15は真空ポンプ、16は気密槽、17は接栓、
18は直流電源を示している。
<Q) tb)本発明。拭
、検板の鑵へ図
第1図
+発明の賦・使販t+IBt1f頴式″凶第2図
一ヴ二方a例の二一りシト7瓦Lテ(5貧葦ロ1シya
V7[IZ+第3図
一突、t1!ジ1d浴幻r−pkπ2
第4図
第5図
一突プをグ1め7・ワ〉ト販tへ°隼史te$−を国策
6図
りt」L角?す〉14反す大i蓬に1の7・ロッ7タゴ
第7図
も妹め敲孜抜め隷入″□□□
第8図1 and 2 are schematic diagrams of the test plate of the present invention and its installation; FIG. 3 is a block diagram of a printed board testing apparatus according to an embodiment; FIG. 4 is a schematic diagram of a polymerization apparatus according to an embodiment; Figures 5 and 6 are diagrams showing a printed board test of one embodiment, Figure 7 is a block diagram of a conventional printed board testing device, Figure 8 is a schematic diagram of a conventional test board, and Figure 9 is a conventional FIG. 3 is a diagram for explaining the operation of the printed board testing device of FIG. In the figure, 1 is the test plate (probe pin head) 1-1
~1-n, 1-5.1 20 is a contact piece (pin), 2 is a switching element circuit, 3 is a control section, 4 is a storage section (CP
U), 5 is a printed board to be tested, 6 is a press mechanism, 7 is a judgment circuit, 7-1 is a capacitance measuring device, 8 is a recorder, 9-5.
9-10 is a land, 10 is a circuit pattern, 11-1.1
1-2 and flexible printed boards, 12-1 to 12-n
13-1 to 13-n are conductor patterns, 14 is a polymerization device, 15 is a vacuum pump, 16 is an airtight tank, 17 is a plug,
18 indicates a DC power supply. <Q) tb) The present invention. Wiping, to the test plate plate Fig. 1 + Invention purchase and use t + IBt1f formula ``Rice Fig. 2 1 v 2 side a Example 21 7 tile L te (5 poor reeds 1 shi
V7 [IZ + Figure 3 one hit, t1! Ji1d bathing illusion r-pkπ2 Fig. 4 Fig. 5 Ittupu to g1me7. 〉 14 To the big i, 1, 7, 7 tags, the 7th figure, the younger sister, the sister, and the enslavement'' □□□ Figure 8
Claims (1)
を被試験プリント板(5)の回路パターン(10)のラ
ンド(9−5、9−10)に当接して前記回路基板のパ
ターン接続状態を試験するプリント板試験装置において
、 2枚のフレキシブルプリント板(11−1、11−2)
で前記試験板(1)を構成するとともに、前記フレキシ
ブルプリント板の一方にX軸方向に、他方にY軸方向に
のびる複数本の導体パターン(12−1〜12−n、1
3−1〜13−n)を配設し、前記2枚のフレキシブル
プリント板で前記被試験プリント板を挟持して前記2枚
の導体パターンと前記被試験プリント板のランドとを当
接し、前記導体パターンを選択して前記被試験プリント
板の回路パターンの接続を試験するようにしたことを特
徴とするプリント板試験装置。[Claims] Test plate (1) having a plurality of contact pieces (1-1 to 1-n)
In a printed board testing device that tests the pattern connection state of the circuit board by contacting the lands (9-5, 9-10) of the circuit pattern (10) of the printed board under test (5), Board (11-1, 11-2)
The test board (1) is configured with a plurality of conductor patterns (12-1 to 12-n, 1) extending in the X-axis direction on one side of the flexible printed board and in the Y-axis direction on the other side.
3-1 to 13-n), sandwiching the printed board to be tested between the two flexible printed boards and bringing the two conductor patterns into contact with the lands of the printed board to be tested, and 1. A printed board testing apparatus, characterized in that a conductor pattern is selected to test the connection of the circuit pattern of the printed board to be tested.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62112989A JPS63275964A (en) | 1987-05-08 | 1987-05-08 | Printed board testing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62112989A JPS63275964A (en) | 1987-05-08 | 1987-05-08 | Printed board testing apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63275964A true JPS63275964A (en) | 1988-11-14 |
Family
ID=14600631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62112989A Pending JPS63275964A (en) | 1987-05-08 | 1987-05-08 | Printed board testing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63275964A (en) |
-
1987
- 1987-05-08 JP JP62112989A patent/JPS63275964A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4471298A (en) | Apparatus for automatically electrically testing printed circuit boards | |
US6462556B2 (en) | Circuit board testing apparatus and method | |
CN108693459A (en) | Two point VI curved scannings for various circuit boards compare method for diagnosing faults | |
US5781021A (en) | Universal fixtureless test equipment | |
US7768283B1 (en) | Universal socketless test fixture | |
US4290015A (en) | Electrical validator for a printed circuit board test fixture and a method of validation thereof | |
JP2006126197A (en) | General-purpose testing tool | |
JPH0658978A (en) | Movable prober mechanism | |
JPS63275964A (en) | Printed board testing apparatus | |
JP2000097985A (en) | Scanning tester for test location with tight space | |
JPH06308184A (en) | Discharging method for stray charge in substrate insulation test | |
JP2000162237A (en) | Board inspecting apparatus | |
JPH05264650A (en) | Burn-in board test device | |
JPH01242972A (en) | Inspecting device for short circuit and disconnection of pattern | |
JP4046590B2 (en) | Reliability test method | |
JPH0460471A (en) | Prober mechanism for inspecting pattern wiring | |
JPS6049945A (en) | Screen printer | |
JPH0574901A (en) | Burn-in board checker | |
JP2705288B2 (en) | Circuit board inspection method, inspection board, and circuit board inspection device | |
JPH1010185A (en) | Go/no go decision method for package arranged with electrode on one side and lead pin/pattern on opposite side using in-circuit tester, and resistor rod | |
JPH0961485A (en) | Method for inspecting wiring of printed-wiring board and apparatus therefor | |
JPS58158564A (en) | Wiring testing for printed circuit board | |
JPH11243262A (en) | Substrate having pattern for front and rear discrimination and inspection device thereof | |
JPH05315414A (en) | Probe card and inspecting method for its specification | |
JPH1194896A (en) | Wiring interface inspection device for semiconductor testing apparatus |