JPS63272108A - 電界効果トランジスタ増幅器 - Google Patents
電界効果トランジスタ増幅器Info
- Publication number
- JPS63272108A JPS63272108A JP62104731A JP10473187A JPS63272108A JP S63272108 A JPS63272108 A JP S63272108A JP 62104731 A JP62104731 A JP 62104731A JP 10473187 A JP10473187 A JP 10473187A JP S63272108 A JPS63272108 A JP S63272108A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- field effect
- effect transistor
- diode
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 8
- 230000001629 suppression Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は電界効果トランジスタ（ＦＥＴ）を用いた増幅
器に関し、特にＦＥＴのゲートにバイアス電位を供給し
て動作させるＦＥＴ増幅器を極めて高い周波数において
使用することを可能としたＦＥＴ増幅器に関する。
器に関し、特にＦＥＴのゲートにバイアス電位を供給し
て動作させるＦＥＴ増幅器を極めて高い周波数において
使用することを可能としたＦＥＴ増幅器に関する。
−ｍにＧａＡｓ等を用いたＦＥＴ増幅器では、入力信号
が増大するとゲートに逆方向にリーク電流が流れ、更に
入力信号が増大するとゲート−チャネル間に順方向に振
込み電流が流れてＧａＡｓＦＥＴが破壊され易くなり、
このＦＥＴ破壊を抑制するためのバイアス回路が必要と
なる。
が増大するとゲートに逆方向にリーク電流が流れ、更に
入力信号が増大するとゲート−チャネル間に順方向に振
込み電流が流れてＧａＡｓＦＥＴが破壊され易くなり、
このＦＥＴ破壊を抑制するためのバイアス回路が必要と
なる。
第３図はこのようなバイアス回路を備えた従来のＧａＡ
ｓＦＥＴ増幅器の構成を示した図である。
ｓＦＥＴ増幅器の構成を示した図である。
図において、２７はＧａＡｓＦＥＴ、２８．２９はＤＣ
カットコンデンサ、３０．３１はＲＦチョーク、３２．
３３はバイパスコンデンサ、３４は抵抗、３５は信号入
力端子、３６は信号出力端子、３７はゲートバイアス電
圧供給端子、３８はドレインバイアス供給端子である。
カットコンデンサ、３０．３１はＲＦチョーク、３２．
３３はバイパスコンデンサ、３４は抵抗、３５は信号入
力端子、３６は信号出力端子、３７はゲートバイアス電
圧供給端子、３８はドレインバイアス供給端子である。
この構成によれば、入力信号が増大し、ゲートに振込み
電流が大きく流れようとすると、比較的大きな抵抗３４
によって電圧降下を与えてゲートへの振込み電流を抑え
ることになる。
電流が大きく流れようとすると、比較的大きな抵抗３４
によって電圧降下を与えてゲートへの振込み電流を抑え
ることになる。
上述した従来のバイアス回路をもつＧａＡｓ ＦＥＴ増
幅器を例えば電力増幅器やリミタ増幅器として使用する
場合、ゲートに比較的大きな入力電力を印加することに
なる。この時、ゲートは入力信号のピーク電圧によりソ
ースに対して正電位となり、膜方向のゲート電流が流れ
る。このゲート電流がある値を越えると、ゲートは破壊
されるので、これを防ぐためにゲート抵抗３４を太き（
し、ゲート直流電流を抑えていた。
幅器を例えば電力増幅器やリミタ増幅器として使用する
場合、ゲートに比較的大きな入力電力を印加することに
なる。この時、ゲートは入力信号のピーク電圧によりソ
ースに対して正電位となり、膜方向のゲート電流が流れ
る。このゲート電流がある値を越えると、ゲートは破壊
されるので、これを防ぐためにゲート抵抗３４を太き（
し、ゲート直流電流を抑えていた。
しかしながら、マイクロ波帯の増幅器を小型化しようと
して例えばセラミック基板等を用いてＭＩＣ化した場合
、ゲート抵抗を基板上に薄膜抵抗で構成すると大きくな
るという問題がある。例えば、ＩＯＫΩの抵抗を薄膜抵
抗で構成すると０．ＬＸ２０ａ＋ｍとなり、スパイラル
にしたとしても約１ 、８ ｍｍ平方となり、ＦＥＴの
ゲートあるいはドレインに付加されているマツチング回
路と比較して同等程度となって増幅器の小型化が困難に
なる。
して例えばセラミック基板等を用いてＭＩＣ化した場合
、ゲート抵抗を基板上に薄膜抵抗で構成すると大きくな
るという問題がある。例えば、ＩＯＫΩの抵抗を薄膜抵
抗で構成すると０．ＬＸ２０ａ＋ｍとなり、スパイラル
にしたとしても約１ 、８ ｍｍ平方となり、ＦＥＴの
ゲートあるいはドレインに付加されているマツチング回
路と比較して同等程度となって増幅器の小型化が困難に
なる。
本発明はゲートのリーク電流及び振込み直流電流の抑圧
を効果的に行い、かつ小型化を図ることのできる電界効
果トランジスタ増幅器を提供することを目的としている
。
を効果的に行い、かつ小型化を図ることのできる電界効
果トランジスタ増幅器を提供することを目的としている
。
〔問題点を解決するための手段］
本発明の電界効果トランジスタ増幅器は、ＦＴＥのバイ
アスされたゲートに交流信号を入力して動作させるよう
に構成した電界効果トランジスタ増幅器であって、ゲー
トのバイアス回路に、互いにアノードまたはカソードを
対向して直列に接続した２つのダイオードを挿入した構
成としている。
アスされたゲートに交流信号を入力して動作させるよう
に構成した電界効果トランジスタ増幅器であって、ゲー
トのバイアス回路に、互いにアノードまたはカソードを
対向して直列に接続した２つのダイオードを挿入した構
成としている。
次に、本発明を図面を参照して説明する。
（第１実施例）
第１図は本発明の第１実施例の回路図である。
ｌはＧａＡｓＦＥＴ、２．３はＤＣカットコンデンサ、
４．５はＲＦチョーク、６，７はバイパスコンデンサ、
８はＲＦ低抵抗９，９′は本発明が特徴とするダイオー
ドで各カソードを互いに対向して直列接続している。ま
た、１０は信号入力端子、１１は信号出力端子、１２は
ゲートバイアス供給端子、１３はドレインバイアス供給
端子である。
４．５はＲＦチョーク、６，７はバイパスコンデンサ、
８はＲＦ低抵抗９，９′は本発明が特徴とするダイオー
ドで各カソードを互いに対向して直列接続している。ま
た、１０は信号入力端子、１１は信号出力端子、１２は
ゲートバイアス供給端子、１３はドレインバイアス供給
端子である。
このような構成において、入力信号電力が増大すると、
ゲートに逆方向にリーク電流が流れようとするが、ダイ
オード９によってそれを抑えることができる。また、更
に入力信号が増大すると、ゲートに順方向に振込み電流
が流れようとするが、今度はダイオード９′によってそ
れを抑えることができる。
ゲートに逆方向にリーク電流が流れようとするが、ダイ
オード９によってそれを抑えることができる。また、更
に入力信号が増大すると、ゲートに順方向に振込み電流
が流れようとするが、今度はダイオード９′によってそ
れを抑えることができる。
また、従来の技術で用いられた抵抗（第３図の符号３４
）ではＭＩＣ化した場合に約２ｍｍ平方の面積を必要と
しているが、上記したダイオードを用いると約０．３ｍ
ｍ平方×２の面積で済み、小型なバイアス回路が実現で
きる。なお、ＲＦチョーク４．５は薄膜上で分布定数回
路として実現でき、必要に応じてマツチング抵抗を追加
することができる。なお、抵抗８は省略してもよい。
）ではＭＩＣ化した場合に約２ｍｍ平方の面積を必要と
しているが、上記したダイオードを用いると約０．３ｍ
ｍ平方×２の面積で済み、小型なバイアス回路が実現で
きる。なお、ＲＦチョーク４．５は薄膜上で分布定数回
路として実現でき、必要に応じてマツチング抵抗を追加
することができる。なお、抵抗８は省略してもよい。
（第２実施例）
第２図は本発明の第２実施例の回路図である。
１４はＧａＡｓＦＥＴ、、１５．１６はＤＣカットコン
デンサ、１７．１８はＲＦチョーク、１９゜２０．２１
はバイパスコンデンサ、２２はバイアス抵抗、２３．２
３’はカソードを互いに対向して直列接続したダイオー
ドである。また、２４は信号入力端子、２５は信号出力
端子、２６はバイアス電圧供給端子である。
デンサ、１７．１８はＲＦチョーク、１９゜２０．２１
はバイパスコンデンサ、２２はバイアス抵抗、２３．２
３’はカソードを互いに対向して直列接続したダイオー
ドである。また、２４は信号入力端子、２５は信号出力
端子、２６はバイアス電圧供給端子である。
この構成ではゲート自己バイアスしている他は第１実施
例と同様の構成であり、同様の効果を得ることができる
。なお、ＲＦチョーク１７．１８は、第１の実施例と同
じように薄膜上で分布定数回路として実現することもで
き、必要に応じてマツチング抵抗を追加することもでき
る。
例と同様の構成であり、同様の効果を得ることができる
。なお、ＲＦチョーク１７．１８は、第１の実施例と同
じように薄膜上で分布定数回路として実現することもで
き、必要に応じてマツチング抵抗を追加することもでき
る。
ここで、２つのダイオードは互いにアノードを対向させ
て直列接続させる構成としてもよい。
て直列接続させる構成としてもよい。
〔発明の効果］
以上説明したように本発明はＦＥＴを用いた増幅器にお
いて、バイアス回路にダイオードを用いることにより、
ゲートのリーク電流及び振込み電流を抑え、小型にする
ことができる効果がある。
いて、バイアス回路にダイオードを用いることにより、
ゲートのリーク電流及び振込み電流を抑え、小型にする
ことができる効果がある。
第１図は本発明の第１実施例のＦＥＴ増幅器の回路図、
第２図は本発明の第２実施例の回路図、第３図は従来の
ＦＥＴ増幅器の回路図である。 Ｌ、 １４・ ＧａＡｓＦＥＴ、２． ３． １５．
４６・・・ＤＣカットコンデンサ、４，５，１７．１８
・・・ＲＦチョーク、６，７，１９，２０．２１・・・
バイパスコンデンサ、８，２２・・・抵抗、９．９′・
・・ダイオード、１０．２４・・・信号入力端子、１１
，２５・・・信号出力端子、１２・・・ゲートバイアス
供給端子、１３・・・ドレインバイアス供給端子、２３
．２３′・・・ダイオード、２６・・・バイアス電圧供
給端子、２１−ＧａＡｓ ＦＥＴ、２８．２９−ＤＣカ
ントコンデンサ、３０．３１・・・チョークコイル、３
２゜３３・・・バイパスコンデンサ、３４・・・抵抗、
３５・・・信号入力端子、３６・・・信号出力端子、３
７・・・ゲートバイアス供給端子、３８・・・ドレイン
バイアス供給端子。 第１図 ＧａＡｓＦＥＴ ブートノ（スアズ トレイ、）ぐＡアス７ｆ
埼棹チ 夙誇袴列 第２図 ６□Ａ、ＦＥＴ
第２図は本発明の第２実施例の回路図、第３図は従来の
ＦＥＴ増幅器の回路図である。 Ｌ、 １４・ ＧａＡｓＦＥＴ、２． ３． １５．
４６・・・ＤＣカットコンデンサ、４，５，１７．１８
・・・ＲＦチョーク、６，７，１９，２０．２１・・・
バイパスコンデンサ、８，２２・・・抵抗、９．９′・
・・ダイオード、１０．２４・・・信号入力端子、１１
，２５・・・信号出力端子、１２・・・ゲートバイアス
供給端子、１３・・・ドレインバイアス供給端子、２３
．２３′・・・ダイオード、２６・・・バイアス電圧供
給端子、２１−ＧａＡｓ ＦＥＴ、２８．２９−ＤＣカ
ントコンデンサ、３０．３１・・・チョークコイル、３
２゜３３・・・バイパスコンデンサ、３４・・・抵抗、
３５・・・信号入力端子、３６・・・信号出力端子、３
７・・・ゲートバイアス供給端子、３８・・・ドレイン
バイアス供給端子。 第１図 ＧａＡｓＦＥＴ ブートノ（スアズ トレイ、）ぐＡアス７ｆ
埼棹チ 夙誇袴列 第２図 ６□Ａ、ＦＥＴ
Claims (1)
- （１）電界効果トランジスタのバイアスされたゲートに
交流信号を入力して動作させるように構成したトランジ
スタ増幅器であって、前記ゲートのバイアス回路に、互
いにアノードまたはカソードを対向させ直列に接続した
２つのダイオードを挿入したことを特徴とする電界効果
トランジスタ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62104731A JPS63272108A (ja) | 1987-04-30 | 1987-04-30 | 電界効果トランジスタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62104731A JPS63272108A (ja) | 1987-04-30 | 1987-04-30 | 電界効果トランジスタ増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63272108A true JPS63272108A (ja) | 1988-11-09 |
Family
ID=14388643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62104731A Pending JPS63272108A (ja) | 1987-04-30 | 1987-04-30 | 電界効果トランジスタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63272108A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007215248A (ja) * | 2007-05-30 | 2007-08-23 | Sony Corp | 電力増幅装置およびこれを用いた無線通信装置 |
-
1987
- 1987-04-30 JP JP62104731A patent/JPS63272108A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007215248A (ja) * | 2007-05-30 | 2007-08-23 | Sony Corp | 電力増幅装置およびこれを用いた無線通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515547B2 (en) | Self-biased cascode RF power amplifier in sub-micron technical field | |
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4590436A (en) | High voltage, high frequency amplifier circuit | |
| US4590437A (en) | High frequency amplifier | |
| GB2198005A (en) | Series-connected fet voltage equalisation | |
| JP2003223232A (ja) | 電流源回路 | |
| JPH07175535A (ja) | Ｆｅｔ増幅器用電源回路 | |
| US4443717A (en) | High resolution fast diode clamped comparator | |
| JP2012120245A (ja) | 電流共有増幅器を用いた信号増幅 | |
| US6087900A (en) | Parallel push-pull amplifier using complementary device | |
| JPS63272108A (ja) | 電界効果トランジスタ増幅器 | |
| US6577170B1 (en) | CMOS transconductor with increased dynamic range | |
| JPS6282704A (ja) | 増幅回路 | |
| US10566933B2 (en) | Low voltage amplifier with gain boost circuit | |
| JPS61296804A (ja) | 電界効果トランジスタ増幅器 | |
| JP2001086641A (ja) | 入力保護回路および半導体集積回路 | |
| JPH11298269A (ja) | 増幅器および半導体装置 | |
| US5087836A (en) | Electronic circuit including a parallel combination of an E-FET and a D-FET | |
| JPH0244404B2 (ja) | ||
| JPH0374534B2 (ja) | ||
| JPH01198813A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0752823B2 (ja) | 直流クランプ回路 | |
| JPH01188018A (ja) | 直流クランプ回路 |