JPS63272061A - プラグイン型半導体素子収納用パツケ−ジの製造方法 - Google Patents

プラグイン型半導体素子収納用パツケ−ジの製造方法

Info

Publication number
JPS63272061A
JPS63272061A JP62106757A JP10675787A JPS63272061A JP S63272061 A JPS63272061 A JP S63272061A JP 62106757 A JP62106757 A JP 62106757A JP 10675787 A JP10675787 A JP 10675787A JP S63272061 A JPS63272061 A JP S63272061A
Authority
JP
Japan
Prior art keywords
external lead
lead pin
plug
semiconductor device
chamfered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62106757A
Other languages
English (en)
Other versions
JP2554879B2 (ja
Inventor
Hisatsugu Kojima
久嗣 小島
Michio Shinpo
新甫 美千生
Yasuyoshi Kunimatsu
廉可 國松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP62106757A priority Critical patent/JP2554879B2/ja
Publication of JPS63272061A publication Critical patent/JPS63272061A/ja
Application granted granted Critical
Publication of JP2554879B2 publication Critical patent/JP2554879B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子を収納するプラグイン型半導体素子
収納用パッケージの製造方法に関するものである。
〔従来の技術〕
従来、半導体素子、特に半導体集積回路素子を収納する
プラグイン型半導体素子収納用パッケージは、一般にア
ルミナセラミックス等の電気絶縁材料から成り、その上
面の略中央部に半導体集積回路素子を゛収納するための
凹部及び該凹部周辺から底面にかけて導出されたタング
ステン(賀)、モリブデン(Mo)等の高融点金属粉末
から成るメタライズ金属層を有する絶縁基体と、半導体
集積回路素子を外部回路に電気的に接続するための前記
メタライズ金属層に銀ロウ等のロウ材を介し取着された
銅(Cu)等から構成されており、絶縁基体と蓋体とか
ら成る多数の外部リードピンと蓋体とから成る絶縁容器
内部に半導体集積回路素子が収納され、気密封止されて
半導体装置となる。
尚、この従来のプラグイン型半導体素子収納用パッケー
ジは外部リードピンと外部回路との電気的導通を良好と
するために、また外部リードピンが酸化腐蝕するのを防
止するために通常、前記外部リードピンの外表面にはニ
ッケル(Ni)、金(Au)等の良導電性で、耐蝕性に
優れた金属がメッキにより被着されている。
かかる従来のプラグイン型半導体素子収納用パッケージ
は通常、以下に述べる方法によって製作される。
即ち、まず外表面にメタライズ金属層を有する絶縁基体
と柱状の外部リードピンとを準備する。
前記メタライズ金属層を有する絶縁基体は高融点金属粉
末から成る金属ペーストをアルミナ(atZO3)の粉
末に適当な有機溶剤、溶媒を添加混合して得たグリーン
シート(生シート)上に印刷塗布し、これを還元雰囲気
中、約1600℃の温度で焼成することによって形成さ
れる。
また外部リードピンはコバール(Fe−Ni−Co合金
)や42A11oy(Fe−Ni合金)等から成り、伸
線により所定寸法径となした線を所定長さに切断するこ
とによって形成される。
前記外部リードピンはその自由端側(外部回路に設けた
ソケット等に挿入される側)の先端がバレル研磨等の機
械的研磨により面取りされており、外部リードピンを外
部回路に設けたソケット等に挿入接続させる際、その挿
入が容易となるよう形成されている。
次に前記絶縁基体と外部リードピンを耐熱性に優れたカ
ーボンから成る治具内にセットし、絶縁基体に設けたメ
タライズ金属層上に銀ロウ等のロウ材を介して外部リー
ドピンを載置位置合わせするとともにこれを約900℃
の温度に加熱し、ロウ材を熔融させることによってメタ
ライズ金属層上に外部リードピンをロウ付けする。
そして最後に、前記ロウ付けされた外部リードピンの外
表面に電解メッキ法によりニッケル(Ni)、金(Au
)等から成る耐蝕性に優れた金属を層着させ、これによ
って製品としてのプラグイン型半導体素子収納用パッケ
ージが完成する。
〔発明が解決しようとする問題点〕
しかし乍ら、この従来のプラグイン型半導体素子収納用
パッケージの製造方法によれば、外部リードピンはその
自由端側がバレル研磨等の機械的研磨により面取りされ
た後、すぐに絶縁基体に設けたメタライズ金属層にロウ
付は取着されることから以下に述べる欠点を有している
■外部リードピンはバレル研磨を施した際、その外表面
に多量の砥粒がくい込んで付着しており、この外部リー
ドピンの外表面に耐蝕性金属から成る被覆層を層着させ
た場合、該被覆層は前記砥粒によって外部リードピンの
外表面全面に均一に層着することができず、そのため外
部リードピンの酸化腐蝕を完全に防止することができな
い。
■外部リードビンはバレル研磨を施した際、その外表面
に角張った凹部が多量に形成され、外部リードピンの外
表面に耐蝕性金属から成る被覆層を電解メッキ法により
層着させた場合、メッキの電流密度が前記角張った凹部
によってバラツキを生じ、外部リードピンの外表面全面
に被覆層を均一厚みに層着させることが不可となって被
覆層に密着不良を発生してしまう。
■外部リードピンはその外表面に多量の砥粒及び角張っ
た凹部が付着形成されていることから該外部リードピン
を絶縁基体に設けたメタライズ金属層にロウ付けするた
めにカーボンからなる治具内にセットした場合、砥粒及
び角張った凹部がカーボン治具を激しくけずり取って治
具の使用を短期間としてしまい、その結果、前記カーボ
ンから成る治具を使用して製作されるプラグイン型半導
体素子収納用パッケージを高価なものとしてしまう。
■また前記0項においてけずり取られた治具の粉末(カ
ーボン粉末)は治具内にセットされている外部リードピ
ンの外表面に多量に付着することとなり、そのため外部
リードピンの外表面に耐蝕性金属から成る被覆層を層着
させた場合、該被覆層は前述の0項と同様、付着するカ
ーボン粉末によって層着に大きなムラが生じ、外部リー
ドピンの酸化腐蝕を完全に防止することができない等の
欠点を有している。
〔発明の目的〕 本発明は上述の諸欠点に鑑み案出されたもので、その目
的は外部リードピンの外表面全面に耐蝕性に優れた金属
から成る被覆層を均一厚みで、かつ密着強度を大として
層着させることができるプラグイン型半導体素子収納用
パッケージの製造方法を提供することにある。
〔問題点を解決するための手段〕
本発明のプラグイン型半導体素子収納用パッケージの製
造方法は、自由端側となる先端を機械的研磨により面取
り加工し、且つ外表面を化学的研磨により円滑となした
多数の外部リードピンを絶縁容器に設けたメタライズ金
属層にロウ材を介して取着し、しかる後、前記外部リー
ドピンの外表面を耐蝕性に優れた金属から成る被覆層で
被覆したことを特徴とするものである。
〔実施例〕
次に、本発明を添付図面に基づき詳細に説明する。
第1図及び第2図は本発明の製造方法によって製作され
たプラグイン型半導体素子収納用パッケージの一実施例
を示し、1はアルミナセラミックス等の電気絶縁材料か
ら成る絶縁基体であり、2は同じく電気絶縁材料から成
る蓋体である。この絶縁基体1と蓋体2とで絶縁容器が
構成される。
前記絶縁基体1にはその上面中央部に半導体集積回路素
子を収納するための凹部が設けてあり、凹部底面には半
導体集積回路素子3が接着材を介し取着される。
また前記絶縁基体1の凹部周辺部から底面にかけてメタ
ライズ金属層4が被着形成されており、メタライズ金属
N4の凹部周辺には半導体集積回路素子3の電極がワイ
ヤ5を介し電気的に接続され、また基体l底面部には外
部リードピン6がロウ材7を介しロウ付けされる。
前記絶縁基体1の底面に取着された外部リードピン6は
内部に収納される半導体集積回路素子3を外部回路と接
続する作用を為し、外部リードピン6を外部回路に設け
たソケット等に挿入接続することによって内部に収納さ
れる半導体集積回路素子3はメタライズ金属層4及び外
部リードピン6を介し外部回路と接続されることとなる
尚、前記外部リードピン6の外表面には外部リードピン
6と外部回路との電気的接続を良好となすために、また
外部リードピン6が酸化腐蝕するのを防止するためにニ
ッケル(Ni)、金(Au)等の耐蝕性に優れた金属よ
り成る被覆層8が電解メッキ法もしくは無電解メッキ法
により層着されている。
かくして、このプラグイン型半導体素子収納用パッケー
ジによれば、絶縁基体lの凹部底面に半導体集積回路素
子3を取着固定するとともに該半導体集積回路素子3の
各電極をワイヤ5によりメタライズ金属層4に接続させ
た後、絶縁基体1と蓋体2とをガラス、樹脂等の封止部
材で取着させることによりその内部に半導体集積回路素
子3を気密に封止し、半導体装置となる。
次に、本発明のプラグイン型半導体素子収納用パッケー
ジの製造方法について説明する。
まず、メタライズ金属層4を有する絶縁基体1と蓋体2
と外部リードピン6を準備する。
前記メタライズ金属層4を有する絶縁基体1は表面及び
貫通孔内に金属ペーストを印刷塗布した未焼成セラミツ
クシート(グリーンシート)を複数枚積層するとともに
還元雰囲気中(H□−N2ガス中)約1400〜160
0℃の高温で焼成することによって形成される。
尚、前記未焼成セラミツクシートはアルミナ(^1!0
3) 、シリカ(StOt)等のセラミック原料粉末に
適当な溶剤、溶媒を添加混合して泥漿物を作り、これを
従来周知のドクターブレード法によりシート状となすこ
とによって形成され、また金属ペーストはタングステン
(W) 、モリブデン(Mo) 、マンガン(Mn)等
の高融点金属粉末に適当な溶剤、溶媒を添加混合するこ
とによって作成され、未焼成セラミツクシートの表面及
び貫通孔内に従来周知のスクリーン印刷等の厚膜手法に
よって印刷塗布される。
また蓋体2は絶縁基体lと同様、セラミックスから成り
、例えばセラミックスの粉末を従来周知のプレス成形法
を採用することによって絶縁基体lの半導体集積回路素
子が収納される凹部を塞ぐ大きさの板状に成形するとと
もにこれを高温で焼成することによって形成される。
更に前記外部リードピン6はコバール(Fe−Ni−C
合金)や42A11oy(Fe−Ni合金)等の金属か
ら成り、従来周知の金属加工法により円柱状に形成され
る。
次に、前記外部リードピン6の自由端側(外部回路に設
けたソケット等に挿入される側)の先端をバレル研磨に
より、例えば寸法が0.15maiの円弧となるように
研磨面取りし、外部リードピン6を外部回路に設けたソ
ケット等に挿入接続させる際、その挿入が容易となるよ
うに加工する。
尚、前記外部リードピン6のバレル研磨としては従来一
般に使用されている回転式バレル研磨装置が用いられ、
例えば回転容器内に直径3.0〜5゜0mmφのアルミ
ナ(Alx(h)系ボールから成るメディアと一端が樹
脂等で被覆された円柱状のピンを投入するとともにこれ
らを約4時間回転衝突させることによって行われる。
そして次に前記バレル研磨がほどこされた外部リードピ
ン6を化学的研磨し、その外表面が円滑となるように加
工する。
前記外部リードピン6の化学的研磨としては、外部リー
ドピン6を塩酸、硫酸、硝酸もしくはこれらの混酸等か
ら成る溶液中、具体的には塩酸:硫酸:水を容量で2:
1:1の比率となした溶液中に約1分間、浸漬すること
によって行われ、外部リードピン6の外表面の一部を腐
蝕除去することによって表面を円滑となす、この場合、
外部リードピン6はその外表面の一部が化学的研磨によ
り腐蝕除去されることから前工程のバレル研磨の際に外
部リードピン6の外表面に形成される角張った凹部は完
全に除去されるか、もしくは角部が丸みを帯びた凹部と
なすことができるとともに外部リードピン6の外表面に
くい込んで付着している砥粒を完全に脱落除去すること
が可能となる。
そのため後述する外部リードピン6の外表面に耐蝕性に
優れた金属から成る被覆層8を電解メッキ法や無電解メ
ッキ法により層着させた場合、被覆層8はその層着にム
ラ等を生じることは一切なく、外部リードピン6の外表
面全面に均一厚みの被覆層8を層着させることができる
そして次に前記メタライズ金属N4を有する絶縁基体l
と外部リードピン6をカーボンから成る治具(不図示)
内にセットし、絶縁基体1に設けたメタライズ金属層4
の露出部分に外部リードピン6の一端を銀ロウ等のロウ
材7を介し載置されるように位置合わせを行う、この場
合、外部り一ドピン6はその外表面に角張った凹部や砥
粒の付着が皆無であることから該凹部や付着砥粒による
治具のけずりが一切なく、けずり取られた治具の粉末(
カーボン粉末)が外部リードピン6の外表面に付着する
こともない。したがって、後述する外部リードピン6の
外表面に耐蝕性に優れた金属から成る被覆JW8を層着
させた場合、その層着にムラを生じることは一切なく、
同時に治具を長期間にわたり使用することが可能となり
、該治具を使用して製作されるプラグイン型半導体素子
収納用パッケージを安価となすこともできる。
かかる位置合わせされた絶縁基体l及び外部リードピン
6は次に、約900℃の温度に加熱された炉中に通され
、ロウ材7を加熱熔融させることによって外部リードピ
ン6をメタライズ金属層4にロウ付けする。
そして最後にメタライズ金属層4にロウ付けされた外部
リードピン6の外表面に電解メッキ法や無電解メッキ法
等によりニッケル(Ni)や金(Au)等の耐蝕性に優
れた金属から成る被覆層8を層着させ、これによって製
品としてのプラグイン型半導体素子収納用パッケージが
完成する。
前記被覆N8は、例えばニッケルを電解メッキ法により
層着させて形成する場合、外部リードピン6がロウ付け
された絶縁基体1を硫酸ニッケル180〜300g/ 
l、塩化−’−7ケJL730〜60g/ l 、ホウ
素20〜60g/ lから成るニッケルメッキ浴中に浸
漬するとともに外部リードピン6に電流密度が2〜4A
/ds”となるような電界を約3分間印加することによ
って形成される。
なお、この場合、被i層8は外部リードピン6の外表面
に角張った凹部や砥粒等の付着形成が皆無であることか
ら外部リードピン6の外表面全面にわたって均一厚みに
密着強度を大として、層着することが可能となる。
〔発明の効果〕 かくして、本発明のプラグイン型半導体素子収納用パッ
ケージの製造方法によれば、外部リードピンの自由端側
(外部回路に設けたソケット等に挿入される側)の先端
をバレル研磨等の機械的研磨により面取り加工をした後
、化学的研磨により外部リードピンの外表面の一部を腐
蝕除去したことからバレル研磨の際に外部リードピンの
外表面に形成される角張った凹部は完全に除去されるか
、もしくは角部が丸味をおびた凹部となすことができ、
また外部リードピンの外表面にくい込んで付着している
砥粒も完全に脱落除去することができる。そのため外部
リードピンの外表面に耐蝕性に優れた金属から成る被覆
層を層着させた場合、該被覆層は外部リードピンの外表
面全面にわたり均一厚みに、密着強度を大として層着す
ることが可能となり、外部リードピンの酸化腐蝕を皆無
として信軌性が極めて高いプラグイン型半導体素子収納
用パッケージを提供することができる。
また外部リードピンの外表面が円滑であることから該外
部リードピンを絶縁基体に設けたメタライズ金属層にロ
ウ付けする場合、外部リードピンがカーボン治具をけず
り取ることが少なく、そのためカーボン治具の長期間の
使用が可能となって該カーボン治具を使用して製作され
るプラグイン型半導体素子収納用パッケージを安価とな
すことができる。
【図面の簡単な説明】
第1図は本発明の製造方法によって製作されたプラグイ
ン型半導体素子収納用パッケージの一実施例を示す断面
図、第2図は第1図の外部リードピンのロウ付は部の部
分拡大断面図である。 1:絶縁基体    2:蓋体 4:メタライズ金属層  6:外部リードピン7:ロウ
材    8:被覆層

Claims (1)

    【特許請求の範囲】
  1.  自由端側の先端を機械的研磨により面取り加工し、且
    つ外表面を化学的研磨により円滑となした多数の外部リ
    ードピンを絶縁容器に設けたメタライズ金属層にロウ材
    を介して取着し、しかる後、前記外部リードピンの外表
    面を耐蝕性に優れた金属から成る被覆層で被覆したこと
    を特徴とするプラグイン型半導体素子収納用パッケージ
    の製造方法。
JP62106757A 1987-04-30 1987-04-30 プラグイン型半導体素子収納用パツケ−ジの製造方法 Expired - Lifetime JP2554879B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62106757A JP2554879B2 (ja) 1987-04-30 1987-04-30 プラグイン型半導体素子収納用パツケ−ジの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62106757A JP2554879B2 (ja) 1987-04-30 1987-04-30 プラグイン型半導体素子収納用パツケ−ジの製造方法

Publications (2)

Publication Number Publication Date
JPS63272061A true JPS63272061A (ja) 1988-11-09
JP2554879B2 JP2554879B2 (ja) 1996-11-20

Family

ID=14441785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62106757A Expired - Lifetime JP2554879B2 (ja) 1987-04-30 1987-04-30 プラグイン型半導体素子収納用パツケ−ジの製造方法

Country Status (1)

Country Link
JP (1) JP2554879B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555757B2 (en) 2000-04-10 2003-04-29 Ngk Spark Plug Co., Ltd. Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions
US6648211B2 (en) 2000-10-13 2003-11-18 Ngk Spark Plug Co., Ltd. Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin
US6660946B2 (en) 2000-04-10 2003-12-09 Ngk Spark Plug Co., Ltd. Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin
US6960729B2 (en) 2001-07-27 2005-11-01 Ngk Spark Plug Co., Ltd. Upright-pin-joined resin substrate, method of producing the substrate, pins, and method of producing the pins
US7060534B2 (en) 2003-01-16 2006-06-13 Infineon Technologies Ag Housing for semiconductor devices, semiconductor device pin, and method for the manufacturing of pins

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487472A (en) * 1977-12-23 1979-07-11 Fujitsu Ltd Removing method for flash of precise lead
JPS5534485A (en) * 1978-09-01 1980-03-11 Mitsubishi Electric Corp Manufacture of resin sealed type semiconductor
JPS59155950A (ja) * 1983-02-25 1984-09-05 Shinko Electric Ind Co Ltd 半導体装置用セラミックパッケージ
JPS59211253A (ja) * 1983-05-17 1984-11-30 Matsushita Electronics Corp 電子部品パツケ−ジ
JPS59225585A (ja) * 1983-06-07 1984-12-18 日本電気株式会社 配線基板のピンの加工方法
JPS605546A (ja) * 1983-06-23 1985-01-12 Shinko Electric Ind Co Ltd セラミツクパツケ−ジの製造方法
JPS6010762A (ja) * 1983-06-30 1985-01-19 Sumitomo Special Metals Co Ltd 複合ピン
JPS60146671A (ja) * 1984-01-09 1985-08-02 Tipton Mfg Corp 工作物を溶解する性質のある化学薬品を併用するバレル研磨方法
JPS61203563U (ja) * 1985-06-10 1986-12-22
JPS6265845U (ja) * 1985-10-14 1987-04-23
JPS63115353A (ja) * 1986-10-31 1988-05-19 Sumitomo Special Metals Co Ltd Agろうクラツドリ−ドピンの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487472A (en) * 1977-12-23 1979-07-11 Fujitsu Ltd Removing method for flash of precise lead
JPS5534485A (en) * 1978-09-01 1980-03-11 Mitsubishi Electric Corp Manufacture of resin sealed type semiconductor
JPS59155950A (ja) * 1983-02-25 1984-09-05 Shinko Electric Ind Co Ltd 半導体装置用セラミックパッケージ
JPS59211253A (ja) * 1983-05-17 1984-11-30 Matsushita Electronics Corp 電子部品パツケ−ジ
JPS59225585A (ja) * 1983-06-07 1984-12-18 日本電気株式会社 配線基板のピンの加工方法
JPS605546A (ja) * 1983-06-23 1985-01-12 Shinko Electric Ind Co Ltd セラミツクパツケ−ジの製造方法
JPS6010762A (ja) * 1983-06-30 1985-01-19 Sumitomo Special Metals Co Ltd 複合ピン
JPS60146671A (ja) * 1984-01-09 1985-08-02 Tipton Mfg Corp 工作物を溶解する性質のある化学薬品を併用するバレル研磨方法
JPS61203563U (ja) * 1985-06-10 1986-12-22
JPS6265845U (ja) * 1985-10-14 1987-04-23
JPS63115353A (ja) * 1986-10-31 1988-05-19 Sumitomo Special Metals Co Ltd Agろうクラツドリ−ドピンの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555757B2 (en) 2000-04-10 2003-04-29 Ngk Spark Plug Co., Ltd. Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions
US6660946B2 (en) 2000-04-10 2003-12-09 Ngk Spark Plug Co., Ltd. Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin
US6648211B2 (en) 2000-10-13 2003-11-18 Ngk Spark Plug Co., Ltd. Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin
US6960729B2 (en) 2001-07-27 2005-11-01 Ngk Spark Plug Co., Ltd. Upright-pin-joined resin substrate, method of producing the substrate, pins, and method of producing the pins
US7060534B2 (en) 2003-01-16 2006-06-13 Infineon Technologies Ag Housing for semiconductor devices, semiconductor device pin, and method for the manufacturing of pins

Also Published As

Publication number Publication date
JP2554879B2 (ja) 1996-11-20

Similar Documents

Publication Publication Date Title
JP2554879B2 (ja) プラグイン型半導体素子収納用パツケ−ジの製造方法
CN100337302C (zh) 低压放电灯及其制造方法
JP2013084701A (ja) 電子部品及びその製造方法
JPS62113457A (ja) プラグイン型半導体パツケ−ジの製造方法
JPH0696986A (ja) 積層セラミックコンデンサ並びにその製造方法
JP2004059375A (ja) セラミックス−金属部材接合体
JP2948988B2 (ja) 電解メッキ方法
JP2554879C (ja)
JP3554195B2 (ja) 配線基板
JP3950950B2 (ja) セラミック配線基板の製造方法
JP2685159B2 (ja) 電子部品収納用パッケージ
JP2685158B2 (ja) 半導体素子収納用パッケージの製造方法
JPS635238Y2 (ja)
JP2550488Y2 (ja) プラグイン型半導体素子収納用パッケージ
JPH09260532A (ja) セラミック基板の加熱処理方法及び加熱処理用治具
JP2670208B2 (ja) 半導体素子収納用パッケージ
JPH03167867A (ja) 半導体素子収納用パッケージの製造方法
JPH09213834A (ja) セラミック基板のNiメッキ処理方法
JPH0620883A (ja) チップ状固体電解コンデンサの製造方法
JP2004039995A (ja) 配線基板
JP2002110838A (ja) 配線基板
JPS59126399A (ja) セラミツク電気部品の電極製造法
JPH06302741A (ja) 半導体素子収納用パッケージの製造方法
JPH05129105A (ja) チツプ・バリスタ
JPH0567009U (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070822

Year of fee payment: 11