JPH06302741A - 半導体素子収納用パッケージの製造方法 - Google Patents
半導体素子収納用パッケージの製造方法Info
- Publication number
- JPH06302741A JPH06302741A JP5091035A JP9103593A JPH06302741A JP H06302741 A JPH06302741 A JP H06302741A JP 5091035 A JP5091035 A JP 5091035A JP 9103593 A JP9103593 A JP 9103593A JP H06302741 A JPH06302741 A JP H06302741A
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- plating
- lead pin
- pins
- jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】個々に独立する複数の外部リードピンを簡単な
作業で電気的に共通に接続し、各外部リードピンの表面
に均一厚みのメッキ金属層を同時に層着させることがで
きる半導体素子収納用パッケージの製造方法を提供する
ことにある。 【構成】下記工程により外部リードピン7 の表面にメッ
キ金属層8 を層着する。 (1) 平板状金属体9 に複数の爪材10から成るリードピン
固定部12を多数個設けてなるメッキ用治具Ａを準備す
る。 (2) 次に前記メッキ用治具Ａのリードピン固定部12に外
部リードピン7 を、爪材10を押し広げるようにして挿入
させ、メッキ用治具Ａで外部リードピン7 の全てを電気
的に接続される。 (3) 次にメッキ用治具Ａを介して全ての外部リードピン
7 に電界を印加し、全ての外部リードピン7 表面にメッ
キ金属層8 を同時に層着させる。
作業で電気的に共通に接続し、各外部リードピンの表面
に均一厚みのメッキ金属層を同時に層着させることがで
きる半導体素子収納用パッケージの製造方法を提供する
ことにある。 【構成】下記工程により外部リードピン7 の表面にメッ
キ金属層8 を層着する。 (1) 平板状金属体9 に複数の爪材10から成るリードピン
固定部12を多数個設けてなるメッキ用治具Ａを準備す
る。 (2) 次に前記メッキ用治具Ａのリードピン固定部12に外
部リードピン7 を、爪材10を押し広げるようにして挿入
させ、メッキ用治具Ａで外部リードピン7 の全てを電気
的に接続される。 (3) 次にメッキ用治具Ａを介して全ての外部リードピン
7 に電界を印加し、全ての外部リードピン7 表面にメッ
キ金属層8 を同時に層着させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子収納用パッケ
ージの製造方法に関し、より詳細には半導体素子を収容
する容器の外表面に取着した外部リードピンに電解メッ
キ法によりメッキ金属層を層着させる方法に関するもの
である。
ージの製造方法に関し、より詳細には半導体素子を収容
する容器の外表面に取着した外部リードピンに電解メッ
キ法によりメッキ金属層を層着させる方法に関するもの
である。
【０００２】
【従来の技術】従来、半導体素子、特に半導体集積回路
素子を収容するための半導体素子収納用パッケージは、
一般にアルミナセラミックス等の電気絶縁材料から成
り、その上面略中央部に半導体素子を収容するための凹
部及び該凹部周辺から底面にかけて導出されたタングス
テン、モリブデン、マンガン等の高融点金属粉末から成
るメタライズ金属層を有する絶縁基体と、半導体素子を
外部電気回路に電気的に接続するために前記メタライズ
金属層に銀ロウ等のロウ材を介し取着されたコバール(5
4 重量％鉄ー29重量％ニッケルー17重量％コバルト合
金) や42アロイ(58 重量％鉄ー42重量％ニッケル合金)
等から成る外部リードピンと、蓋体とから構成されてお
り、絶縁基体の凹部底面に半導体素子を取着固定し、半
導体素子の各電極とメタライズ金属層とをボンディング
ワイヤを介して電気的に接続するとともに絶縁基体上面
に蓋体をガラス、樹脂、ロウ材等の封止材により接合さ
せ、内部に半導体素子を気密に封止することによって半
導体装置となる。
素子を収容するための半導体素子収納用パッケージは、
一般にアルミナセラミックス等の電気絶縁材料から成
り、その上面略中央部に半導体素子を収容するための凹
部及び該凹部周辺から底面にかけて導出されたタングス
テン、モリブデン、マンガン等の高融点金属粉末から成
るメタライズ金属層を有する絶縁基体と、半導体素子を
外部電気回路に電気的に接続するために前記メタライズ
金属層に銀ロウ等のロウ材を介し取着されたコバール(5
4 重量％鉄ー29重量％ニッケルー17重量％コバルト合
金) や42アロイ(58 重量％鉄ー42重量％ニッケル合金)
等から成る外部リードピンと、蓋体とから構成されてお
り、絶縁基体の凹部底面に半導体素子を取着固定し、半
導体素子の各電極とメタライズ金属層とをボンディング
ワイヤを介して電気的に接続するとともに絶縁基体上面
に蓋体をガラス、樹脂、ロウ材等の封止材により接合さ
せ、内部に半導体素子を気密に封止することによって半
導体装置となる。
【０００３】尚、この従来の半導体素子収納用パッケー
ジは外部リードピンと外部電気回路との電気的導通を良
好とするために、また外部リードピンが酸化腐食するの
を防止するために通常、外部リードピンの外表面にはニ
ッケル(Ni)、金(Au)等の良導電性で、耐蝕性に優れた金
属が電解メッキにより層着されている。
ジは外部リードピンと外部電気回路との電気的導通を良
好とするために、また外部リードピンが酸化腐食するの
を防止するために通常、外部リードピンの外表面にはニ
ッケル(Ni)、金(Au)等の良導電性で、耐蝕性に優れた金
属が電解メッキにより層着されている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは絶縁基体にロウ付け
される外部リードピンの数が通常、数十乃至数百、多い
ときには数千本もあり、且つ各外部リードピンは互いに
電気的に独立している。そのため全ての外部リードピン
の表面に耐蝕性金属から成るメッキ金属層を電解メッキ
法により層着する場合、外部リードピンの1 本1 本にワ
イヤ状のメッキ用治具を接合してメッキ電圧を印加しな
ければならず、その作業が極めて煩雑で量産性に欠け、
製品としての半導体素子収納用パッケージを高価とする
欠点があった。
来の半導体素子収納用パッケージは絶縁基体にロウ付け
される外部リードピンの数が通常、数十乃至数百、多い
ときには数千本もあり、且つ各外部リードピンは互いに
電気的に独立している。そのため全ての外部リードピン
の表面に耐蝕性金属から成るメッキ金属層を電解メッキ
法により層着する場合、外部リードピンの1 本1 本にワ
イヤ状のメッキ用治具を接合してメッキ電圧を印加しな
ければならず、その作業が極めて煩雑で量産性に欠け、
製品としての半導体素子収納用パッケージを高価とする
欠点があった。
【０００５】また前記メッキ用治具は極めて細いワイヤ
で形成されていることから外部リードピンに接合させた
場合、その接合が点接触となって接合強度が極めて弱
く、そのため電解メッキする際等においてワイヤ状治具
に外力が印加されると該外力によって治具が外部リード
ピンより容易に外れ、その結果、外部リードピンの表面
に所望する均一厚みのメッキ金属層を層着させることが
できないという欠点も有していた。
で形成されていることから外部リードピンに接合させた
場合、その接合が点接触となって接合強度が極めて弱
く、そのため電解メッキする際等においてワイヤ状治具
に外力が印加されると該外力によって治具が外部リード
ピンより容易に外れ、その結果、外部リードピンの表面
に所望する均一厚みのメッキ金属層を層着させることが
できないという欠点も有していた。
【０００６】そこで上記欠点を解消するために各外部リ
ードピンがロウ付けされているメタライズ金属層の各々
を絶縁容器に被着させた短絡導体に導出リードを介して
電気的に共通に接続させ、これによって全ての外部リー
ドピンの表面にメッキ金属層を同時に層着させる方法が
考えられる。
ードピンがロウ付けされているメタライズ金属層の各々
を絶縁容器に被着させた短絡導体に導出リードを介して
電気的に共通に接続させ、これによって全ての外部リー
ドピンの表面にメッキ金属層を同時に層着させる方法が
考えられる。
【０００７】しかしながら、上記方法では外部リードピ
ンの表面にメッキ金属層を層着させた後、各メタライズ
金属層を共通に接続している短絡導体を研磨によって削
り取ってメタライズ金属層を個々に独立させなければな
らず、この際、削り取った短絡導体が絶縁容器の半導体
素子を収容する凹部内に入り込むとともに内部に収容す
る半導体素子に付着し、その結果、半導体素子を正常に
作動させることができなくなるという欠点を誘発する。
ンの表面にメッキ金属層を層着させた後、各メタライズ
金属層を共通に接続している短絡導体を研磨によって削
り取ってメタライズ金属層を個々に独立させなければな
らず、この際、削り取った短絡導体が絶縁容器の半導体
素子を収容する凹部内に入り込むとともに内部に収容す
る半導体素子に付着し、その結果、半導体素子を正常に
作動させることができなくなるという欠点を誘発する。
【０００８】また短絡導体を削り取ってメタライズ金属
層を個々に独立させたとしても各メタライズ金属層より
短絡導体に導出されている導出リードはそのまま絶縁基
体内に存在することとなり、これが静電容量を増加させ
半導体素子を正常に作動させなくなるという欠点も有す
る。
層を個々に独立させたとしても各メタライズ金属層より
短絡導体に導出されている導出リードはそのまま絶縁基
体内に存在することとなり、これが静電容量を増加させ
半導体素子を正常に作動させなくなるという欠点も有す
る。
【０００９】
【発明の目的】本発明は上記諸欠点に鑑み案出されたも
ので、その目的は個々に独立する複数の外部リードピン
を簡単な作業で電気的に共通に接続し、各外部リードピ
ンの表面に均一厚みのメッキ金属層を同時に層着させる
ことができる半導体素子収納用パッケージの製造方法を
提供することにある。
ので、その目的は個々に独立する複数の外部リードピン
を簡単な作業で電気的に共通に接続し、各外部リードピ
ンの表面に均一厚みのメッキ金属層を同時に層着させる
ことができる半導体素子収納用パッケージの製造方法を
提供することにある。
【００１０】
【課題を解決するための手段】本発明は半導体素子を収
容する容器の外表面に多数の外部リードピンが取着され
て成る半導体素子収納用パッケージであって、前記外部
リードピンの表面に下記工程によりメッキ金属層が層着
されることを特徴とするものである。
容する容器の外表面に多数の外部リードピンが取着され
て成る半導体素子収納用パッケージであって、前記外部
リードピンの表面に下記工程によりメッキ金属層が層着
されることを特徴とするものである。
【００１１】(1) 平板状金属体に複数の爪材から成るリ
ードピン固定部を多数個設けてなるメッキ用治具を準備
し、(2) 次に前記メッキ用治具のリードピン固定部に外
部リードピンを、爪材を押し広げるようにして挿入さ
せ、メッキ用治具に半導体素子収納用パッケージを全て
の外部リードピンが電気的に接続された状態で固定し、
(3) 次に前記メッキ用治具に固定された半導体素子収納
用パッケージをメッキ浴中に浸漬するととにメッキ用治
具を介して全ての外部リードピンに電解メッキのための
電界を印加し、全ての外部リードピン表面にメッキ金属
層を同時に層着させ、(4) 最後に前記表面にメッキ金属
層が層着された外部リードピンをメッキ用治具のリード
ピン固定部より引き抜き、メッキ用治具と半導体素子収
納用パッケージとを分離する。
ードピン固定部を多数個設けてなるメッキ用治具を準備
し、(2) 次に前記メッキ用治具のリードピン固定部に外
部リードピンを、爪材を押し広げるようにして挿入さ
せ、メッキ用治具に半導体素子収納用パッケージを全て
の外部リードピンが電気的に接続された状態で固定し、
(3) 次に前記メッキ用治具に固定された半導体素子収納
用パッケージをメッキ浴中に浸漬するととにメッキ用治
具を介して全ての外部リードピンに電解メッキのための
電界を印加し、全ての外部リードピン表面にメッキ金属
層を同時に層着させ、(4) 最後に前記表面にメッキ金属
層が層着された外部リードピンをメッキ用治具のリード
ピン固定部より引き抜き、メッキ用治具と半導体素子収
納用パッケージとを分離する。
【００１２】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明の製造方法によって製作された半導体
素子収納用パッケージの一実施例を示し、1 はアルミナ
セラミックス等の電気絶縁材料から成る絶縁基体、2 は
同じく電気絶縁材料から成る蓋体である。この絶縁基体
1 と蓋体2 とで半導体素子4 を収容するための絶縁容器
3 が構成される。
る。図1 は本発明の製造方法によって製作された半導体
素子収納用パッケージの一実施例を示し、1 はアルミナ
セラミックス等の電気絶縁材料から成る絶縁基体、2 は
同じく電気絶縁材料から成る蓋体である。この絶縁基体
1 と蓋体2 とで半導体素子4 を収容するための絶縁容器
3 が構成される。
【００１３】前記絶縁基体1 にはその上面中央部に半導
体素子4 を収容するための凹部1aが設けてあり、該凹部
1a底面には半導体素子4 がガラス、樹脂、ロウ材等の接
着材を介して取着される。
体素子4 を収容するための凹部1aが設けてあり、該凹部
1a底面には半導体素子4 がガラス、樹脂、ロウ材等の接
着材を介して取着される。
【００１４】また前記絶縁基体1 は凹部1a周辺から底面
にかけてタングステン、モリブデン、マンガン等の高融
点金属粉末から成るメタライズ金属層5 が被着形成され
ており、メタライズ金属層5 の凹部1a周辺部には半導体
素子4 の電極がボンディングワイヤ6 を介し電気的に接
続され、また絶縁基体１の底面に導出された部位には外
部電気回路と接続される多数の外部リードピン7 が銀ロ
ウ等のロウ材を介し取着されている。
にかけてタングステン、モリブデン、マンガン等の高融
点金属粉末から成るメタライズ金属層5 が被着形成され
ており、メタライズ金属層5 の凹部1a周辺部には半導体
素子4 の電極がボンディングワイヤ6 を介し電気的に接
続され、また絶縁基体１の底面に導出された部位には外
部電気回路と接続される多数の外部リードピン7 が銀ロ
ウ等のロウ材を介し取着されている。
【００１５】尚、前記メタライズ金属層5 はその外表面
にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性
の良い金属をメッキ法により1.0 乃至20.0μm の厚み層
着させておくとメタライズ金属層が酸化腐食するのを有
効に防止して、且つメタライズ金属層とボンディングワ
イヤとの接続及びメタライズ金属層への外部リードピン
の取着を極めて強固となすことができる。従って、前記
メタライズ金属層5 はその外表面にニッケル、金等を1.
0 乃至20.0μm の厚みに層着させておくことが好まし
い。
にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性
の良い金属をメッキ法により1.0 乃至20.0μm の厚み層
着させておくとメタライズ金属層が酸化腐食するのを有
効に防止して、且つメタライズ金属層とボンディングワ
イヤとの接続及びメタライズ金属層への外部リードピン
の取着を極めて強固となすことができる。従って、前記
メタライズ金属層5 はその外表面にニッケル、金等を1.
0 乃至20.0μm の厚みに層着させておくことが好まし
い。
【００１６】また前記絶縁基体1 の底面に取着された外
部リードピン7 は内部に収容する半導体素子4 を外部電
気回路に接続する作用を為し、外部リードピン7 を外部
電気回路に電気的に接続することによって内部に収容し
た半導体素子4 はメタライズ金属層5 及び外部リードピ
ン7 を介し外部電気回路に接続されることとなる。
部リードピン7 は内部に収容する半導体素子4 を外部電
気回路に接続する作用を為し、外部リードピン7 を外部
電気回路に電気的に接続することによって内部に収容し
た半導体素子4 はメタライズ金属層5 及び外部リードピ
ン7 を介し外部電気回路に接続されることとなる。
【００１７】前記外部リードピン7 はコバール金属（鉄
ーニッケルーコバルト合金）や４２アロイ（鉄ーニッケ
ル合金）等の金属から成り、例えばコバール金属のイン
ゴット（塊）に圧延加工法や打ち抜き加工法等、従来周
知の金属加工法を施すことによって所定形状に製作され
る。
ーニッケルーコバルト合金）や４２アロイ（鉄ーニッケ
ル合金）等の金属から成り、例えばコバール金属のイン
ゴット（塊）に圧延加工法や打ち抜き加工法等、従来周
知の金属加工法を施すことによって所定形状に製作され
る。
【００１８】前記外部リードピン7 はまたその表面にメ
ッキ金属層8 が層着されており、該メッキ金属層8 によ
って外部リードピン7 の酸化腐食が有効に防止されてい
るとともに外部リードピン7 と外部電気回路との電気的
接続が良好なものとなっている。
ッキ金属層8 が層着されており、該メッキ金属層8 によ
って外部リードピン7 の酸化腐食が有効に防止されてい
るとともに外部リードピン7 と外部電気回路との電気的
接続が良好なものとなっている。
【００１９】前記メッキ金属層8 はニッケル、金等のロ
ウ材との濡れ性及び耐蝕性に優れる金属から成り、電解
メッキ法により外部リードピン7 の表面に層着される。
ウ材との濡れ性及び耐蝕性に優れる金属から成り、電解
メッキ法により外部リードピン7 の表面に層着される。
【００２０】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体1 の凹部1a底面に半導体素子4 をガ
ラス、樹脂、ロウ材等の接着材を介し取着固定するとと
もに半導体素子4 の各電極を外部リードピン7 が取着さ
れているメタライズ金属層5にボンディングワイヤ6 を
介して接続し、しかる後、前記絶縁基体1 の上面に蓋体
2 を樹脂、ガラス等の封止材を介して接合させ、絶縁基
体1 と蓋体2 とから成る容器3 内部に半導体素子4 を気
密に収容することによって製品としての半導体装置とな
る。
によれば、絶縁基体1 の凹部1a底面に半導体素子4 をガ
ラス、樹脂、ロウ材等の接着材を介し取着固定するとと
もに半導体素子4 の各電極を外部リードピン7 が取着さ
れているメタライズ金属層5にボンディングワイヤ6 を
介して接続し、しかる後、前記絶縁基体1 の上面に蓋体
2 を樹脂、ガラス等の封止材を介して接合させ、絶縁基
体1 と蓋体2 とから成る容器3 内部に半導体素子4 を気
密に収容することによって製品としての半導体装置とな
る。
【００２１】次に上述の半導体素子収納用パッケージに
おける外部リードピン表面へのメッキ金属層の層着方法
について図2 乃至図5 に基づき説明する。
おける外部リードピン表面へのメッキ金属層の層着方法
について図2 乃至図5 に基づき説明する。
【００２２】まず図2 及び図3(a)(b)(c)に示す底面に多
数の外部リードピン7 を有する絶縁基体1 とメッキ用治
具A を準備する。
数の外部リードピン7 を有する絶縁基体1 とメッキ用治
具A を準備する。
【００２３】前記底面に多数の外部リードピン7 を有す
る絶縁基体1 はアルミナセラミックス等の電気絶縁材料
から成り、例えばアルミナ(Al 2 O 3 ) 、シリカ(Si
O2 ) 、カルシア(CaO) 、マグネシア(MgO) 等のセラミ
ックス原料粉末に適当な有機溶剤、溶媒を添加して泥漿
状となすとともにこれをドクターブレード法やカレンダ
ーロール法を採用することによってセラミックグリーン
シート( セラミック生シート) を形成し、しかる後、前
記セラミックグリーンシートに適当な打ち抜き加工を施
すとともに複数枚積層し、高温( 約1600℃) で焼成する
ことによって製作される。
る絶縁基体1 はアルミナセラミックス等の電気絶縁材料
から成り、例えばアルミナ(Al 2 O 3 ) 、シリカ(Si
O2 ) 、カルシア(CaO) 、マグネシア(MgO) 等のセラミ
ックス原料粉末に適当な有機溶剤、溶媒を添加して泥漿
状となすとともにこれをドクターブレード法やカレンダ
ーロール法を採用することによってセラミックグリーン
シート( セラミック生シート) を形成し、しかる後、前
記セラミックグリーンシートに適当な打ち抜き加工を施
すとともに複数枚積層し、高温( 約1600℃) で焼成する
ことによって製作される。
【００２４】また前記絶縁基体1 底面の外部リードピン
7 は絶縁基体1 に予めタングステン、モリブデン、マン
ガン等の高融点金属粉末から成るメタライズ金属層5 を
被着させておき、該メタライズ金属層5 に外部リードピ
ン7 を銀ロウ等のロウ材を介しロウ付けすることによっ
て絶縁基体1 の底面に被着される。
7 は絶縁基体1 に予めタングステン、モリブデン、マン
ガン等の高融点金属粉末から成るメタライズ金属層5 を
被着させておき、該メタライズ金属層5 に外部リードピ
ン7 を銀ロウ等のロウ材を介しロウ付けすることによっ
て絶縁基体1 の底面に被着される。
【００２５】尚、前記メタライズ金属層5 はタングステ
ン等の高融点金属粉末に適当な有機溶剤、溶媒を添加混
合して得た金属ペーストを絶縁基体1 となるセラミック
グリーンシートに予め従来周知のスクリーン印刷法を採
用することにより所定パターンに印刷塗布しておくこと
によって絶縁基体1 の所定位置に所定パターンに被着形
成される。
ン等の高融点金属粉末に適当な有機溶剤、溶媒を添加混
合して得た金属ペーストを絶縁基体1 となるセラミック
グリーンシートに予め従来周知のスクリーン印刷法を採
用することにより所定パターンに印刷塗布しておくこと
によって絶縁基体1 の所定位置に所定パターンに被着形
成される。
【００２６】更に前記メッキ用治具A は板状金属体9 に
複数の爪材10から成るリードピン固定部12を多数個設け
て形成されており、絶縁基体1 の底面に取着した外部リ
ードピン7 の全てが接触した状態で挿入固定されるよう
になっている。
複数の爪材10から成るリードピン固定部12を多数個設け
て形成されており、絶縁基体1 の底面に取着した外部リ
ードピン7 の全てが接触した状態で挿入固定されるよう
になっている。
【００２７】前記板状金属体9 は銅等の良導電材料より
成り、銅等のインゴット( 塊) を従来周知の圧延加工法
を採用することにより平板状に加工することによって形
成される。
成り、銅等のインゴット( 塊) を従来周知の圧延加工法
を採用することにより平板状に加工することによって形
成される。
【００２８】また前記板状金属体9 に設けたリードピン
固定部12の爪材10は板状金属体9 に放射状に切り込みを
入れることによって形成される。
固定部12の爪材10は板状金属体9 に放射状に切り込みを
入れることによって形成される。
【００２９】次に図4 に示す如く、前記メッキ用治具A
のリードピン固定部12に絶縁基体1の底面に取着した外
部リードピン7 を、爪材10を押し広げるようにして挿入
させ、メッキ用治具A に絶縁基体1 を固定させる。この
場合、メッキ用治具A は良導電性材料から成り、且つ各
爪材10がそのバネ性により外部リードピン7 の全てに接
触することから外部リードピン7 の全ては電気的に共通
に接続された状態となる。またメッキ用治具A への絶縁
基体1 の固定も外部リードピン7 をリードピン固定部12
の爪材10を押し広げるようにして挿入するだけであり、
その固定の作業性が極めて優れたものとなる。
のリードピン固定部12に絶縁基体1の底面に取着した外
部リードピン7 を、爪材10を押し広げるようにして挿入
させ、メッキ用治具A に絶縁基体1 を固定させる。この
場合、メッキ用治具A は良導電性材料から成り、且つ各
爪材10がそのバネ性により外部リードピン7 の全てに接
触することから外部リードピン7 の全ては電気的に共通
に接続された状態となる。またメッキ用治具A への絶縁
基体1 の固定も外部リードピン7 をリードピン固定部12
の爪材10を押し広げるようにして挿入するだけであり、
その固定の作業性が極めて優れたものとなる。
【００３０】そして次に図4 に示す如く、絶縁基体1 の
底面に取着した外部リードピン7 の表面にニッケル(N
i)、金(Au)等の耐蝕性に優れる金属を電解メッキ法によ
り被着させ、メッキ金属層8 を層着させる。
底面に取着した外部リードピン7 の表面にニッケル(N
i)、金(Au)等の耐蝕性に優れる金属を電解メッキ法によ
り被着させ、メッキ金属層8 を層着させる。
【００３１】前記外部リードピン7 の表面にメッキ金属
層8 を層着させる方法としては、例えば外部リードピン
7 の各々をメッキ用治具A で共通に接続したものを硫酸
ニッケル180 〜300 グラム/ リットル、塩化ニッケル30
〜60グラム/ リットル、ホウ素20〜60グラム/ リットル
から成るニッケルメッキ浴中に浸漬するとともにメッキ
用治具A を介して各外部リードピン7 に電流密度が2 〜
4A/dm 2 となるような電界を約3 分間印加することによ
って行われる。
層8 を層着させる方法としては、例えば外部リードピン
7 の各々をメッキ用治具A で共通に接続したものを硫酸
ニッケル180 〜300 グラム/ リットル、塩化ニッケル30
〜60グラム/ リットル、ホウ素20〜60グラム/ リットル
から成るニッケルメッキ浴中に浸漬するとともにメッキ
用治具A を介して各外部リードピン7 に電流密度が2 〜
4A/dm 2 となるような電界を約3 分間印加することによ
って行われる。
【００３２】尚、この時、外部リードピン7 の全てがメ
ッキ用治具A により電気的に共通に接続されていること
からメッキ用治具A にメッキ電圧を印加すれば、全ての
外部リードピン7 にメッキ電圧が均等に印加されること
となり、個々に独立する外部リードピン7 の表面にメッ
キ金属層8 を同時に層着させることができる。
ッキ用治具A により電気的に共通に接続されていること
からメッキ用治具A にメッキ電圧を印加すれば、全ての
外部リードピン7 にメッキ電圧が均等に印加されること
となり、個々に独立する外部リードピン7 の表面にメッ
キ金属層8 を同時に層着させることができる。
【００３３】そして次に図5 に示す如く、外部リードピ
ン7 の表面にメッキ金属層8 を層着させた後、各外部リ
ードピン7 をメッキ用治具A のリードピン固定部12より
引き抜き、メッキ用治具A と絶縁基体1 とを分離するこ
とによって絶縁基体1 の底面に取着させた外部リートピ
ン7 へのメッキ金属層8 の層着が完了する。
ン7 の表面にメッキ金属層8 を層着させた後、各外部リ
ードピン7 をメッキ用治具A のリードピン固定部12より
引き抜き、メッキ用治具A と絶縁基体1 とを分離するこ
とによって絶縁基体1 の底面に取着させた外部リートピ
ン7 へのメッキ金属層8 の層着が完了する。
【００３４】
【発明の効果】本発明によればメッキ用治具のリードピ
ン固定部に絶縁基体の底面に取着した外部リードピン
を、リードピン固定部の爪材を押し広げるようにして挿
入させるだけで各外部リードピンを電気的に共通に接続
することができ、メッキ用治具にメッキ用電圧を印加す
れば、該メッキ用電圧はメッキ用治具を介して各外部リ
ードピンに共通に印加され、その結果、独立する各外部
リードピンの表面にメッキ金属層を均一厚みに、且つ同
時に層着させることが可能となる。
ン固定部に絶縁基体の底面に取着した外部リードピン
を、リードピン固定部の爪材を押し広げるようにして挿
入させるだけで各外部リードピンを電気的に共通に接続
することができ、メッキ用治具にメッキ用電圧を印加す
れば、該メッキ用電圧はメッキ用治具を介して各外部リ
ードピンに共通に印加され、その結果、独立する各外部
リードピンの表面にメッキ金属層を均一厚みに、且つ同
時に層着させることが可能となる。
【００３５】また独立する各外部リードピンを共通に電
気的接続するために各外部リードピンが取着されている
メタライズ金属層より導出リードを導出させ、これを短
絡導体に電気的に接続する必要も、外部リードピンの表
面にめっき金属層を層着させた後、各外部リードピンを
共通に接続している短絡導体を削り取って個々に独立さ
せる必要も一切ないことから外部リードピンへのメッキ
金属層を層着させる工程が簡素で作業性が大幅に向上す
る。また同時に各外部リードピンを電気的に接続する導
出リードが一切不要であることから導出リードを設ける
ことによる欠点、即ち静電容量の増加も皆無となる。
気的接続するために各外部リードピンが取着されている
メタライズ金属層より導出リードを導出させ、これを短
絡導体に電気的に接続する必要も、外部リードピンの表
面にめっき金属層を層着させた後、各外部リードピンを
共通に接続している短絡導体を削り取って個々に独立さ
せる必要も一切ないことから外部リードピンへのメッキ
金属層を層着させる工程が簡素で作業性が大幅に向上す
る。また同時に各外部リードピンを電気的に接続する導
出リードが一切不要であることから導出リードを設ける
ことによる欠点、即ち静電容量の増加も皆無となる。
【００３６】よって本発明のよる製造方法によって製作
される半導体素子収納用パッケージは極めて安価で、且
つ信頼性の高いものとなる。
される半導体素子収納用パッケージは極めて安価で、且
つ信頼性の高いものとなる。
【図１】本発明の製造方法によって製作された半導体素
子収納用パッケージの一実施例を示す断面図である。
子収納用パッケージの一実施例を示す断面図である。
【図２】本発明の製造方法を説明するための断面図であ
る。
る。
【図３】本発明の製造方法を説明するための断面図であ
り、（ａ）は断面図、（ｂ）は部分平面図、（ｃ）は要
部拡大平面図である。
り、（ａ）は断面図、（ｂ）は部分平面図、（ｃ）は要
部拡大平面図である。
【図４】本発明の製造方法を説明するための断面図であ
る。
る。
【図５】本発明の製造方法を説明するための断面図であ
る。
る。
１・・・絶縁基体 ２・・・蓋体 ３・・・容器 ４・・・半導体素子 ５・・・メタライズ金属層 ７・・・外部リード端子 ８・・・メッキ金属層 ９・・・板状金属体 １０・・爪材 １２・・リードピン固定部 Ａ・・・メッキ用治具
Claims (1)
- 【請求項１】半導体素子を収容する容器の外表面に多数
の外部リードピンが取着されて成る半導体素子収納用パ
ッケージであって、前記外部リードピンの表面に下記工
程によりメッキ金属層が層着されることを特徴とする半
導体素子収納用パッケージの製造方法。(1) 平板状金属
体に複数の爪材から成るリードピン固定部を多数個設け
てなるメッキ用治具を準備し、(2) 次に前記メッキ用治
具のリードピン固定部に外部リードピンを、爪材を押し
広げるようにして挿入させ、メッキ用治具に半導体素子
収納用パッケージを全ての外部リードピンが電気的に接
続された状態で固定し、(3) 次に前記メッキ用治具に固
定された半導体素子収納用パッケージをメッキ浴中に浸
漬するととにメッキ用治具を介して全ての外部リードピ
ンに電解メッキのための電界を印加し、全ての外部リー
ドピン表面にメッキ金属層を同時に層着させ、(4) 最後
に前記表面にメッキ金属層が層着された外部リードピン
をメッキ用治具のリードピン固定部より引き抜き、メッ
キ用治具と半導体素子収納用パッケージとを分離する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091035A JPH06302741A (ja) | 1993-04-19 | 1993-04-19 | 半導体素子収納用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091035A JPH06302741A (ja) | 1993-04-19 | 1993-04-19 | 半導体素子収納用パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302741A true JPH06302741A (ja) | 1994-10-28 |
Family
ID=14015256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5091035A Pending JPH06302741A (ja) | 1993-04-19 | 1993-04-19 | 半導体素子収納用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150082921A (ko) | 2014-01-08 | 2015-07-16 | 삼성전기주식회사 | 반도체 패키지 모듈 및 반도체 패키지 모듈의 제조방법 |
-
1993
- 1993-04-19 JP JP5091035A patent/JPH06302741A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150082921A (ko) | 2014-01-08 | 2015-07-16 | 삼성전기주식회사 | 반도체 패키지 모듈 및 반도체 패키지 모듈의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0763083B2 (ja) | 端子接続構造およびその接続方法 | |
| JPS62113457A (ja) | プラグイン型半導体パツケ−ジの製造方法 | |
| JPH06302741A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2554879B2 (ja) | プラグイン型半導体素子収納用パツケ−ジの製造方法 | |
| JPH03196664A (ja) | 半導体素子収納用パッケージ | |
| JPS62281359A (ja) | セラミツク配線基板の製造法 | |
| JPH07122838A (ja) | 電子素子搭載用基板の製造方法 | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728584B2 (ja) | 半導体装置の製造方法 | |
| JP2962921B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH07226451A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2690666B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2948988B2 (ja) | 電解メッキ方法 | |
| JP2685158B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPS6158259A (ja) | チツプキヤリア | |
| JP2565037Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS624348A (ja) | 半導体装置用パツケ−ジの製造方法 | |
| JPS62290157A (ja) | セラミツク配線基板の製造法 | |
| JPH05326748A (ja) | 半導体素子収納用パッケージ | |
| JP3537667B2 (ja) | 配線基板 | |
| JP3457748B2 (ja) | 配線基板 | |
| JP2693747B2 (ja) | セラミック基板およびその製造方法 | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2550488Y2 (ja) | プラグイン型半導体素子収納用パッケージ |