JPS63269194A - 文字パタ−ン合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ）産業上の利用分野 本発明はワードプロセッサ等の文字処理装置における文
字パターン合成装置に関する。

＋ｏｌ　　従来の技術 ワードプロセッサ等の文字処理装置では、１行当り禁則
文字用に１文字分程度の文字エリアが確保されており、
禁則処理の際このエリアに禁則文字（。９、＋Ｌ）、ｅ
、ｔｃ）の入力を可能としている。ところが禁則処理さ
れた行の印字処理は、例えば第６図に示すように禁則文
字「。」を他の行末からはみ出して印字する（同図１ａ
ｄ）或いは、他の行末とそろえるために文字間ピ・チを
小さくして印字するように処理されている（同図１ｂ）
）。

（教育社発行Ｎｅｗｔｏｎ別冊１「ワードプロセッサノ
スヘてＪｐ１４６参照）　そのため、特に原稿用紙に印
字を行う場合、禁則文字が枠からはみ出す、或いは禁則
処理された行の文字が枠内に正しく納まらない等の問題
があった。

（／１　発明が解決しようとする問題点本発明は、上記
の問題点を解決するために成されたもので、文字処理装
置において、原稿用紙等の枠のある用紙への印字を確実
に行なうことのできる文字パターン合成装置を提供する
ものである。

に）問題点を解決するための手段 本発明は、一般文字コード、特定文字コード、一般文字
と特定文字の合成を指示する指示ビットを記憶する記憶
手段と、前記一般文字のコードに対応する一般文字用文
字パターンを発生する第１のパターン発生手段と、前記
特定文字のコードに対応し所定の向きに縮小或いは変形
した特定文字用の文字パターンを発生する第２のパター
ン発生手段と、前記第１のパターン発生手段で発生され
た文字パターンを前記所定の向きと相異する向きに縮小
或いは変形するパターン縮小手段と、前記指示ビットが
有る時、前記パターン縮小手段で縮小された一般文字の
文字パターンと前記第２のパターン発生手段で発生され
た特定文字の文字パターンを１つの文字パターンに合成
して出力し、前記指示ビットが無い時、前記第１のパタ
ーン発生手段で発生された一般文字の文字パターンのみ
を出力するパターン合成手段とで構成している。

（ホ）作用 本発明は上述のように構成しているので、一般文字例え
ば「す」を左側に縮小したパターンで発生させ、特定文
字例えば［、、Ｊを右側に片寄ったパターンで発生させ
、それぞれのパターンを合成して「すっ」という１つの
合成文字を作ることができる。

（へ）実施例 以下、本発明の実施例を図面に従って説明する。

第１図において、ｔｔ＋は文書メモリで、キーボード等
から成る文字情報入力回路（２）から入力された文字情
報がコードの形態でアドレス回路（３）の制御のもとに
記憶されている。この文書メモ１月１）は、第２図に示
すように、かな、漢字、数字等の一般の文字がコードで
記憶される領域（４）と、一般の文字のうちの特定の文
字例えば「。」、「、上　「）」等の禁則文字等がコー
ドで記憶される領域（５）と、一般の文字に合成される
特定の文字が有り、その合成を指示する指示ビットを記
憶する領域（６）とから成る。ここで特定文字のコード
は一般の文字コードと同一形態であってもよいし、特定
文字の種類は限定されるのでその文字数に対応するビッ
ト長のコード形態でもよい。

（７）、（８）は文書メモリ（１）の領域（４）、（５
）からそれぞれ読み出された一般文字、特定文字にそれ
ぞれ対応する例えば２４）（２４ドツトの文字パターン
を発生するパターン発生器で、キャラクタジェネレータ
等で構成されている１、この特定文字用のパターン発生
器（８）は、例えば「。」のコードが与えられると、一
般文字用のパターン発生器が第３図に示すパターン（Ｐ
ｌ）を発生するように構成されているのに対して、同図
に示す右寄りに縮小或いはシフトされたパターン（Ｐ２
）を発生するように構成されている。

（９）はマイクロプロセッサ、プログラムメモリ等で構
成される制御回路で、処理プログラムに従って各部の制
御を行ない、又文書メモリ（１）の領域（６）から読み
出された指示ビットが「１」か「０」かの判定も行なう
つαα、α１）はパターン発生器（７）、（８）の出カ
バターンをそれぞれ一時的に記憶するバッファで、制御
回路（９）の制御の下で記憶、読み出しが行なわれる。

＠はバッファα■から読み出されたパターンの所定列の
闇引き、シフト処理を行なって、例えば第４図１ａ）に
示すように文字パターン（Ｐ３）を左側に縮小しパター
ン（Ｐ４）を発生するように構成されたパターン縮小回
路で、縮小された文字パターンは再びバッファαＯに記
憶される。ここでパターン縮小回路（２）を縦書き、横
書きのどちらにも対応可能とするため例えば同図山）に
示すように文字パターン（Ｐ５）を左側及び上側に縮小
して文字パターン（Ｐ６）を発生するように構成しても
よいし、又間引き処理でなく他の演算処理を行うように
構成してもよい。αＪはパターン合成回路でＯＲ回路等
で構成されており、バッファα■、（社）の各出カバタ
ーンを１つのパターンに合成して印字或いは表示装置側
に出力するように構成されている。叩はバッファ（１０
）の出カバターンをパターン縮小回路口とパターン合成
回路αＪに切換えて出力するゲート回路で、切換えは制
御回路（９）の制御の下で行なわれるう 斯かる構成より成る本発明の動作を印字処理を例に第７
図のフローチャートを参照して説明する。

印字ルーチンにおいて、制御回路（９）は、文書メモ１
月１）から文字情報を順次読み出すようにアドレス回路
（３）を制御し、まず領域（４＋から文字コードを読み
出してパターン発生器（７）に送る（Ｓｌ）。ここで第
２図のＡで示されるアドレス位置が読み出されていると
すると、パターン発生器（７）には「す」のコードが送
られる。パターン発生器（７）は第５図の（Ｐ７）で示
されるように「す」のコードに対応するパターンを発生
し、このパターン（Ｐ７　）はバッファααに記憶され
る（Ｓ２）、、次に制御回路（９）は、領域（６）から
指示ピッ）を読み込み、「０」か「１」か判定する（Ｓ
３）。この場合「１」であるので合成指示が有ると判断
してバッファααの出力をパターン縮小回路■に接続す
べくゲート回路（２）を切換える。そしてバッファａａ
ｌに記憶中の「す」のパターン（Ｐ７）をパターン縮小
回路口に送り、第５図の（Ｐ８）で示される左側に縮小
した「す」のパターンを発生させ再びバッファααに記
憶する（　Ｓ　ａ　）　、３次にアドレス回路（３）の
アドレス制御によって領域（５）のＡに対応する位置か
ら「。」のコードが読み出されてパターン発生器（８）
に送られる（Ｓ５）。パターン発生器（８）は、第５図
の（Ｐ９）で示されるように「。」のコードに対応する
パターンを発生し、このパターン（Ｐ９）はバッファ（
１１）に記憶される（Ｓ６）つ次に制御回路（９）はゲ
ート回路（２）をパターン會成回路０９側に切換えるよ
うに制御するとともに、バッファαα及び圓に記憶中の
縮小した「す」のパターン（Ｐ８）及び「。」のパター
ン（Ｐ９）をパターン合成回路（２）に送り、（Ｐｌｏ
）で示すようなパターン合成を行なって（Ｓ７）、この
合成パターン（Ｐｌｏ）を印字装置α引こて印字するよ
うに出力する（Ｓ８）っ 一方第２図のＢで示されるアドレス位置の文字情報を読
み出す場合は、領域（４）から「が」のコードを読み出
してパターン発生器（７）に送る（Ｓｌ）。

パターン発生器（７）は「が」のコードに対応するパタ
ーンを発生し、バッファ（２）に記憶する（Ｓ２）。

次に制御回路（９）は領域（６）から指示ビットを読み
込み「０」か「１」か判定する（Ｓ３）。ここで指示ビ
ットは「０」であるので合成指示無しと判定しゲート回
路（５）をパターン合成回路（２）側に切換え、バッフ
ァ（１０）に記憶中の「が」のパターンをパターン合成
回路■に送る。ここでバッファ（社）の出力はないので
バッツァ側の出カバターンがそのままパターン合成回路
（至）から出力され、「が」のパターンのみを印字装置
−にて印字するように出力する。

向上記の実施例では２つのパターン発生器（７）、（８
）を設けた場合について説明したが、１つのパターン発
生器で一般の文字パターンと、特定文字パターンを発生
するように構成してよい。さらに、印字処理について説
明したが、表示処理にも適用することができる。さらに
、特定文字として禁則文字を例に説明したが、他の文字
を特定文字に設定することもできる。

（ト）発明の効果 以上述べたように本発明の文字パターン合成装置によれ
ば、一般の文字のパターンを例えば左側に片寄らせ、禁
則文字等の特定文字のパターンを右側に片寄らせ、両大
学の重なり部分を少なくして１つのパターンに合成する
ことができるので、ワードプロセッサ等の文字処理装置
に適用すれば、禁則処理を行った文書も原稿用紙等の枠
の有る用紙に確実に、しかも読みやすく印字することが
でき実用上の効果大である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示す文書メモリの構成を説明するための概念図
、第３図は特定文字パターンを説明するための説明図、
第４図１ａ）、（ｂ）はパターンの縮小例を説明するた
めの図、第５図はパターンの合成を説明するための説明
図、第６図は従来の禁則文字の印字状態を説明するため
の説明図、第７図は本発明の詳細な説明するためのフロ
ーチャートである。 （１７・・・文書メモリ、（４）・・・一般文字コード
記憶領域、（５）・・・特定文字コード記憶領域、（６
）・・・指示ビット記憶領域、（７１、（８）・・・パ
ターン発生器、（９）・・・制御回路、αＯ９αυ・・
・バッフ１、（功・・・パターン縮小回路、■・・・パ
ターン合成回路、ＯＩ・・・印字／表示装置、Ｑ５１・
・・ゲート回路う 出軸人　三洋電機株式会社外１名 代理人　弁理士西野卓嗣（外１名） ４　　　　　　　ｂ　　　　ｂ

Claims (1)

【特許請求の範囲】
1. １）一般文字コード、特定文字コード、一般文字と特定
   文字の合成を指示する指示ビットを記憶する記憶手段と
   、前記一般文字コードに対応し一般文字用の文字パター
   ンを発生する第１のパターン発生手段と、前記特定文字
   のコードに対応し所定の向きに縮小或いは変形した文字
   パターンを発生する第２のパターン発生手段と、前記第
   １のパターン発生手段で発生された文字パターンを前記
   所定の向きと相異する向きに縮小或いは変形するパター
   ン縮小手段と、前記指示ビットが有る時、前記パターン
   縮小手段で縮小された一般文字の文字パターンと前記第
   ２のパターン発生手段で発生された特定文字の文字パタ
   ーンを１つの文字パターンに合成して出力し、前記指示
   ビットが無い時、前記第１のパターン発生手段で発生さ
   れた一般文字の文字パターンのみを出力するパターン合
   成手段とで構成した事を特徴とする文字パターン合成装
   置。