JPS58154885A - 文字パタ−ン発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ＣＲＴなどの表示印一手段に文字を描く場
合に使用し、あらかじめ定められた適宜のコードに基づ
き、対応する一定の文字パターンを発生する文字パター
ン発生装置に関する。

−・般に広く使用されている文−には、大きさの異なる
文字が含まれているが、コンピュータシステム等の表示
ないしは印刷においても、種々の大きさの文字を使用す
ることにより日常の生活習慣に馴染んだ文−の作成が要
望されている。

このような要望に答えるため、文字の拡大ないしは縮小
の可能な種々の文字パターン発生装置が提案されている
が、従来の文字パターン発生装置においては、拡大ない
しは縮小の倍率が一定に固定されており、任意の拡大、
縮小ができないという不都合があるとともに、長体ない
しは平体の文字パターンも任意には発生できないという
欠点があった。

かかる不都合を解消する手段としては、メモリ内に種々
の拡大、縮小ないしは長体、平体の想定される文字パタ
ーンをすべて記憶させる手段が考えられるが、メモリの
容鹸がほう大となり、また文字パターンの読み出しに必
要なコードも複雑化して処理に時間を要することとなり
適切でなく、実用的にも不可能な１手段である。

この発明は上記実情に鑑みてなされたものであり、メモ
リの容量を増大することなく種々の拡大、縮小された文
字パターンを発生させることができる文字パターン発生
装置を提供することをその目的とする。

すなわち、この発明は、必要なる文字につき適宜のパタ
ーンを記憶しているパターンメモリのアドレスを指定す
る際に、このアドレスに対して所定の変更データに基づ
く演算を行い、また、パターンメモリから出力されたビ
ット列に対して所定の変更データに基づく演算を行い、
これらの演算によって文字パターンの拡大、縮小を行う
ことによりパターンメモリの容−を増大させることなく
多種多様の文字パターンを発生することができるように
したものである。

以下、この発明にかかる文字パターン発生狭置を添付図
面に示す実施例に従って詳細に説明する。

第１図は、この発明にかかる文字パターン発生装置によ
って形成した拡大パターンの一例を示すらので、同図中
（Ａ）は、後述するパターンメモリのうち、アルファベ
ットのｒＲＪのフォントメモリを図式的に示したもので
ある。実際には「１、Ｏ」のコードで入力されているも
のであり、同図中Ｘ印のあるものは「１」、ないものは
「０」に対応し、−行毎にアドレスが割当てられている
。

このアドレスは、例えばＣＲＴにおいて電子ビームが走
査する方向に表示されるドツトの列に対応して定められ
ており、具体的には、アドレスＬ１が指定されると、同
図（Ａ）の第１行目が出力され、ＣＲＴ、上に第１行目
が表示されるようになつ°（いる。以下類にアドレスＬ
２、Ｌ３・・・が指定されることにより、第２行目以下
が走査され順次表示されてゆく。以下説明のため、アド
レスがＬｌ、Ｌ２・・・と変化してゆく方向をＹ方向、
これに垂直な方向すなわちＣＲＴにおいて電子ビームが
走査され一行分のドツト列が表示されてゆく方向をＸ方
向と各々呼称することとする。

第１図（Ｂ）は、同図（Ａ）をＸ方向に２倍に拡大した
ものであり、同図（Ｃ）は、Ｙ方向に２倍に拡大したも
のである。また、Ｘ％Ｙいずれの方向にも２倍に拡大し
たものを第１図（Ｄ＞に示す。

第２図は、縮小パターンの一例を示すもので、同図中（
Ａ）は、第１図（Ａ）と同様である。同図中（Ｂ）はＸ
方向に１／２に縮小したものであり、同図（Ｃ）は、Ｙ
方向に１／２に縮小したものである。また、Ｘ１Ｙいず
れの方向にも１／２に縮小したものを第２図（Ｄ）に示
す。

次に、この発明にかかる文字パターン発生装置の一構成
例を第３図に示す。この図において、外部例えばコンピ
ュータシステムのうち、中央処理装置などから送られて
くる文字パターン出力情報は、入力バッファレジスタ１
０に収納される。この文字パターン出力情報には、第１
図（Ａ）または第２図（Ａ＞に示した該当する文字のフ
ォントメモリを指定し出力すべき文字を決定するアドレ
スデータＤＡとともに、前記ＸまたはＹ方向の拡大、縮
小〈以下単に「変更」と総称する）を指示し出力すべき
文字の大きさを決定する変更データＯＸ、ＤＹが各々含
まれている。

前記入力バッファレジスタ１０は、アドレスレジスタ１
１、Ｘレジスタ１２およびＹレジスタ１３に各々接続さ
れており、前記アドレスデータＤ　Ａはアドレスレジス
タ１１に、変更データＤＸはＸレジスタ１２に、変更デ
ータＤＹはＹレジスタ１３に各々入力されるようになっ
ている。更に、これらアドレスレジスタ１１、Ｘレジス
タ１２、Ｙレジスタ１３の出力は、アドレス演算部１４
に各々入力されるように接続されており、またアドレス
演算部１４の出力は、前記アドレスレジスタ１１にフィ
ードバックされるようになってる。このアドレス演算８
１１１４は、変更データＯＸ、ＯＹに基づいて読み出す
べきアドレス【−１乃至１１２を′指定４る機能を有し
ており、その詳細な動作は、後述する。

次に、前記アドレスレジスタ１１の出力は、パターンメ
モリ１５に入力されており、アドレスレジスタ１１の内
容によって指定されるアドレスト１乃至１１２の一行分
の文字パターン情報が出力されるようになっている。こ
のパターンメモリ１５の出ツノはピット演算部１６に入
力されるように接続されており、このピット演算１１＄
１６において前記変更データＤＸに基づき後述する文字
パターンの変更演算が行われるようになっている。

更に、ビット演算部１６の出力は、ラインバッファ１７
Ａ、１７Ｂに入力され、また選択部１８を介して図示し
ないＣＲＴなどの表示印刷手段にｉ力されるようになっ
ている。以上のように。ラインバッファを２つ設けるの
は、処理速度を向上させるためである。すなわら、文字
パターンの変更に要する演算ｉ＠と、外部へ出力してゆ
く時■とに特に差がある場合に、例えばラインバッフ？
１７Ａを選択部１８によって選択し情報を出力している
ときには、次の文字パターンの変更演算を行うてライン
バッファ１７Ｂに収納し、ラインバッフ？１７Ｂを選択
して情報を出力しているときは、更に次の文字パターン
の変更演算を起ってラインバッファ１７Ａに収納するよ
うにする。従って、ラインバッファ１７Ａ、１７Ｂは、
適宜追加し、または削除してよく、必ずしも第３図の如
く並列に設ける必要はない。

次に１．ト記実施例の全体的動作を説明する。なお、以
下の説明は、アドレスデータＤＡにより、アルファベッ
トのｒＲＪの文字が指定され、これに文字パターンの変
更を加える場合を仮定することとする。最初に、前記Ｘ
方向に２倍の拡大を行う場合すなわち、バタニンメモリ
１５内に記憶されている第１図（Ａ）の文字パターンを
第１図（Ｂ）に示す文字パターンにする場合を説明する
。

まずアドレスデータ１１に収納されたアドレスデータＤ
Ａに基づき、第１図（Ａ）のアドレス１．１が指定され
る。このためパターンメモリ１５は、第１図（Ａ）の第
１行目をビット演算部１６に出力する。

他方、Ｘレジスタ１２に収納された変更データＤＸには
、２倍の拡大である旨が指示されており′、Ｙレジスタ
１３に収納された変更データＤＹには、何ら変更しない
旨が指示されている。このうち変更データＤＸに基づき
ビット演算部１６は、−行を構成する各ピットＭ１７’
を至Ｍ１２を、各々同一ピットを付加して２倍とする演
算を行う。この様子を第４図に示す。すなわち、ｒＭＩ
Ｍ２・・・」の順でパターンメモリ１５から出力された
ものを、ｒＭｌ、Ｍｌ、Ｍ２、Ｍ２・・・」のように文
字パターンの拡大演算を行って、拡大した文字パターン
とし、ラインバッファ１７Ａまたは１７Ｂに出力する。

また、アドレス演算部１４には、Ｙ方向の変更指示がな
いので、アドレスレジスタ１１には、Ｙ方向のアドレス
［１乃至し１２が例えばＣＲＴ上の一走査に対応して順
次更新されていく。

以ｔの動作により第１図（Ｂ）に示すようなＸ方向の２
倍に拡大されたパターンが発生されることとなる。なお
、Ｘ方向にｎ倍の拡大を行う場合も適宜の拡大演算を行
うことにより、同様に拡大パターンを発生させることが
できる。

次に、Ｘ方向に１／２の縮小を行う場合すなわち、パタ
ーンメモリ１５内に記憶されている第２図（Ａ）の文字
パターンを第２！！１（Ｂ）の如くの文字パターンにす
る場合を説明する。この場合は、Ｘレジスタ１２に収納
された変更データＤＸには、１／２　ｇＡの縮小である
旨が指示されており、Ｙレジスタ１３に収納された変更
データＤＹについては、前記の場合と同様である。

ビット演算部１６は、−行を構成する各ビットＭ１乃至
Ｍ１２のうち、最初のピットＭ１から１つおきに選択し
て１／２倍とする演算を行う。この様子を第５図に示す
。すなわち、１−Ｍｌ、Ｍ２、Ｍ３、・・・」の順でパ
ターンメモリ１５から出力されたものを、・ｒＭｌ、Ｍ
３、・・・」のように文字パターンの縮小演算を行って
縮小した文字パターンとし出力する。

なお、アドレス演算部１４の動作については前記の場合
と同様である。

以Ｆの動作により第２図（Ｂ）に示すようなＸ方向の１
／２倍の縮小されたパターンが発生されることとなる。

なお、Ｘ方向に１／Ｉ′１倍の縮小を行う場合も、文字
パターンを構成するドツト数により制限を受ｌブるもの
の一定の範囲内で適宜の縮小演算を行うことにより、同
様にして縮小バターンを発生させることができる。

次にＹ方向に２倍の拡大を行う場合、すなわちパターン
メモリ１５内に記憶されている第１図（Ａ）の文字パタ
ーンを第１図（Ｃ）、の如くの文字パターンとする場合
を説明する。まず、アドレスレジスタ１１に収納された
アドレスデータＤＡに基づき、第１図（Ａ）のアドレス
し１が指定され、パターンメｔす１５からビット演算部
１６に出力されることは、上記の場合と同様である。

他方、Ｘレジスタ１２に収納された変更データＤ×には
、何ら変更しない旨が指示されており、Ｙレジスタ１３
に収納された変更データＤＹには、２倍の拡大である旨
が指示されている。このうち、変更データＤＸに基づき
ビット演算部１６は、入力をそのまま出りするよう動作
する。また、変更データＤＹに基づきアドレス演算部１
４は、アドレスレジスタ１１の内容更新を２倍の周期で
行う。

すなわち、例えばＣＲＴの一走査毎にアドレスＬ１、Ｌ
２・・・を更新していたのをＣＲＴの二走査毎に更新す
るようにする。このため、同一アドレスの行が２行続く
こととなり、Ｙ方向の拡大パターンが発生される。この
様子を第６図に示す。すなわちアドレスｒＬ１、Ｌ２、
・・・」の順に並んでいた文字パターンは、アドレスｒ
Ｌ１、Ｌｌ、１２、Ｌ−２、・・・」のように拡大され
ることとなる。

以［の動作により、第１図（Ｃ）に示すようなＹＺｊ向
の２倍に拡大された文字パターンが発生されることとな
る。なお、Ｙ方向にｎ倍の拡大を行う場合も適宜の拡大
アドレス指定演算を行うことにより、同様に拡大パター
ンを発生させることができる。

次（、Ｙ方向に１／２倍の縮小を行う場合、すなわちパ
ターンメモリ１５内に記憶されている第“２図（Ａ）の
文字パターンを第２図（Ｃ）の如くの文字パターンとす
る場合を説明する。なお、ビット演算部の動作について
は、前記の場合と同様である。Ｙレジスタ１３に収納さ
れた変更データＤＹには、１／２倍の縮小である旨が指
示されている。この変更データＤＹに基づきアドレス演
算部１４はアドレスレジスタ１１の内容更新を、周期は
通常のままで、１つおきに行う。例えば、アドレスＬ１
の次にはアドレスＬ３を、その次にはアドレスＬ５を・
・・という具合である。この様子を第７図に示す。すな
わち、アドレスｒＬ１、Ｌ２、Ｌ３、・・・」の順に並
んでいた文字パターンは、アドレス［Ｌｌ、Ｌ３、Ｌ５
、・・・」のように縮小されることとなる。

以上の動作により第２図（Ｃ）に示すようなＹ方向の１
／２倍に縮小した文字パターンが発生されることとなる
。なお、Ｙ方向に１／ｎ倍の縮小を行う場合も、文字パ
ターンを構成するドツト数により制限を受けるものの一
定の範囲内で適宜の縮小アドレス指定演拝を行うことに
より、同様にして縮小パターンを発生させることができ
る。

更に、以上の拡大、縮小を適宜組合せておこなうことに
より、第１図（Ｄ）または第２図（Ｄ）に示す文字バタ
ー６ンを得ることもできるし、その他の種々の文字パタ
ーンを得ることも可能である。

なお、上記実施例においては、１つの文字パターンの基
準となるドツト数が、１２Ｘ１２−１４４個で構成され
ている場合を示したが、他のドッＩ〜数で構成されてい
る場合も同様にして文字パターンの変更を行うことがで
きる。また、第４図乃至第７図に示した変更のための演
算は、−例にずざづ、必要に応じて適宜定めてよい。更
に、第３図に示した装置を、マイクロプロセッサとメｔ
り等を使用して構成するようにしてもよく、通常のコン
ビコータシステムを利用するようにしてもよい。

以上のよう叫この発明にかかる文字パターン発生装置に
よれば、パターンメモリ内から所定の文字パターンを読
み出すアドレスデータに付加された該文字パターンの変
更データに基づき、Ｙ方向については変更アドレス指定
演算を行い、この結束に基づいてパターンメモリ内から
文字パターンを出力することとし、Ｘ方向については、
パターンメモリから出力された文字パターンについて変
更ビット演算を行うこととし、これらによって文字パタ
ーンの変更を行うこととしたので、パターンメモリの容
最を増大することなく多種多様の変更された文字パター
ンを発生させることができ、ひいては日常の生活習慣に
馴染んだ文−の作成という要望を満たすというすぐれた
効果を奏するものである。

【図面の簡単な説明】

第１図（Ａ）乃至（Ｄ）は、この発明にかかる文字パタ
ーン発生装置において形成した拡大文字パターンの様子
を示す説明図、第２図（Ａ）乃至（Ｄ）は、縮小文字パ
ターンの様子を示す説明図第３図は、この発明にかかる
文字パターン発生装置の一構成例を示すブロック図、第
４図は拡大ビット演算の一例を示ｔｗｉ用量、第５図は
縮小ビット演算の一例を示す説明図、第６図は拡大アド
レス指定演算の一例を示す説明図、第７図は縮小アドレ
ス指定演算の一例を示す説明図である。 １４・・・アドレス演算部、１５・・・パターンメモリ
、１６・・・ビット演算部、ＤＡ・・・アドレスデータ
、ＤＸ、ＤＹ・・・蛮更データ、Ｍｌ乃至Ｍｌ２・・・
ビット列、Ｌ１乃￥１１２・・・アドレス。 （Ｃ）　　　　　　　　　　　　　　（Ｄ）Ｉｉ２図

Claims (1)

【特許請求の範囲】
1. 必要なる文字についてあらかじめ適宜のパターンが記憶
   されているとともに文字パターン出力情報のうちアドレ
   スデータによって指定されるアドレスのビット列が出力
   されるパターンメモリと、文字パターン出力情報のうち
   Ｙ方向の変更データに基づいて前記アドレスに対し変更
   アドレス指定演算を行うアドレス演算部と、文字パター
   ン出力情報のうちＸ方向の変更データに基づいて前記ビ
   ット列に対し変更ビット演算を行うビット演算部とを具
   えたことを特徴とする文字パターン発生装置。