JPS593602Y2 - Muting control signal generation circuit - Google Patents
Muting control signal generation circuitInfo
- Publication number
- JPS593602Y2 JPS593602Y2 JP8762678U JP8762678U JPS593602Y2 JP S593602 Y2 JPS593602 Y2 JP S593602Y2 JP 8762678 U JP8762678 U JP 8762678U JP 8762678 U JP8762678 U JP 8762678U JP S593602 Y2 JPS593602 Y2 JP S593602Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- control signal
- charging
- time constant
- power switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はミューティング制御信号発生回路に関し特に、
音響機器の電源投入時及び電源断時に生ずるクリックノ
イズやポツプ音を防止するためのミューティング制御信
号発生回路に関する。[Detailed Description of the Invention] The present invention relates to a muting control signal generation circuit, in particular,
The present invention relates to a muting control signal generation circuit for preventing click noises and pop sounds that occur when power is turned on or turned off in audio equipment.
音響機器においては、電源投入及び断時に発生するクリ
ックノイズあるいはポツプ音の発生を防止するために、
電源投入時と電源断時の各一定期間は音響出力を出さな
いようにするミューティング回路を設けることが行われ
ている。In audio equipment, in order to prevent click or pop noises that occur when the power is turned on or off,
A muting circuit is provided to prevent acoustic output from being output for a certain period of time when the power is turned on and when the power is turned off.
か・るミューティング回路はミューティング制御信号発
生回路からのミューティング制御信号により動作するよ
うになっている。The muting circuit is operated by a muting control signal from a muting control signal generation circuit.
従来のミューティング制御信号発生回路においては、電
源投入時及び断時にそれぞれミューティング制御信号を
発生する回路を別個に設けているために回路構成が複雑
になるという欠点がある。Conventional muting control signal generation circuits have the disadvantage that the circuit configuration is complicated because separate circuits are provided to generate muting control signals when the power is turned on and when the power is turned off.
本考案の目的は簡単な回路構成で電源投入及び断時にお
けるクリックノイズやポツプ音を防止することのできる
ミューティング制御信号発生回路を提供することである
。An object of the present invention is to provide a muting control signal generating circuit that can prevent click noises and pop sounds when power is turned on and off with a simple circuit configuration.
以下本考案を添付図面を用いて詳述する。The present invention will be described in detail below with reference to the accompanying drawings.
第1図は本考案の実施例を示す回路図であり、音響機器
を構成する増幅器1の電源ライン2は所定電源(図示せ
ず)より電源スィッチSWを介して正電圧子Bが印加5
れている。FIG. 1 is a circuit diagram showing an embodiment of the present invention, in which a positive voltage element B is applied to a power line 2 of an amplifier 1 constituting an audio device via a power switch SW from a predetermined power source (not shown).
It is.
第1のコンデンサC1の一端が電源子Bに接続され、そ
の他端と基準電位点である接地ラインとの間に、当該コ
ンデンサC1の電源子Bからの電源時定数を定める抵抗
R1が設けられており、この抵抗R1によりコンデンサ
C1の充電路が形成されることになる。One end of the first capacitor C1 is connected to the power supply element B, and a resistor R1 is provided between the other end and the ground line, which is a reference potential point, to determine the time constant of the power supply from the power supply element B to the capacitor C1. This resistor R1 forms a charging path for the capacitor C1.
第1のコンデンサC1の放電路としては、その両端に直
列接続された重刷スイッチSWと一方向性のスイッチ素
子であるダイオードD□が設けられている。As a discharge path for the first capacitor C1, a reprint switch SW and a diode D□, which is a unidirectional switching element, are connected in series to both ends of the first capacitor C1.
このダイオードD工はコンテ゛ンサC工の充電々荷を放
電する方向に接続されており、よって電源スィッチSW
の閉成によりコンデン−+2−c1の両端は実質的に短
絡状態となる。This diode D is connected in the direction of discharging the charge of the capacitor C, so the power switch SW
By closing, both ends of capacitor -+2-c1 become substantially short-circuited.
更に一端が接地ラインに接続された第2のコンデンサC
2が設けられており、その他端と電源ライン2との間に
、当該コンデンサC2の電源子Bからの充電時定数を定
める抵抗R2が設けられ、この抵抗R2によりコンデン
サC2の充電路が形成されることになる。Furthermore, a second capacitor C whose one end is connected to the ground line
A resistor R2 is provided between the other end and the power supply line 2 to determine the charging time constant of the capacitor C2 from the power source B, and this resistor R2 forms a charging path for the capacitor C2. That will happen.
第2のコンデンサC2の放電路としては、抵抗R2の両
端に接続された一方向性のスイッチング素子であるダイ
オードD2と、電源ライン2と接地ラインとの間に接続
された抵抗R3が設けられている。As a discharge path for the second capacitor C2, a diode D2 which is a unidirectional switching element connected to both ends of the resistor R2, and a resistor R3 connected between the power supply line 2 and the ground line are provided. There is.
このダイオードD2はコンデンサQの充電々荷を放電す
る方向に接続されている。This diode D2 is connected in a direction to discharge the charge of the capacitor Q.
更に、PNP)ランジスタQ0が設けられ、そのエミッ
タは第1のコンデンサの他端に、そのベースは第2のコ
ンデンサの他端にそれぞれ接続されており、コレクタは
抵抗R4を介してミューティング用トランジスタQ2の
ベースへ接続されている。Furthermore, a PNP) transistor Q0 is provided, the emitter of which is connected to the other end of the first capacitor, the base of which is connected to the other end of the second capacitor, and the collector connected to a muting transistor via a resistor R4. Connected to the base of Q2.
ミューティング用トランジスタは増幅器1の出力OUT
と接地ライン間に設けられて、そのベース人力により導
通非導通が制御されてミューティング作用がなされる。The muting transistor is the output OUT of amplifier 1.
It is provided between the base line and the ground line, and conduction and non-conduction are controlled by the base human power to perform a muting effect.
か・る回路の動作を第2図を参照しつつ説明する。The operation of this circuit will be explained with reference to FIG.
先ず第1図示の如く電源スィッチSWが開状態にあると
き、第1のコンデンサC1は電源により正電圧子Bまで
充電されており、第2のコンデンサC2はダイオードD
2と抵抗R3より戊る放電路により放電されている。First, when the power switch SW is in the open state as shown in the first diagram, the first capacitor C1 is charged to the positive voltage terminal B by the power supply, and the second capacitor C2 is charged to the diode D.
2 and a discharge path formed by the resistor R3.
かかる状態において、電源投入時の動作につき第2図a
を用いて説明する。In such a state, the operation when the power is turned on is as shown in Figure 2a.
Explain using.
先ず、電源スィッチSWを投入する以前におけるスイッ
チ開の間において、コンデンサC1は電源電圧により予
め充電されているから、その他端電圧vAは零電位にあ
る。First, before the power switch SW is turned on and the switch is open, the capacitor C1 is charged in advance with the power supply voltage, so the voltage vA at the other end is at zero potential.
一方、コンデンサC2は清算充電されておらずよってそ
の他端電圧VBは抵抗R2,R3により零電位にプルダ
ウンされている。On the other hand, the capacitor C2 is not fully charged, so the voltage VB at the other end is pulled down to zero potential by the resistors R2 and R3.
かかる初期条件(t =oにおいて■□=O9VBO)
の下で、電源スィッチSWを投入すると、このセイツチ
SWとダイオードD1とによる短絡回路が形成されて、
コンデンサC1の充電電荷は略瞬時に放電されるから、
その他端電圧■4は第2図aの曲線vAの如く電源電圧
子Bへ略瞬時に立上り、以後スイッチSWが開となるま
でスイッチSWとダイオードD1との短絡回路によりコ
ンデンサC□の両端は短絡され続けてvAは電源電圧子
Bを維持する。Such initial conditions (■□=O9VBO at t = o)
When the power switch SW is turned on under this condition, a short circuit is formed between this switch SW and diode D1,
Since the charge in capacitor C1 is discharged almost instantaneously,
The voltage at the other terminal ■4 rises almost instantaneously to the power supply voltage terminal B as shown by the curve vA in Figure 2a, and thereafter both ends of the capacitor C□ are shorted by the short circuit between the switch SW and the diode D1 until the switch SW is opened. VA continues to be maintained at the power supply voltage B.
一方、第2のコンテ゛ンサC2は電源スィッチSWと抵
抗R2を介して充電されるから、その他端電圧VBは第
2図aに示す曲線■8の如く、抵抗R2とコンデンサC
2とにより定まる充電時定数をもってゆっくりと電圧子
Bまで上昇する。On the other hand, since the second capacitor C2 is charged via the power switch SW and the resistor R2, the voltage VB at the other end is the voltage VB between the resistor R2 and the capacitor C, as shown in curve 8 shown in Figure 2a.
2 and slowly rises to voltage element B with a charging time constant determined by 2.
従ってトランジスタQ1のベース・エミッタ間には順方
向バイアスが印加されてトランジスタQ1はオンとなる
。Therefore, a forward bias is applied between the base and emitter of transistor Q1, and transistor Q1 is turned on.
このオン状態は第2図aに示す如く両軍圧■A、VBが
はパ+Bに等しくなる時点T1まで続くことになる。This on state continues until time T1 when both military pressures A and VB become equal to PA+B, as shown in FIG. 2A.
よってこのオン状態のトランジスタQ1のコレクタには
電流が流れてミューティング用トランジスタQ2を導通
させる。Therefore, a current flows through the collector of the on-state transistor Q1, making the muting transistor Q2 conductive.
その結果、電源スィッチSWの投入時点から所定時間T
□までの間ミューティング作用がなされて増幅器の出力
OUTには何ら出力は生じない。As a result, a predetermined period of time T from the time when the power switch SW is turned on.
Until □, the muting effect is performed and no output is produced at the output OUT of the amplifier.
次に、電源スィッチSWを開として電源を切った場合の
動作につき第2図すを用いて説明する。Next, the operation when the power switch SW is opened to turn off the power will be explained using FIG. 2.
スイッチSWを開とする前はコンデンサC1は前述した
如く清算充電されておらず、またコンデンサC2は電源
電圧子Bにより充電されているから、これらコンデンサ
の各他端電圧VA及びVBは共に電源電圧子Bとなって
いる。Before the switch SW is opened, the capacitor C1 is not fully charged as described above, and the capacitor C2 is charged by the power supply voltage terminal B, so the voltages at the other ends of these capacitors, VA and VB, are both the power supply voltage. Child B has become child B.
かかる初期条件(1=0においてvA=十B。Such initial conditions (vA=10B at 1=0.
VB=十B)の下で、電源スィッチSWを開とすると、
コンデンサC1の短絡は解除されるから、コンデンサC
□の容量値と充電路の抵抗R1とにより定まる充電時定
数γ1をもって電源電圧によって充電され始める。When the power switch SW is opened under VB=10B),
Since the short circuit of capacitor C1 is released, capacitor C
Charging by the power supply voltage begins with a charging time constant γ1 determined by the capacitance value of □ and the resistance R1 of the charging path.
よって、コンデンサC1の他端電圧■□は第2図すの曲
線VAの如く零電位へ向けて降下する。Therefore, the voltage at the other end of the capacitor C1 drops toward zero potential as shown by the curve VA in FIG.
第2のコンデンサC2の電荷はダイオードD2と抵抗R
3とよりなる放電路を通して放電される。The charge on the second capacitor C2 is divided between the diode D2 and the resistor R.
It is discharged through a discharge path consisting of 3.
この放電時定数むはコンデンサC2の容量と抵抗R3と
により定まる。This discharge time constant is determined by the capacitance of the capacitor C2 and the resistor R3.
こ・で先の充電時定散策より後の放電時定数ちを小とし
ておくことにより、第2図すに示す如き電圧変化曲線が
得られる。By setting the discharging time constant after the previous charging time constant walk to a small value, a voltage change curve as shown in FIG. 2 can be obtained.
従ってこの場合もトランジスタQ、のベース・エミツタ
間には順バイアスが印加されトランジスタQ1はオンと
なる。Therefore, in this case as well, a forward bias is applied between the base and emitter of transistor Q, and transistor Q1 is turned on.
このオン状態は同図すに示す如く両型圧VA、VBかは
パ零ボルトに等しくなる時点T2まで続くことになる。This on state continues until time T2 when both mold pressures VA and VB become equal to zero volts, as shown in the figure.
よってトランジスタQ1のコレクタ電流すなわち電源子
Bからの第1のコンデンサC1への充電電流の一部がミ
ューティング用トランジスタQ2を導通させて、所望の
ミューティング作用がなされる。Therefore, a portion of the collector current of the transistor Q1, that is, the charging current from the power supply element B to the first capacitor C1 conducts the muting transistor Q2, thereby achieving the desired muting effect.
以上述べた如く、本考案のミューティング制御信号発生
回路によれば、電源投入時及び断時共に同一のトランジ
スタを動作させて、そのコレクタ出力からミューティン
グ制御信号を発生させるものであるから、電源投入時と
断時にそれぞれ別個の制御信号発生回路を設ける必要が
なく、よって簡単な構成でかつ確実なミューティング動
作が可能となる。As described above, according to the muting control signal generation circuit of the present invention, the same transistor is operated both when the power is turned on and when the power is turned off, and the muting control signal is generated from its collector output. There is no need to provide separate control signal generation circuits for turning on and turning off, making it possible to perform a reliable muting operation with a simple configuration.
尚、負電源の場合には、トランジスタQ□をNPN型と
し、各ダイオードの極性をそれに応じて変えることによ
り容易に適用しうろことは明白である。In the case of a negative power supply, it is obvious that the present invention can be easily applied by making the transistor Q□ an NPN type and changing the polarity of each diode accordingly.
また、電源断時のみにミューティング動作をなせばよい
回路の場合には、第1図におけるコンデンサC2とダイ
オードD2を除去することにより目的が遠戚される。Furthermore, in the case of a circuit that only needs to perform a muting operation when the power is turned off, the purpose can be distantly related by removing the capacitor C2 and diode D2 in FIG.
更にはフンデ゛ンサC1とC2の端子電圧差を検出する
スイッチング素子としてトランジスタQ1を用いたが、
当該電位差に応じて動作する他の素子を用いてもよいこ
とは明白である。Furthermore, the transistor Q1 was used as a switching element to detect the terminal voltage difference between the funders C1 and C2.
It is clear that other elements that operate in response to the potential difference may also be used.
第1図は本考案の実施例を示す回路図、第2図は第1図
の回路動作を説明する図である。
主要部分の符号の説明、C1,C2・・・・・・コンデ
ンサ、R1,R2・・・・・・充電用抵抗、R3・・・
・・・放電用抵抗、SW・・・・・・電源スィッチ、Q
l、Q2・・・・・・トランジスタ。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a diagram explaining the operation of the circuit shown in FIG. Explanation of symbols of main parts, C1, C2... Capacitor, R1, R2... Charging resistor, R3...
...discharge resistor, SW...power switch, Q
l, Q2...Transistor.
Claims (3)
準電位点に一端が接続された第2のコンデンサと、前記
第1のコンデンサの他端と前記基準電位点との間に設け
られ前記第1のコンデンサの充電時定数を定める第1の
充電路と、電源スィッチを有し前記第1のコンデンサの
両端を実質的に短絡する短絡手段と、前記第2のコンテ
゛ンサの他端に接続された前記電源スィッチを介して前
記第2のコンデンサを充電するための充電時定数を定め
る第2の充電路と、前記第1のコンデンサの充電時定数
より小なる・時定数をもって前記第2のコンデンサの放
電をなす放電路と、前記第1及び第2のコンデンサの他
端間に接続された該他端間の電位差に応じてミューティ
ング制御信号を発生するスイッチング素子とを含むこと
を特徴とするミューティング制御信号発生回路。(1) A first capacitor having one end connected to a power source, a second capacitor having one end connected to a reference potential point, and a second capacitor provided between the other end of the first capacitor and the reference potential point. a first charging path that determines a charging time constant of the first capacitor, a shorting means having a power switch and substantially shorting both ends of the first capacitor, and connected to the other end of the second capacitor. a second charging path defining a charging time constant for charging the second capacitor via the power switch, and a second charging path having a charging time constant less than a charging time constant of the first capacitor; The capacitor is characterized by comprising a discharge path for discharging the capacitor, and a switching element connected between the other ends of the first and second capacitors and generating a muting control signal according to the potential difference between the other ends. muting control signal generation circuit.
おいて前記電源スィッチと直列接続された一方向性素子
を有し、前記電源スィッチと前記一方向性素子の直列接
続点と前記第2のコンデンサの他端との間に前記第2の
充電路が設けられていることを特徴とする実用新案登録
請求の範囲第(1)項記載の信号発生回路。(2) The short-circuiting means has a unidirectional element connected in series with the power switch at both ends of the first capacitor, and connects the series connection point of the power switch and the unidirectional element to the second The signal generating circuit according to claim 1, wherein the second charging path is provided between the other end of the capacitor and the other end of the capacitor.
ンデンサの他端にそれぞれエミッタ及びベースが接続さ
れたトランジスタより戒り、前記トランジスタのコレク
タ出力よりミューティング制御信号が導出されることを
特徴とする実用新案登録請求の範囲第(1)項又は第(
2)項記載の信号発生回路。(3) The switching element is a transistor whose emitter and base are connected to the other ends of the first and second capacitors, respectively, and the muting control signal is derived from the collector output of the transistor. Scope of claims for utility model registration, paragraph (1) or (
2) The signal generation circuit described in section 2).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8762678U JPS593602Y2 (en) | 1978-06-26 | 1978-06-26 | Muting control signal generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8762678U JPS593602Y2 (en) | 1978-06-26 | 1978-06-26 | Muting control signal generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS555618U JPS555618U (en) | 1980-01-14 |
JPS593602Y2 true JPS593602Y2 (en) | 1984-02-01 |
Family
ID=29013329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8762678U Expired JPS593602Y2 (en) | 1978-06-26 | 1978-06-26 | Muting control signal generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS593602Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6325764Y2 (en) * | 1980-05-13 | 1988-07-13 |
-
1978
- 1978-06-26 JP JP8762678U patent/JPS593602Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS555618U (en) | 1980-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS593602Y2 (en) | Muting control signal generation circuit | |
JPS6010117Y2 (en) | AFT control circuit | |
JPS587687Y2 (en) | Transistor amplifier protection device | |
JPH0413695Y2 (en) | ||
JPS6311768Y2 (en) | ||
JPS6122345Y2 (en) | ||
JPS5941615Y2 (en) | muting circuit | |
JPS645383Y2 (en) | ||
JPS597765Y2 (en) | Muting signal generation circuit | |
JPS5826850B2 (en) | Astable multivibrator | |
JPS6025157Y2 (en) | Amplification switching device | |
JP3231824B2 (en) | Output circuit for buzzer drive | |
JP2546699B2 (en) | Charging circuit | |
JPS6042497Y2 (en) | muting circuit | |
JPS5843299Y2 (en) | Trapezoidal wave generation circuit | |
JP2532454Y2 (en) | Timer circuit | |
JPH0316111Y2 (en) | ||
JPS6218991Y2 (en) | ||
JPS635296Y2 (en) | ||
JPH0722898Y2 (en) | Pop noise prevention circuit | |
JPH0733462Y2 (en) | Timer circuit | |
JPH0221813Y2 (en) | ||
JPS61160125A (en) | Initializing circuit of logical control device | |
JPS6243367B2 (en) | ||
JPS6040966Y2 (en) | Tape recorder muting circuit |