JP2001514784A - メモリとテスト回路とを備えた集積回路 - Google Patents
メモリとテスト回路とを備えた集積回路Info
- Publication number
- JP2001514784A JP2001514784A JP54000598A JP54000598A JP2001514784A JP 2001514784 A JP2001514784 A JP 2001514784A JP 54000598 A JP54000598 A JP 54000598A JP 54000598 A JP54000598 A JP 54000598A JP 2001514784 A JP2001514784 A JP 2001514784A
- Authority
- JP
- Japan
- Prior art keywords
- test
- memory
- switch means
- integrated circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
メモリ2は、テスト回路3によってテスト可能であり、かつこのテスト回路3に、データ線路D1,D2、アドレス線路ADR、および制御線路RAS,CAS,OEを介して接続されている。これら線路のうち少なくとも1つは、スイッチ手段を経由して案内されている。スイッチ手段L,Gは、集積回路1の外部端子6,7を介して制御可能であり、これによって相応の線路の信号経過と、ひいてはテストの時間経過とを外部から制御することができる。本発明は、例えば組み込み式メモリコアの自己テストを実現するために好適である。
Description
【発明の詳細な説明】
メモリとテスト回路とを備えた集積回路
集積回路では論理回路の他に、いわゆる組み込み式メモリコア(embedded memo
ry core)を使用することも多くなっている。このようなメモリは、集積回路内で
発生したデータまたはこの集積回路が必要とするデータを記憶するために使用さ
れる。一方、集積回路が機能するためには、集積回路の外部からメモリにアクセ
スする必要はない。しかしそれでもメモリの機能性のテストは必要である。詳細
なテストのためには、アドレスおよびデータパターンをアルゴリズムで生成して
メモリの端子に供給しなければならないだけでなく、供給されるアドレス、記憶
すべきデータおよび制御信号の時間経過も変化させなければならない。
メモリコアのテストを実行するために、少なくともテスト中にはメモリの端子
をすべて、集積回路の外部端子と接続する(いわゆる自由接続(Freischalten))
ように構成することができる。しかしこれには、数多くの外部端子が必要であり
、さらにアルゴリズムによって所要のテストパターンを生成する、これらの外部
端子に接続するためのメモリテスタが設けられていなければならない。
メモリの機能チェックを実行するための別の手段は
、いわゆるビルトインセルフテスト(BIST)、すなわち組み込み式自己テス
トである。ここではテストパターンを生成しかつ相応の信号のタイミングも決定
する、集積回路に設けられたテスト回路によって、メモリのテストが行われる。
ここでは集積回路の外部からテストを制御することはできない。自己テストが完
全に実行された後には、唯一の結果信号(Go−/No−Go−信号)を集積回
路の外部に通知することだけが必要である。このためには極端な場合には唯一の
テスト信号出力側だけで十分である。この解決手段は確かに、最初に説明した手
段に比して、数多くのテストピンが回避され、かつ数多くのテスト端子を備えた
外部テスト装置が不要であるという利点を有する。しかしBISTには、徹底的
なチェックのために数多くの異なるテストパターンと時間経過とを、集積回路に
設けられたテスト回路によって生成しなければならないという欠点がある。
BISTにおいてタイミングの変化を行えるようにするためには、多大なコス
トが必要である。例えばこのためには、相応のテスト回路に(例えばリングカウ
ンタの形態の)タイミング発生器と比較器とが必要である。殊にテストを行うべ
きメモリの記憶容量が小さい場合には、この付加的な回路コストは重大である。
本発明の課題は、組み込み式メモリコアのメモリテストを行う際に、簡単にタ
イミングを変化させること
のできる集積回路を提供することである。
この課題は、請求項1の特徴部分に記載された集積回路によって解決される。
本発明の実施形態と発展形態は従属請求項に記載されている。
メモリテストを実行するために集積回路のメモリとテスト回路とは、データ線
路、アドレス線路および制御線路を介して相互に接続されており、これらの線路
のうちの少なくとも1つは、集積回路の外部端子に接続された制御入力側を有す
るスイッチ手段を経由して案内されている。信号を外部端子に供給することによ
り、このスイッチ手段を導通させることができる。したがって信号経過により相
応の線路を制御することができ、ひいてはテストの時間経過(タイミング)を制
御することができる。本発明の利点は、わずかなコストしかかからないBIST
を集積回路上で実現することができ、しかも同時にスイッチ手段を介してタイミ
ングを変化させることもできることである。
本発明の第1実施形態では、スイッチ手段は論理ゲート例えばANDゲートで
あり、この論理ゲートの入力側のうちの1つは制御入力側である。
別の実施形態では、スイッチ手段はクロック入力側を備えたラッチであり、こ
のクロック入力側は制御入力側である。
殊に有利であるのは、複数のデータおよび/またはアドレス線路が1つのデー
タないしは1つのアドレス
バスを形成し、各バスのすべて線路が、それぞれ1つのスイッチ手段を経由して
案内され、かつ各バスのスイッチ手段の制御入力側がすべて、集積回路のそれぞ
れ同種の外部端子に接続されていることである。これによりタイミングを良好に
制御できると同時に、テストのために必要な外部端子の数を最小化することがで
きる。
本発明を以下、本発明の実施例を示す図によって説明する。
図は、組み込み式メモリコアとしてのメモリ2と、メモリ2のテスト実行に使
用されるテスト回路3とを有する集積回路1を示している。メモリテストを可能
とするために、メモリ2とテスト回路3とは、次の線路を介して相互に接続され
ている。
アドレスバスADR。この線路はテスト回路3によって生成されたアドレスを
メモリ2に供給して、メモリ2のメモリセルをアドレッシングする;
第1データバスD1。この線路を介して書き込むべきデータをテスト回路3か
らメモリ2に伝送可能である;
第2データバスD2。この線路を介して読み出すべきデータをメモリ2からテ
スト回路3に伝送可能である(本発明の別の実施形態では、唯一の双方向データ
バスを設けることも当然可能である);
制御線路RAS,CAS,OE。これらの線路を介
して、それぞれのメモリの選択のために必要な相応の制御信号を、テスト回路3
の出力側10からメモリ2の対応する入力側9に伝送する。
考察している実施例では、メモリ2はDRAMであり、したがって制御信号の
うちの1つは行選択信号RASであり、別の1つの制御信号は列選択信号CAS
であり、第3の制御信号はアウトプットイネーブル信号OEである。本発明の別
の実施形態では、これはライトイネーブル信号WEであることもある。
上記の線路を介して、テスト回路3により生成した任意のテストパターンをメ
モリ2に書き込み、つぎに再びこのメモリ2から読み出すことができる。メモリ
2のチェック結果としてテスト回路3は、チェック完了後に相応の結果信号を集
積回路1の第3の外部端子8に通報する。
集積回路1は付加的に、スイッチ手段L,Gを有しており、図示の実施例では
これらのスイッチ手段L,Gを介して、図示の線路D1,D2,ADR,RAS
,CASおよびOEのそれぞれ1つが案内されている。図示の実施例では、デー
タ線路D1,D2およびアドレス線路ADRは、スイッチ手段としてのクロック
レベル感応形のラッチLを経由して案内される。これらのラッチは導通状態およ
び阻止状態に切り換えることができる。ラッチが阻止状態の場合には、これらの
ラッチの入力側Dにおける信号変化は、その出力側Q
に現れない。相応のレベルをラッチLのクロック入力側CLKに供給することに
より、これらのラッチは導通状態に切り換わり、したがって入力側Dの信号は出
力側Qにも現れる。本発明ではラッチLのクロック入力側CLKは、第1外部端
子6に接続されている。
実施例では、第1データバスD1および第2データバスD2の各データ線路な
らびにアドレスバスADRの各アドレス線路は、それぞれ1つのラッチLを介し
て案内されている。しかし当該バスD1,D2,ADRのラッチLのクロック入
力側CLKはすべて、有利にも集積回路1のそれぞれ同種の第1端子6に接続さ
れている。この第1外部端子6によって、テスト回路3により生成された信号の
時間経過またはメモリ2から読み出した信号の時間経過を遅延させることができ
る。これは相応のラッチLを任意の時点で導通状態に切り換えることによって行
う。
制御線路RAS,CAS,OEは、別のスイッチ手段、すなわちANDゲート
の形態の論理ゲートGを介して案内されている。ここでゲートGの各々の入力側
4は、集積回路1の第2外部端子7のそれぞれ1つに接続されている。第2外部
端子7によって、制御信号RAS,CAS,OEのレベル変化を、後になっては
じめてそれぞれのゲートGの出力側に発生させることができる。
本発明のスイッチ手段L,Gにより、集積回路1の
数少ない外部端子6,7だけを介して、テスト回路3によるメモリ2のチェック
中に、時間経過全体を制御することができる。外部端子6,7用の相応の信号を
生成するためには図示しないテスト装置が必要であるが、メモリ2の端子の数よ
りも格段に少ない少数の出力端子だけを備えたテスト装置とすることができる。
これは例えばメモリテスト装置を備えていない簡単なロジックテスタとすること
ができる。なぜならば集積回路1での書き込みデータのアドレス生成および読み
出しデータの比較は、集積回路1のテスト回路3によって実行されるからである
。外部テスト端子の数が少ないことにより(メモリ2を集積回路の端子に完全に
自由接続する場合には40個もの端子が必要であるのとは異なり)、複数のチッ
プを同時に並行して簡単にテストできる。ここではメモリの徹底した解析を実行
することが可能であり、その際にメモリのすべてのデータ入力側およびデータ出
力側、アドレス端子および制御信号を、集積回路1のそれぞれ1つの外部端子に
接続する必要はない。
したがって上に説明した本発明の実施例では、テストパターンがテスト回路に
より生成されている間および読み出したデータがテスト回路3によりチェックさ
れている間に、外部端子6,7を介して、信号のタイミングを、集積回路の外部
から制御することができる。殊に有利であるのは、データバス全体ないしはアド
レスバス全体に対して、それぞれ1つしか外部端子6を必要としないことである
。外部端子6,7を介して例えばメモリサイクルの長さまたはテストすべきアク
セス時間を変化させることができる。
テストパターン生成および読み出しデータの評価にために使用されテスト回路
3は、テスト発生器として実現することも(ハードウェアによる解決手段)、ほ
とんど場合にすでに集積回路に設けられているプロセッサないしはマイクコント
ローラのテストソフトウェアとして実現することも可能である。
メモリ2とテスト回路3とを接続する線路の時間経過を制御するためのスイッ
チ手段として、電界効果トランジスタ、または制御ゲートが集積回路1の外部端
子に接続されている伝達ゲート(すなわち例えば、並列に接続された相補するチ
ャネルタイプの2つの電界効果トランジスタによって実現されるゲートであり、
これらの電界効果トランジスタは反転した信号により制御可能である)をそれぞ
れ設けることができる。図示したラッチLの代わりに、クロックパルスエッジで
制御されるフリップフロップを使用することもできる。
本発明の別の利点は、BISTの場合にはテスト回路3により通例は固定して
予め設定されているテスト経過を、このテスト経過の時間的な経過に関して外部
端子6,7を介して後からでも制御できることである
。したがってテスト回路3によるチェック中に信号の時間経過を変化させるため
のコストは、本発明により低減することができる。
【手続補正書】特許法第184条の8第1項
【提出日】平成11年1月26日(1999.1.26)
【補正内容】
、いわゆるビルトインセルフテスト(BIST)、すなわち組み込み式自己テス
トである。ここではテストパターンを生成しかつ相応の信号のタイミングも決定
する、集積回路に設けられたテスト回路によって、メモリのテストが行われる。
ここでは集積回路の外部からテストに作用を及ぼすことはできない。自己テスト
が完全に実行された後には、唯一の結果信号(Go−/No−Go−信号)を集
積回路の外部に通知することだけが必要である。このためには極端な場合には唯
一のテスト信号出力側だけで十分である。この解決手段は確かに、最初に説明し
た手段に比して、数多くのテストピンが回避され、かつ数多くのテスト端子を備
えた外部テスト装置が不要であるという利点を有する。しかしBISTには、徹
底的なチェックのために数多くの異なるテストパターンと時間経過とを、集積回
路に設けられたテスト回路によって生成しなければならないという欠点がある。
BISTにおいてタイミングの変化を行えるようにするためには、多大なコス
トが必要である。例えばこのためには、相応のテスト回路に(例えばリングカウ
ンタの形態の)タイミング発生器と比較器とが必要である。殊にテストを行うべ
きメモリの記憶容量が小さい場合には、この付加的な回路コストは重大である。
EP0213037Aには、スイッチ手段を介して内部テスト回路に接続され
たメモリが記載されている
。このスイッチ装置は、外部から制御され、テスト動作モード時にはメモリをテ
スト回路に接続する。またこのスイッチは通常動作モード時には、メモリを外部
端子に接続する。
EP0053665Aには、メモリとテスト装置とを有する集積回路が記載さ
れている。このテスト装置からデータおよびアドレスが、集積回路の外部から制
御されるゲートを介して、メモリに供給される。制御信号は、メモリに集積回路
の外部から直接供給される。
本発明の課題は、メモリテスト中にタイミングを簡単に変化させることが可能
な、集積回路の組み込み式メモリコアのためのテスト方法を提供することである
。
この課題は、請求項1の特徴部分に記載された集積回路によって解決される。
本発明の実施形態と発展形態は従属請求項に記載されている。
メモリテストを実行するために集積回路のメモリとテスト回路とは、データ線
路、アドレス線路および制御線路を介して相互に接続されており、これらの線路
のうちの少なくとも1つは、集積回路の外部端子に接続された制御入力側を有す
るスイッチ手段を経由して案内されている。信号を外部端子に供給することによ
り、このスイッチ手段を導通させることができる。したがって信号経過により相
応の線路を制御することが
でき、ひいてはテストの時間経過(タイミング)を制御することができる。本発
明の利点は、わずかなコストしかかからないBISTを集積回路上で実現するこ
とができ、しかも同時にスイッチ手段を介してタイミングを変化させることもで
きることである。
本発明の第1実施形態では、スイッチ手段は論理ゲート例えばANDゲートで
あり、この論理ゲートの入力側のうちの1つは制御入力側である。
別の実施形態では、スイッチ手段はクロック入力側を備えたラッチであり、こ
のクロック入力側は制御入力側である。
殊に有利であるのは、複数のデータおよび/またはアドレス線路が1つのデー
タないしは1つのアドレス
請求の範囲
1. メモリ(2)と、該メモリ(2)にデータ線路(D1,D2)、アドレス
線路(ADR)および制御線路(RAS,CAS,OE)を介して接続されたテ
スト回路(3)とを有する集積回路(1)のテスト方法あって、
制御線路(RAS,CAS,OE)のうちの少なくとも1つは、スイッチ手
段(G)を経由して案内されており、
これによりテスト中にテスト回路から当該制御線路に供給された信号は、ス
イッチ手段(G)の入力側(5)に供給され、さらにスイッチ手段が導通した時
にはじめてスイッチ手段の出力側(6)に伝送され、
スイッチ手段(G)は、制御入力側(CLK;4)を有しており、該制御入
力側(CLK;4)を介してスイッチ手段(5)の導通が制御され、
前記制御入力側(CLK;4)は、集積回路(1)の外部端子(7)に接続
されている形式の集積回路のテスト方法において、
テスト回路により相応のテスト信号を、データ線路(D1,D2)、アドレ
ス線路(ADR)および制御線路(RAS;CAS;OE)に供給することによ
って、メモリをテスト回路によりチェックし、
テスト中に回路(1)の外部端子(7)を介して相応の制御線路(RAS;
CAS;OE)の信号経過を制御し、これによりテストの時間経過を制御するこ
とを特徴とする、集積回路のテスト方法。
Claims (1)
- 【特許請求の範囲】 1. メモリ(2)とテスト回路(3)とを備えた集積回路(1)において、 前記メモリ(2)は、テスト回路(3)によるテストのために該テスト回路 (3)に、データ線路(D1,D2)、アドレス線路(ADR)および制御線路 (RAS,CAS,OE)を介して接続されており、 前記線路(D1,D2,ADR,RAS,CAS,OE)のうちの少なくと も1つは、スイッチ手段(L;G)を経由して案内されており、 これによりテスト回路またはメモリから当該線路に供給される信号は、スイ ッチ手段(L;G)の入力側(D;5)に供給され、スイッチ手段が導通した時 にはじめて、スイッチ手段の出力側(Q;6)に伝送され、 前記スイッチ手段(L;G)は、集積回路(1)の外部端子(6;7)に接 続されている制御入力側(CLK;4)を有しており、 該制御入力側(CLK;4)を介してスイッチ手段(L;G)は導通し、こ れにより相応の線路(D1;D2;ADR;RAS;CAS;OE)の信号経過 が制御されて、テストの時間経過が制御されることを特徴とする、集積回路。 2. スイッチ手段は、論理ゲート(G)であり、該論理ゲート(G)の入力側 の1つは前記制御入力側(4)である、請求項1に記載の集積回路。 3. スイッチ手段は、クロック入力側(CLK)を有するラッチ(L)であり 、前記クロック入力側は前記制御入力側である、請求項1に記載の集積回路。 4. 1つのデータバスないしはアドレスバスを形成し、かつそれぞれ1つのス イッチ手段(L)を経由して案内されている複数のデータ線路(D1;D2)お よび/またはアドレス線路(ADR)が設けられており、 データバスないしはアドレスバスのスイッチ手段(L)の相応の制御入力側 (CLK)は、それぞれ同種の外部端子(6)に接続されている、請求項1から 3までのいずれか1項に記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19711097.5 | 1997-03-17 | ||
DE19711097A DE19711097C2 (de) | 1997-03-17 | 1997-03-17 | Integrierte Schaltung mit einem Speicher und einer Prüfschaltung |
PCT/DE1998/000479 WO1998041990A1 (de) | 1997-03-17 | 1998-02-17 | Integrierte schaltung mit einem speicher und einer prüfschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001514784A true JP2001514784A (ja) | 2001-09-11 |
Family
ID=7823682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54000598A Pending JP2001514784A (ja) | 1997-03-17 | 1998-02-17 | メモリとテスト回路とを備えた集積回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6158029A (ja) |
EP (1) | EP0966743B1 (ja) |
JP (1) | JP2001514784A (ja) |
KR (1) | KR20000076317A (ja) |
DE (2) | DE19711097C2 (ja) |
TW (1) | TW376521B (ja) |
WO (1) | WO1998041990A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001043700A (ja) * | 1999-08-02 | 2001-02-16 | Fujitsu Ltd | 半導体記憶装置 |
US6582400B1 (en) * | 2000-10-24 | 2003-06-24 | Scimed Life Systems, Inc. | Variable tip catheter |
US6656751B2 (en) * | 2001-11-13 | 2003-12-02 | International Business Machines Corporation | Self test method and device for dynamic voltage screen functionality improvement |
WO2012154240A1 (en) * | 2011-02-15 | 2012-11-15 | Cavium, Inc. | Memory interface with selectable evaluation modes |
US9069041B2 (en) | 2012-12-05 | 2015-06-30 | International Business Machines Corporation | Self evaluation of system on a chip with multiple cores |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4404519A (en) * | 1980-12-10 | 1983-09-13 | International Business Machine Company | Testing embedded arrays in large scale integrated circuits |
DE3587620T2 (de) * | 1984-05-28 | 1994-03-24 | Advantest Corp | Logikanalysator. |
JPS6238600A (ja) * | 1985-08-14 | 1987-02-19 | Fujitsu Ltd | 半導体記憶装置 |
US4878209A (en) * | 1988-03-17 | 1989-10-31 | International Business Machines Corporation | Macro performance test |
JP2513904B2 (ja) * | 1990-06-12 | 1996-07-10 | 株式会社東芝 | テスト容易化回路 |
KR940006676B1 (ko) * | 1991-10-14 | 1994-07-25 | 삼성전자 주식회사 | 시험회로를 내장한 기억용 반도체 집적회로 |
JPH0643220A (ja) * | 1992-07-23 | 1994-02-18 | Hitachi Ltd | 半導体集積回路装置 |
JP3059024B2 (ja) * | 1993-06-15 | 2000-07-04 | 沖電気工業株式会社 | 半導体記憶回路 |
US5757705A (en) * | 1997-01-22 | 1998-05-26 | Micron Technology, Inc. | SDRAM clocking test mode |
-
1997
- 1997-03-17 DE DE19711097A patent/DE19711097C2/de not_active Expired - Fee Related
-
1998
- 1998-02-17 EP EP98912269A patent/EP0966743B1/de not_active Expired - Lifetime
- 1998-02-17 WO PCT/DE1998/000479 patent/WO1998041990A1/de not_active Application Discontinuation
- 1998-02-17 DE DE59802233T patent/DE59802233D1/de not_active Expired - Lifetime
- 1998-02-17 JP JP54000598A patent/JP2001514784A/ja active Pending
- 1998-02-17 KR KR1019997008418A patent/KR20000076317A/ko not_active Application Discontinuation
- 1998-02-23 TW TW087102528A patent/TW376521B/zh not_active IP Right Cessation
-
1999
- 1999-09-13 US US09/395,320 patent/US6158029A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0966743A1 (de) | 1999-12-29 |
DE19711097C2 (de) | 2000-04-06 |
TW376521B (en) | 1999-12-11 |
EP0966743B1 (de) | 2001-11-28 |
DE59802233D1 (de) | 2002-01-10 |
US6158029A (en) | 2000-12-05 |
WO1998041990A1 (de) | 1998-09-24 |
KR20000076317A (ko) | 2000-12-26 |
DE19711097A1 (de) | 1998-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7721174B2 (en) | Full-speed BIST controller for testing embedded synchronous memories | |
KR970004074B1 (ko) | 메모리 장치 및 이를 포함한 집적 회로 | |
US5995731A (en) | Multiple BIST controllers for testing multiple embedded memory arrays | |
KR100634034B1 (ko) | 메모리 장치 테스트를 위한 온-칩 회로 및 방법 | |
US5173904A (en) | Logic circuits systems, and methods having individually testable logic modules | |
JP4267716B2 (ja) | Jtagによるsdram回路テスト方法 | |
US7159145B2 (en) | Built-in self test system and method | |
US8780648B2 (en) | Latch based memory device | |
EP0523973A2 (en) | A configurable self-test for embedded RAMs | |
JPH04250370A (ja) | 双方向入出力端子用バウンダリスキャンセル | |
JPH09128998A (ja) | テスト回路 | |
JP2001514784A (ja) | メモリとテスト回路とを備えた集積回路 | |
JP2002203399A (ja) | 高機能化された後デコードを有するメモリテスタ | |
KR20010028862A (ko) | 내부 상태 모니터링 회로를 가지는 반도체 집적 회로 및 그를 이용한 내부 신호 모니터링 방법 | |
US6341092B1 (en) | Designing memory for testability to support scan capability in an asic design | |
US6327683B1 (en) | Device scan testing | |
JP2934608B2 (ja) | 半導体メモリ試験方法及びその装置 | |
JP2002141414A (ja) | 集積回路を試験する装置および方法 | |
US5497350A (en) | Integrated semiconductor memory device capable of switching from a memory mode to an internal test mode | |
JPH07128407A (ja) | テスト装置 | |
KR20010018808A (ko) | 다수개의 메모리 블락들 중 소정의 메모리 블락을 선택함에 있어 데이터 라인상의 데이터 충돌을 방지하고 메모리 블락, 로직 블락 및 비스트 회로를 분리하여 테스트 가능토록 하는 메모리 로직 복합 반도체장치 | |
US20060156090A1 (en) | Memory array manufacturing defect detection system and method | |
JPH06102327A (ja) | メモリ内蔵型半導体集積回路およびその論理設計方法 | |
US6927603B2 (en) | Semiconductor integrated circuit having system bus divided in stages | |
JPS63184989A (ja) | 半導体記憶装置 |