JP3880207B2 - トレンチ隔離の形成方法 - Google Patents
トレンチ隔離の形成方法 Download PDFInfo
- Publication number
- JP3880207B2 JP3880207B2 JP20453798A JP20453798A JP3880207B2 JP 3880207 B2 JP3880207 B2 JP 3880207B2 JP 20453798 A JP20453798 A JP 20453798A JP 20453798 A JP20453798 A JP 20453798A JP 3880207 B2 JP3880207 B2 JP 3880207B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- trench
- teos layer
- trench isolation
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トレンチ隔離(Trench Isolation)の形成方法に関し、より詳しくは、トレンチの内側壁と側壁シリコン酸化膜とのボンディング力(結合力)を強化する工程段階を有するトレンチ隔離の形成方法に関するものである。
【０００２】
【従来の技術】
従来、シリコン基板上に形成された複数のＭＯＳ（Metal Oxide Silicon）トランジスタをそれぞれ隔離させる方法として、ＬＯＣＯＳ（Local Oxidation of Silicon）及びＳＥＰＯＸ（Selective Polysilicon Oxidation Technology）方法等が採られていた。しかし、シリコン基板上に形成された回路の高集積化により、回路パターンの幅が０．３５μｍ以下である場合、従来の隔離方法は適合しない。そこで、シリコン基板上に、３．０μｍより深く、１．２５μｍより幅が狭いスロットまたはトレンチを形成することが可能なシリコンエッチング技術を導入している。このようなシリコンエッチング方法を「トレンチエッチング方法（Trench Etching Method）」という。
【０００３】
一般的に、シリコン基板上に形成されたトレンチは、ＣＭＯＳとバイポーラ回路を隔離することに用いられるが、トレンチの内側に対して、垂直キャパシタ(Vertical Capacitor)又はトランジスタを形成することもできる。
【０００４】
理想的なトレンチの構造は、シリコン基板の内部に、内側へ傾斜した内側壁および丸められた底面を有するものである。即ち、傾斜した内側壁は、エッチング工程進行中に副蒸着物（redeposition）により形成され、等角(Comformal)の蒸着工程中、トレンチの内部にボイド(Void)が形成されることを抑制するために必要なものである。そして、丸められた底面は、電界が集中することを防ぐために必要なものである。
【０００５】
このようなトレンチ隔離(Trench Isolation)の形成工程は、一般的なＣＭＯＳ工程で進行することができる。そして、このようなトレンチ隔離の構造は、エピタキシャルシリコン基板（Epitaxial Silicon Substrate）に形成することができる。トレンチは、エピタキシャル層を貫通することができる充分な深さにエッチングされ、バイポーラトランジスタを分離させることにおいて効果的である。
【０００６】
図１は、従来技術によるトレンチ隔離の形成方法を示す工程図である。
【０００７】
図１において、まず、シリコン基板を備え、その上部面に、シリコン酸化膜（ＳｉＯ2），シリコン窒化膜（Ｓｉ3Ｎ4），ハードマスクを順次形成する（段階６１）。ここで、ハードマスクは、高温酸化により形成されたシリコン酸化膜であり、シリコン基板に対する反応性イオンエッチング工程の進行中に、エッチングマスクの役割を果たす。
【０００８】
続いて、トレンチが形成されるべき部分のハードマスク，シリコン窒化膜，シリコン酸化膜を除去し、シリコン基板の上部面が露出されるようにホトエッチング（Photo Etching；段階６２）工程を進行する。
【０００９】
次に、ホトレジストを除去するアッシング／ストリップ（ashing/strip）工程を経た後、ハードマスク及びシリコン窒化膜をマスクとして、シリコン基板を乾式エッチング方法でエッチングすることにより、トレンチが形成される（段階６３）。ここで、シリコン基板の乾式エッチング方法としては、主に反応性イオンエッチング方法が採られる。反応性イオンエッチング方法においては、物理的エッチング比率が化学的エッチング比率より高い。
【００１０】
トレンチが形成された後、トレンチの内側壁に対し絶縁層として側壁シリコン酸化膜を側壁酸化（段階６４）工程により成長させる。側壁シリコン酸化膜は、トレンチにおける露出された内側壁を保護し、且つ活性領域とフィールド領域間における自動ドーピング障壁の役割を果たす。
【００１１】
そして、トレンチを絶縁物質で充填するため、２層以上の薄膜を蒸着する工程が進行される。即ち、ＰＥ−ＴＥＯＳ（Plasma Enhanced - Tetra Ethyl Ortho Silicate）層を形成（段階６５）する工程が進行される。すなわち、ＰＥ−ＴＥＯＳ層を形成する工程６５は、シリコン基板の上部面およびトレンチにＰＥ−ＴＥＯＳ層を蒸着させる工程６５ａと、ＰＥ−ＴＥＯＳ層を平坦化する工程６５ｂとから構成される。ここで、平坦化工程６５ｂは、アルゴン（Ａｒ）を用いたエッチ−バック（Etch-Back）工程により進行される。それは、ＰＥ−ＴＥＯＳ層を蒸着６５ａした後、トレンチの入口(開口部付近)に近接するＰＥ−ＴＥＯＳ層（図２の符号１８）をエッチングしてトレンチの入口を広く形成することにより、トレンチの内部を充填する工程を容易に実施するためのものである。
【００１２】
一方、アルゴンを用いた平坦化工程６５ｂが進行される間、プラズマの影響によりＰＥ−ＴＥＯＳ層に不純物が蒸着されて、ＰＥ−ＴＥＯＳ層は不均一になる。そのため、ＰＥ−ＴＥＯＳ層の不純物を除去してＰＥ−ＴＥＯＳ層を均一にし、そのＰＥ−ＴＥＯＳ層の上部に形成されるべきＯ3−ＴＥＯＳ層との良好な相互結合力を確保するため、ＮＨ3プラズマ処理（段階６６）工程を進行する。
【００１３】
その後、トレンチを含むシリコン基板の上部面に、Ｏ3−ＴＥＯＳ層およびＰＥ−ＴＥＯＳ層を順次形成し（段階６７）、アニーリング（Annealing；段階６８）工程を経る（段階６８）と、トレンチ隔離（図２の符号２０）の形成が完了される。ここで、アニーリング工程６８は、約１０５０℃で窒素ガス雰囲気下にて約６０分間進行する。
【００１４】
前述のように、トレンチエッチング工程６３を利用したトレンチ隔離の形成方法６０は、次のような問題を有する。
【００１５】
まず第一に、側壁酸化工程６４は、トレンチの内側壁を保護し絶縁層を形成するために進行されるが、トレンチエッチング工程６３中にプラズマがトレンチの内側壁に対して影響を与えるため、トレンチの内側壁と側壁シリコン酸化膜間の結合が不安定になってしまう。
【００１６】
第二に、前記の不安定な結合を有する側壁シリコン酸化膜が成長した部分において、アルゴンを用いた平坦化工程６５ｂ中に再びプラズマにより影響を受けて、より一層不安定になってしまう。
【００１７】
第三に、薄い側壁シリコン酸化膜が形成された後、トレンチを充填するために進行される２回以上の薄膜を形成する過程で、イオンや原子が側壁シリコン酸化膜とトレンチの内側壁の間に拡散されて過飽和状態になる、又は、アニーリング工程６８における熱収縮により起因し側壁シリコン酸化膜とトレンチの内側壁間の剥離等の不良が生じてしまう。
【００１８】
即ち、従来技術によるトレンチ隔離の形成方法によると、トレンチの内側壁と側壁シリコン酸化膜との境界面が脆弱になる等の不良が生じてしまう。このような不良は、ディスロケーション（dislocation）又はウェルリーキッジポイント（well leakage point）に作用し、半導体チップにおける正常的な駆動を不可能にしてしまう。
【００１９】
一方、図２に示したように、シリコン基板１０に形成されたトレンチ１３の断面構造を検査するため垂直走査形電子顕微鏡（Vertical-Scanning Electro Microscope；Ｖ−ＳＥＭ）で写した写真を見ると、シリコン基板１０と側壁シリコン酸化膜１２ａとの間に隙間(Void)１５が形成されることを確認することができた。前記隙間１５は、トレンチ１３の断面を化学的に処理する際、シリコン基板１０と側壁シリコン酸化膜１２ａとの境界面に形成された物質がエッチングされることにより、形成されるものと把握される。即ち、トレンチ１３の内側壁と側壁シリコン酸化膜１２ａとの間に隙間１５が存在するということは、側壁シリコン酸化膜１２ａ及びシリコンと比較してエッチング率の高い不純物が存在する、又はトレンチ１３の内側壁と側壁シリコン酸化膜１２ａ間で剥離が生じるからであると把握される。
【００２０】
なお、図２は、図１に示した形成方法により形成されたトレンチ隔離の断面図であり、シリコン基板１０上部のシリコン酸化膜１２、シリコン窒化膜１４、ハードマスク１６及びトレンチ１３が絶縁物質１７で覆われている状態を概略的に示しているものである。ここで、絶縁物質は、ＰＥ−ＴＥＯＳ層１７ｃ、Ｏ3−ＴＥＯＳ層１７ｂ及びＰＥ−ＴＥＯＳ層１７ａを含む。
【００２１】
【発明が解決しようとする課題】
そこで、本発明の目的は、トレンチの内側壁と側壁シリコン酸化膜とにおけるボンディング力を強化するための工程段階を有するトレンチ隔離の形成方法を提供することにある。
【００２２】
【課題を解決するための手段】
本発明は、前記目的を達するため、シリコン基板上にトレンチ隔離を形成する方法である。その過程を説明すると、まず、シリコン基板上部に、シリコン酸化膜，シリコン窒化膜，ハードマスクを順次形成する。そして、シリコン基板の上部面の一部が露出されるように、シリコン窒化膜およびハードマスクをエッチングし、露出されたシリコン基板をエッチングしてトレンチを形成する。トレンチの内側壁には、１次側壁酸化工程により側壁シリコン酸化膜を形成する。シリコン基板およびトレンチの内側壁上にはＰＥ−ＴＥＯＳ層を形成する。その後、側壁シリコン酸化膜を安定化するため、２次側壁酸化工程を進行する。そして、トレンチの内部をＯ3−ＴＥＯＳ層で充填し、Ｏ3−ＴＥＯＳ層の上部にＰＥ−ＴＥＯＳ層を形成する。また、シリコン基板の上部をアニーリングすることを特徴とするトレンチ隔離の形成方法が提供される。特に、本発明による酸化工程は、熱酸化（Thermal Oxidation）工程であり、Ｏ2ガス、Ｏ2とＨＣｌの混合ガス、またはＨ2とＯ2の反応ガスのような酸化剤を用いて６００℃〜１２００℃で進行される。
【００２３】
さらに、本発明によるトレンチ隔離の形成方法において、２次側壁酸化工程の代わりとして、アニーリング工程を行うことを特徴とする。アニーリング工程は、６００℃〜１２００℃の窒素ガス雰囲気下で約６０分間進行される。
【００２４】
なお、側壁シリコン酸化膜を安定させるために進行される２次側壁酸化工程およびアニーリング工程を順次的に進行することができるが、好ましくは２次側壁酸化工程の後にアニーリング工程を進行する。
【００２５】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態を詳細に説明する。
【００２６】
図３は、本発明の実施の形態におけるトレンチ隔離の形成方法を示す工程図であり、図４〜図１２は、本発明の実施の形態におけるトレンチ隔離の形成方法による各工程段階を示す断面図である。
【００２７】
図３に示すように、本発明の実施の形態におけるトレンチ隔離の形成方法５０は、シリコン基板上に酸化膜，窒化膜，ハードマスクを形成する工程（段階５１）と、ホトエッチングする工程（段階５２）と、トレンチをエッチングする工程（段階５３）と、１次側壁酸化を進行する工程（段階５４）と、ＰＥ−ＴＥＯＳ層を形成しＰＥ−ＴＥＯＳ層を平坦化する工程（段階５５）と、２次側壁酸化またはアニーリングを進行する工程（段階５６）と、ＰＥ−ＴＥＯＳ層をＮＨ3プラズマ処理する工程（段階５７）と、Ｏ3−ＴＥＯＳ層およびＰＥ−ＴＥＯＳ層を順次形成する工程（段階５８）と、アニーリング工程（段階５９）とを含む。
【００２８】
図３のトレンチ隔離の形成方法５０における各々の工程段階を、図４〜図１２に図示されたシリコン基板の断面図に基づいてそれぞれ説明する。
【００２９】
（Ａ） 図３及び図４に基づいて、シリコン基板３０上に酸化膜３２，窒化膜３４，ハードマスク３６を形成する工程段階５１を説明する。
【００３０】
まず、シリコン基板３０を備え、その上部面に、シリコン酸化膜３２，シリコン窒化膜３４，ハードマスク３６を順次形成する。ここで、シリコン酸化膜３２とシリコン窒化膜３４は、化学的気相蒸着（Chemical Vapor Deposition；ＣＶＤ)工程により形成される。そして、ハードマスク３６は、高温酸化により成長したシリコン酸化膜であり、シリコン基板３０における反応性イオンエッチングが進行する間、エッチングマスクの役割を果たす。
【００３１】
（Ｂ） 図３及び図５〜図７に基づいて、ホトエッチングする工程段階５２を説明する。ホトエッチング工程５２は、トレンチ（図８の符号３３）に形成されるべき部分のハードマスク３６，シリコン窒化膜３４，シリコン酸化膜３２を除去し、シリコン基板３０の上部面が露出されるようにする工程である。
【００３２】
図５において、シリコン基板３０のハードマスク３６上に、マスクパターンを形成するためにホトレジスト３１が塗布され、トレンチに形成されるべき部分のホトレジスト３１を現像して、ハードマスク３６の上部面が露出された溝３１ａを形成する。
【００３３】
図６において、ホトレジスト３１をマスクとして、ホトレジストの溝３１ａを介してハードマスク３６，シリコン窒化膜３４，シリコン酸化膜３２を順次に乾式エッチングすることにより、シリコン基板３０の上部面を露出させる。図中の符号３９は、シリコン基板３０の上部面が露出された溝を示すものである。
【００３４】
図７において、シリコン基板３０の上部面に至るまでエッチングした後、ホトレジスト（図６の符号３１）を除去するアッシング／ストリップ工程が進行される。
【００３５】
（Ｃ） 図３及び図８に基づいてトレンチエッチング工程段階５３を説明する。トレンチエッチング工程５３は、ホトエッチング工程５２を経た後、シリコン基板３０上にトレンチ３３を形成するために進行されるエッチング工程である。即ち、ホトレジストを除去するアッシング／ストリップ工程を経た後、ハードマスク３６とシリコン窒化膜３４とをマスクとして、露出されたシリコン基板３０を乾式エッチングすることにより、トレンチ３３を形成する。シリコン基板３０における乾式エッチング方法としては、主に反応性イオンエッチング方法が採られ、物理的エッチング比率が化学的エッチング比率より高い。本発明の実施の形態により形成されるトレンチの深さは、約０．８μｍである。
【００３６】
（Ｄ） 図３及び図９に基づいて、１次側壁酸化工程段階５４を説明すると、１次側壁酸化工程５４は、トレンチ３３の内側壁に絶縁層の側壁シリコン酸化膜３２ａを成長させる工程である。１次側壁酸化工程５４は、熱酸化工程により６００℃〜１２００℃の温度で、Ｏ2，Ｈ2Ｏ，またはＨＣｌ等の酸化剤を用いた酸化方法により、シリコン基板３０と接する境界面に対して側壁シリコン酸化膜３２ａを成長させる。より詳しく説明すると、熱酸化工程は、６００℃〜１２００℃の反応室にシリコン基板３０を入れた状態で、Ｏ2ガス，Ｏ2とＨＣｌとの混合ガス，またはＨ2とＯ2との反応ガスを吹き込み、側壁シリコン酸化膜３２ａを成長させる。その際、側壁シリコン酸化膜３２ａの形成状況において、酸化剤が拡散や内部への運動により側壁シリコン酸化膜３２ａとシリコン基板３０との境界面に移動して、酸化が起こる。ここで、側壁シリコン酸化膜３２ａの４５％は、シリコン基板３０を蚕食(侵食)させた部分であり、前記数値は、シリコンと側壁シリコン酸化膜との密度差から得られた結果である。当然、側壁シリコン酸化膜３２ａは、シリコン基板に形成されたトレンチ３３の内側壁に形成され、シリコン基板３０上部面のシリコン酸化膜３２に連結される。
【００３７】
このように、側壁シリコン酸化膜３２ａがトレンチ３３の内側壁に形成された後、トレンチ３３の内部を複数の絶縁物質（図１２の符号３７）で充填する工程が進行される。
【００３８】
（Ｅ） 図３と、図１０及び図１１に基づいて、ＰＥ−ＴＥＯＳ層を形成する工程段階５５を説明すると、ＰＥ−ＴＥＯＳ層３７ａを蒸着する工程５５ａ(後述するＥ１)と、ＰＥ−ＴＥＯＳ層３７ａを平坦化する工程５５ｂ(後述するＥ２)とを含む。
【００３９】
（Ｅ１） 図３及び図１０において、トレンチ３３の内側壁に側壁シリコン酸化膜３２ａが形成された後、側壁シリコン酸化膜３２ａの上部面を含むシリコン基板３０上に、ＰＥ−ＴＥＯＳ層３７ａを蒸着する工程５５ａが進行される。ここで、ＰＥ−ＴＥＯＳ層３７ａは、常圧化学的気相蒸着（Atmospheric ＣＶＤ）工程により形成される。
【００４０】
（Ｅ２） 図３及び図１１において、トレンチ３３の入口(開口部付近)に近接するＰＥ−ＴＥＯＳ層３７ａをエッチングして、トレンチ３３の入口を広く形成する平坦化工程５５ｂが進行される。ここで、平坦化工程５５ｂとしては、アルゴンを用いたエッチ−バック工程が進行される。なお、図中の符号３８は、トレンチ３３の入口周囲に位置するＰＥ−ＴＥＯＳ層３７ａがエッチ−バックされた状態を示す。
【００４１】
（Ｆ） 次の工程として、従来はＮＨ3プラズマ処理工程段階が進行されたが、本発明の実施の形態では、側壁シリコン酸化膜とトレンチの内側壁との結合を安定化するための２次側壁酸化またはアニ−リング工程段階５６が進行される。
【００４２】
即ち、アルゴンを用いたエッチ−バック工程のような平坦化工程５５ｂを進行する際、プラズマの影響により側壁シリコン酸化膜３２ａとトレンチ３３の内側壁間との結合が不安定になる。従って、本発明の実施の形態においては、側壁シリコン酸化膜３２ａとトレンチ３３の内側壁間との結合を安定化させるため、２次側壁酸化またはアニーリング工程５６を進行する。ここで、２次側壁酸化工程では、前述の１次側壁酸化工程５４と同一工程条件の熱酸化工程が進行され、アニーリング工程では、６００℃〜１２００℃の窒素ガス雰囲気下で約６０分間進行される。
【００４３】
なお、２次側壁酸化工程とアニーリング工程のいずれかを選択的に進行することができ、両方を進行することもできる。そして、両方を進行する場合においては、第２側壁酸化工程を進行した後、アニーリング工程を進行することが好ましい。
【００４４】
次に、ＮＨ3プラズマ処理の工程段階５７が進行される。即ち、ＰＥ−ＴＥＯＳ層３７ａは、アルゴンを利用した平坦化工程５５ｂが進行される際、プラズマの影響により、不純物が蒸着されて不均一になる。そこで、トレンチ３３を含むシリコン基板３０上のＰＥ−ＴＥＯＳ層３７ａに蒸着された不純物を除去してＰＥ−ＴＥＯＳ層３７ａを均一にし、且つＰＥ−ＴＥＯＳ層３７ａ上に形成されるべきＯ3−ＴＥＯＳ層（図１２の符号３７ｂ）との良好な相互結合力を確保するため、ＮＨ3プラズマ処理工程５７を進行する。
【００４５】
一方、ＮＨ3プラズマ処理工程５７が完了した後、ハードマスク３６及び側壁シリコン酸化膜３２ａ上に蒸着されたＰＥ−ＴＥＯＳ層３７ａは、１０００Å〜５０００Åの厚さを有する。
【００４６】
（Ｇ） 図１２に基づいて、トレンチ３３の内部を充填するためにＯ3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃを形成する工程段階５８を説明する。シリコン基板３０上に形成されたＰＥ−ＴＥＯＳ層３７ａの上部に、Ｏ3−ＴＥＯＳ層３７ｂを蒸着することにより、トレンチ３３をＯ3−ＴＥＯＳ層３７ｂで充填する。続いて、Ｏ3−ＴＥＯＳ層３７ｂの上部にＰＥ−ＴＥＯＳ層３７ｃを蒸着する。ここで、Ｏ3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃを形成する工程５８は、常圧化学的気相蒸着工程により行われる。そして、Ｏ3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃは、ＰＥ−ＴＥＯＳ層３７ｃの上部に、各々３０００Å〜７０００Åの厚さで形成される。
【００４７】
（Ｈ） 最後に、アニーリング工程段階５９を進行して、トレンチ隔離４０の形成工程を完了する。ここで、アニーリング工程５９は、約１０５０℃の窒素ガス雰囲気下で約６０分間進行される。
【００４８】
このようなトレンチ隔離４０を形成した後、半導体の製造における必要な他の工程を進行する。
【００４９】
なお、図１２は、シリコン基板３０に形成されたトレンチ３３の断面構造を検査するためにＶ−ＳＥＭで写したものを概略的に示した図であり、トレンチ３３の内側壁と側壁シリコン酸化膜３２ａの間に、図２のような隙間が形成されていないことを確認することができる。そして、図１２は、シリコン基板３０上部のシリコン酸化膜３２、シリコン窒化膜３４、ハードマスク３６及びトレンチ３３が、ＰＥ−ＴＥＯＳ層３７ａ、Ｏ3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃのような絶縁物質３７で充填されていることを示す。
【００５０】
【発明の効果】
以上説明したように、本発明は、１次側壁酸化工程により側壁シリコン酸化膜が形成された後、ＰＥ−ＴＥＯＳ層の平坦化工程により誘発されるトレンチの内側壁と側壁シリコン酸化膜との不安定な結合を強化するために、ＰＥ−ＴＥＯＳ層上に２次側壁酸化工程またはアニーリング工程を進行する。従って、従来のトレンチ内側壁とシリコン酸化膜間における剥離等の不良を抑制することができる。
【図面の簡単な説明】
【図１】従来技術によるトレンチ隔離の形成方法を示す工程図。
【図２】図１の形成方法により形成されたトレンチ隔離の断面図(Ｖ−ＳＥＭで写した写真を概略的に示す図)。
【図３】本発明の実施の形態におけるトレンチ隔離の形成方法を示す工程図。
【図４】図３のトレンチ隔離の形成方法による工程段階(段階５１)を示す断面図。
【図５】図３のトレンチ隔離の形成方法による工程段階(段階５２；その１)を示す断面図。
【図６】図３のトレンチ隔離の形成方法による工程段階(段階５２；その２)を示す断面図。
【図７】図３のトレンチ隔離の形成方法による工程段階(段階５２；その３)を示す断面図。
【図８】図３のトレンチ隔離の形成方法による工程段階(段階５３)を示す断面図。
【図９】図３のトレンチ隔離の形成方法による工程段階(段階５４)を示す断面図。
【図１０】図３のトレンチ隔離の形成方法による工程段階(段階５５ａ)を示す断面図。
【図１１】図３のトレンチ隔離の形成方法による工程段階(段階５５ｂ)を示す断面図。
【図１２】図３のトレンチ隔離の形成方法による工程段階(段階５８)を示す断面図。
【符号の説明】
３０…シリコン基板
３１…ホトレジスト
３２，３２ａ…シリコン酸化膜
３３…トレンチ
３４…シリコン窒化膜
３６…ハードマスク
３７…絶縁物質
３７ａ，３７ｃ…ＰＥ−ＴＥＯＳ層
３７ｂ…Ｏ3−ＴＥＯＳ層
４０…トレンチ隔離
【発明の属する技術分野】
本発明は、トレンチ隔離(Trench Isolation)の形成方法に関し、より詳しくは、トレンチの内側壁と側壁シリコン酸化膜とのボンディング力(結合力)を強化する工程段階を有するトレンチ隔離の形成方法に関するものである。
【０００２】
【従来の技術】
従来、シリコン基板上に形成された複数のＭＯＳ（Metal Oxide Silicon）トランジスタをそれぞれ隔離させる方法として、ＬＯＣＯＳ（Local Oxidation of Silicon）及びＳＥＰＯＸ（Selective Polysilicon Oxidation Technology）方法等が採られていた。しかし、シリコン基板上に形成された回路の高集積化により、回路パターンの幅が０．３５μｍ以下である場合、従来の隔離方法は適合しない。そこで、シリコン基板上に、３．０μｍより深く、１．２５μｍより幅が狭いスロットまたはトレンチを形成することが可能なシリコンエッチング技術を導入している。このようなシリコンエッチング方法を「トレンチエッチング方法（Trench Etching Method）」という。
【０００３】
一般的に、シリコン基板上に形成されたトレンチは、ＣＭＯＳとバイポーラ回路を隔離することに用いられるが、トレンチの内側に対して、垂直キャパシタ(Vertical Capacitor)又はトランジスタを形成することもできる。
【０００４】
理想的なトレンチの構造は、シリコン基板の内部に、内側へ傾斜した内側壁および丸められた底面を有するものである。即ち、傾斜した内側壁は、エッチング工程進行中に副蒸着物（redeposition）により形成され、等角(Comformal)の蒸着工程中、トレンチの内部にボイド(Void)が形成されることを抑制するために必要なものである。そして、丸められた底面は、電界が集中することを防ぐために必要なものである。
【０００５】
このようなトレンチ隔離(Trench Isolation)の形成工程は、一般的なＣＭＯＳ工程で進行することができる。そして、このようなトレンチ隔離の構造は、エピタキシャルシリコン基板（Epitaxial Silicon Substrate）に形成することができる。トレンチは、エピタキシャル層を貫通することができる充分な深さにエッチングされ、バイポーラトランジスタを分離させることにおいて効果的である。
【０００６】
図１は、従来技術によるトレンチ隔離の形成方法を示す工程図である。
【０００７】
図１において、まず、シリコン基板を備え、その上部面に、シリコン酸化膜（ＳｉＯ2），シリコン窒化膜（Ｓｉ3Ｎ4），ハードマスクを順次形成する（段階６１）。ここで、ハードマスクは、高温酸化により形成されたシリコン酸化膜であり、シリコン基板に対する反応性イオンエッチング工程の進行中に、エッチングマスクの役割を果たす。
【０００８】
続いて、トレンチが形成されるべき部分のハードマスク，シリコン窒化膜，シリコン酸化膜を除去し、シリコン基板の上部面が露出されるようにホトエッチング（Photo Etching；段階６２）工程を進行する。
【０００９】
次に、ホトレジストを除去するアッシング／ストリップ（ashing/strip）工程を経た後、ハードマスク及びシリコン窒化膜をマスクとして、シリコン基板を乾式エッチング方法でエッチングすることにより、トレンチが形成される（段階６３）。ここで、シリコン基板の乾式エッチング方法としては、主に反応性イオンエッチング方法が採られる。反応性イオンエッチング方法においては、物理的エッチング比率が化学的エッチング比率より高い。
【００１０】
トレンチが形成された後、トレンチの内側壁に対し絶縁層として側壁シリコン酸化膜を側壁酸化（段階６４）工程により成長させる。側壁シリコン酸化膜は、トレンチにおける露出された内側壁を保護し、且つ活性領域とフィールド領域間における自動ドーピング障壁の役割を果たす。
【００１１】
そして、トレンチを絶縁物質で充填するため、２層以上の薄膜を蒸着する工程が進行される。即ち、ＰＥ−ＴＥＯＳ（Plasma Enhanced - Tetra Ethyl Ortho Silicate）層を形成（段階６５）する工程が進行される。すなわち、ＰＥ−ＴＥＯＳ層を形成する工程６５は、シリコン基板の上部面およびトレンチにＰＥ−ＴＥＯＳ層を蒸着させる工程６５ａと、ＰＥ−ＴＥＯＳ層を平坦化する工程６５ｂとから構成される。ここで、平坦化工程６５ｂは、アルゴン（Ａｒ）を用いたエッチ−バック（Etch-Back）工程により進行される。それは、ＰＥ−ＴＥＯＳ層を蒸着６５ａした後、トレンチの入口(開口部付近)に近接するＰＥ−ＴＥＯＳ層（図２の符号１８）をエッチングしてトレンチの入口を広く形成することにより、トレンチの内部を充填する工程を容易に実施するためのものである。
【００１２】
一方、アルゴンを用いた平坦化工程６５ｂが進行される間、プラズマの影響によりＰＥ−ＴＥＯＳ層に不純物が蒸着されて、ＰＥ−ＴＥＯＳ層は不均一になる。そのため、ＰＥ−ＴＥＯＳ層の不純物を除去してＰＥ−ＴＥＯＳ層を均一にし、そのＰＥ−ＴＥＯＳ層の上部に形成されるべきＯ3−ＴＥＯＳ層との良好な相互結合力を確保するため、ＮＨ3プラズマ処理（段階６６）工程を進行する。
【００１３】
その後、トレンチを含むシリコン基板の上部面に、Ｏ3−ＴＥＯＳ層およびＰＥ−ＴＥＯＳ層を順次形成し（段階６７）、アニーリング（Annealing；段階６８）工程を経る（段階６８）と、トレンチ隔離（図２の符号２０）の形成が完了される。ここで、アニーリング工程６８は、約１０５０℃で窒素ガス雰囲気下にて約６０分間進行する。
【００１４】
前述のように、トレンチエッチング工程６３を利用したトレンチ隔離の形成方法６０は、次のような問題を有する。
【００１５】
まず第一に、側壁酸化工程６４は、トレンチの内側壁を保護し絶縁層を形成するために進行されるが、トレンチエッチング工程６３中にプラズマがトレンチの内側壁に対して影響を与えるため、トレンチの内側壁と側壁シリコン酸化膜間の結合が不安定になってしまう。
【００１６】
第二に、前記の不安定な結合を有する側壁シリコン酸化膜が成長した部分において、アルゴンを用いた平坦化工程６５ｂ中に再びプラズマにより影響を受けて、より一層不安定になってしまう。
【００１７】
第三に、薄い側壁シリコン酸化膜が形成された後、トレンチを充填するために進行される２回以上の薄膜を形成する過程で、イオンや原子が側壁シリコン酸化膜とトレンチの内側壁の間に拡散されて過飽和状態になる、又は、アニーリング工程６８における熱収縮により起因し側壁シリコン酸化膜とトレンチの内側壁間の剥離等の不良が生じてしまう。
【００１８】
即ち、従来技術によるトレンチ隔離の形成方法によると、トレンチの内側壁と側壁シリコン酸化膜との境界面が脆弱になる等の不良が生じてしまう。このような不良は、ディスロケーション（dislocation）又はウェルリーキッジポイント（well leakage point）に作用し、半導体チップにおける正常的な駆動を不可能にしてしまう。
【００１９】
一方、図２に示したように、シリコン基板１０に形成されたトレンチ１３の断面構造を検査するため垂直走査形電子顕微鏡（Vertical-Scanning Electro Microscope；Ｖ−ＳＥＭ）で写した写真を見ると、シリコン基板１０と側壁シリコン酸化膜１２ａとの間に隙間(Void)１５が形成されることを確認することができた。前記隙間１５は、トレンチ１３の断面を化学的に処理する際、シリコン基板１０と側壁シリコン酸化膜１２ａとの境界面に形成された物質がエッチングされることにより、形成されるものと把握される。即ち、トレンチ１３の内側壁と側壁シリコン酸化膜１２ａとの間に隙間１５が存在するということは、側壁シリコン酸化膜１２ａ及びシリコンと比較してエッチング率の高い不純物が存在する、又はトレンチ１３の内側壁と側壁シリコン酸化膜１２ａ間で剥離が生じるからであると把握される。
【００２０】
なお、図２は、図１に示した形成方法により形成されたトレンチ隔離の断面図であり、シリコン基板１０上部のシリコン酸化膜１２、シリコン窒化膜１４、ハードマスク１６及びトレンチ１３が絶縁物質１７で覆われている状態を概略的に示しているものである。ここで、絶縁物質は、ＰＥ−ＴＥＯＳ層１７ｃ、Ｏ3−ＴＥＯＳ層１７ｂ及びＰＥ−ＴＥＯＳ層１７ａを含む。
【００２１】
【発明が解決しようとする課題】
そこで、本発明の目的は、トレンチの内側壁と側壁シリコン酸化膜とにおけるボンディング力を強化するための工程段階を有するトレンチ隔離の形成方法を提供することにある。
【００２２】
【課題を解決するための手段】
本発明は、前記目的を達するため、シリコン基板上にトレンチ隔離を形成する方法である。その過程を説明すると、まず、シリコン基板上部に、シリコン酸化膜，シリコン窒化膜，ハードマスクを順次形成する。そして、シリコン基板の上部面の一部が露出されるように、シリコン窒化膜およびハードマスクをエッチングし、露出されたシリコン基板をエッチングしてトレンチを形成する。トレンチの内側壁には、１次側壁酸化工程により側壁シリコン酸化膜を形成する。シリコン基板およびトレンチの内側壁上にはＰＥ−ＴＥＯＳ層を形成する。その後、側壁シリコン酸化膜を安定化するため、２次側壁酸化工程を進行する。そして、トレンチの内部をＯ3−ＴＥＯＳ層で充填し、Ｏ3−ＴＥＯＳ層の上部にＰＥ−ＴＥＯＳ層を形成する。また、シリコン基板の上部をアニーリングすることを特徴とするトレンチ隔離の形成方法が提供される。特に、本発明による酸化工程は、熱酸化（Thermal Oxidation）工程であり、Ｏ2ガス、Ｏ2とＨＣｌの混合ガス、またはＨ2とＯ2の反応ガスのような酸化剤を用いて６００℃〜１２００℃で進行される。
【００２３】
さらに、本発明によるトレンチ隔離の形成方法において、２次側壁酸化工程の代わりとして、アニーリング工程を行うことを特徴とする。アニーリング工程は、６００℃〜１２００℃の窒素ガス雰囲気下で約６０分間進行される。
【００２４】
なお、側壁シリコン酸化膜を安定させるために進行される２次側壁酸化工程およびアニーリング工程を順次的に進行することができるが、好ましくは２次側壁酸化工程の後にアニーリング工程を進行する。
【００２５】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態を詳細に説明する。
【００２６】
図３は、本発明の実施の形態におけるトレンチ隔離の形成方法を示す工程図であり、図４〜図１２は、本発明の実施の形態におけるトレンチ隔離の形成方法による各工程段階を示す断面図である。
【００２７】
図３に示すように、本発明の実施の形態におけるトレンチ隔離の形成方法５０は、シリコン基板上に酸化膜，窒化膜，ハードマスクを形成する工程（段階５１）と、ホトエッチングする工程（段階５２）と、トレンチをエッチングする工程（段階５３）と、１次側壁酸化を進行する工程（段階５４）と、ＰＥ−ＴＥＯＳ層を形成しＰＥ−ＴＥＯＳ層を平坦化する工程（段階５５）と、２次側壁酸化またはアニーリングを進行する工程（段階５６）と、ＰＥ−ＴＥＯＳ層をＮＨ3プラズマ処理する工程（段階５７）と、Ｏ3−ＴＥＯＳ層およびＰＥ−ＴＥＯＳ層を順次形成する工程（段階５８）と、アニーリング工程（段階５９）とを含む。
【００２８】
図３のトレンチ隔離の形成方法５０における各々の工程段階を、図４〜図１２に図示されたシリコン基板の断面図に基づいてそれぞれ説明する。
【００２９】
（Ａ） 図３及び図４に基づいて、シリコン基板３０上に酸化膜３２，窒化膜３４，ハードマスク３６を形成する工程段階５１を説明する。
【００３０】
まず、シリコン基板３０を備え、その上部面に、シリコン酸化膜３２，シリコン窒化膜３４，ハードマスク３６を順次形成する。ここで、シリコン酸化膜３２とシリコン窒化膜３４は、化学的気相蒸着（Chemical Vapor Deposition；ＣＶＤ)工程により形成される。そして、ハードマスク３６は、高温酸化により成長したシリコン酸化膜であり、シリコン基板３０における反応性イオンエッチングが進行する間、エッチングマスクの役割を果たす。
【００３１】
（Ｂ） 図３及び図５〜図７に基づいて、ホトエッチングする工程段階５２を説明する。ホトエッチング工程５２は、トレンチ（図８の符号３３）に形成されるべき部分のハードマスク３６，シリコン窒化膜３４，シリコン酸化膜３２を除去し、シリコン基板３０の上部面が露出されるようにする工程である。
【００３２】
図５において、シリコン基板３０のハードマスク３６上に、マスクパターンを形成するためにホトレジスト３１が塗布され、トレンチに形成されるべき部分のホトレジスト３１を現像して、ハードマスク３６の上部面が露出された溝３１ａを形成する。
【００３３】
図６において、ホトレジスト３１をマスクとして、ホトレジストの溝３１ａを介してハードマスク３６，シリコン窒化膜３４，シリコン酸化膜３２を順次に乾式エッチングすることにより、シリコン基板３０の上部面を露出させる。図中の符号３９は、シリコン基板３０の上部面が露出された溝を示すものである。
【００３４】
図７において、シリコン基板３０の上部面に至るまでエッチングした後、ホトレジスト（図６の符号３１）を除去するアッシング／ストリップ工程が進行される。
【００３５】
（Ｃ） 図３及び図８に基づいてトレンチエッチング工程段階５３を説明する。トレンチエッチング工程５３は、ホトエッチング工程５２を経た後、シリコン基板３０上にトレンチ３３を形成するために進行されるエッチング工程である。即ち、ホトレジストを除去するアッシング／ストリップ工程を経た後、ハードマスク３６とシリコン窒化膜３４とをマスクとして、露出されたシリコン基板３０を乾式エッチングすることにより、トレンチ３３を形成する。シリコン基板３０における乾式エッチング方法としては、主に反応性イオンエッチング方法が採られ、物理的エッチング比率が化学的エッチング比率より高い。本発明の実施の形態により形成されるトレンチの深さは、約０．８μｍである。
【００３６】
（Ｄ） 図３及び図９に基づいて、１次側壁酸化工程段階５４を説明すると、１次側壁酸化工程５４は、トレンチ３３の内側壁に絶縁層の側壁シリコン酸化膜３２ａを成長させる工程である。１次側壁酸化工程５４は、熱酸化工程により６００℃〜１２００℃の温度で、Ｏ2，Ｈ2Ｏ，またはＨＣｌ等の酸化剤を用いた酸化方法により、シリコン基板３０と接する境界面に対して側壁シリコン酸化膜３２ａを成長させる。より詳しく説明すると、熱酸化工程は、６００℃〜１２００℃の反応室にシリコン基板３０を入れた状態で、Ｏ2ガス，Ｏ2とＨＣｌとの混合ガス，またはＨ2とＯ2との反応ガスを吹き込み、側壁シリコン酸化膜３２ａを成長させる。その際、側壁シリコン酸化膜３２ａの形成状況において、酸化剤が拡散や内部への運動により側壁シリコン酸化膜３２ａとシリコン基板３０との境界面に移動して、酸化が起こる。ここで、側壁シリコン酸化膜３２ａの４５％は、シリコン基板３０を蚕食(侵食)させた部分であり、前記数値は、シリコンと側壁シリコン酸化膜との密度差から得られた結果である。当然、側壁シリコン酸化膜３２ａは、シリコン基板に形成されたトレンチ３３の内側壁に形成され、シリコン基板３０上部面のシリコン酸化膜３２に連結される。
【００３７】
このように、側壁シリコン酸化膜３２ａがトレンチ３３の内側壁に形成された後、トレンチ３３の内部を複数の絶縁物質（図１２の符号３７）で充填する工程が進行される。
【００３８】
（Ｅ） 図３と、図１０及び図１１に基づいて、ＰＥ−ＴＥＯＳ層を形成する工程段階５５を説明すると、ＰＥ−ＴＥＯＳ層３７ａを蒸着する工程５５ａ(後述するＥ１)と、ＰＥ−ＴＥＯＳ層３７ａを平坦化する工程５５ｂ(後述するＥ２)とを含む。
【００３９】
（Ｅ１） 図３及び図１０において、トレンチ３３の内側壁に側壁シリコン酸化膜３２ａが形成された後、側壁シリコン酸化膜３２ａの上部面を含むシリコン基板３０上に、ＰＥ−ＴＥＯＳ層３７ａを蒸着する工程５５ａが進行される。ここで、ＰＥ−ＴＥＯＳ層３７ａは、常圧化学的気相蒸着（Atmospheric ＣＶＤ）工程により形成される。
【００４０】
（Ｅ２） 図３及び図１１において、トレンチ３３の入口(開口部付近)に近接するＰＥ−ＴＥＯＳ層３７ａをエッチングして、トレンチ３３の入口を広く形成する平坦化工程５５ｂが進行される。ここで、平坦化工程５５ｂとしては、アルゴンを用いたエッチ−バック工程が進行される。なお、図中の符号３８は、トレンチ３３の入口周囲に位置するＰＥ−ＴＥＯＳ層３７ａがエッチ−バックされた状態を示す。
【００４１】
（Ｆ） 次の工程として、従来はＮＨ3プラズマ処理工程段階が進行されたが、本発明の実施の形態では、側壁シリコン酸化膜とトレンチの内側壁との結合を安定化するための２次側壁酸化またはアニ−リング工程段階５６が進行される。
【００４２】
即ち、アルゴンを用いたエッチ−バック工程のような平坦化工程５５ｂを進行する際、プラズマの影響により側壁シリコン酸化膜３２ａとトレンチ３３の内側壁間との結合が不安定になる。従って、本発明の実施の形態においては、側壁シリコン酸化膜３２ａとトレンチ３３の内側壁間との結合を安定化させるため、２次側壁酸化またはアニーリング工程５６を進行する。ここで、２次側壁酸化工程では、前述の１次側壁酸化工程５４と同一工程条件の熱酸化工程が進行され、アニーリング工程では、６００℃〜１２００℃の窒素ガス雰囲気下で約６０分間進行される。
【００４３】
なお、２次側壁酸化工程とアニーリング工程のいずれかを選択的に進行することができ、両方を進行することもできる。そして、両方を進行する場合においては、第２側壁酸化工程を進行した後、アニーリング工程を進行することが好ましい。
【００４４】
次に、ＮＨ3プラズマ処理の工程段階５７が進行される。即ち、ＰＥ−ＴＥＯＳ層３７ａは、アルゴンを利用した平坦化工程５５ｂが進行される際、プラズマの影響により、不純物が蒸着されて不均一になる。そこで、トレンチ３３を含むシリコン基板３０上のＰＥ−ＴＥＯＳ層３７ａに蒸着された不純物を除去してＰＥ−ＴＥＯＳ層３７ａを均一にし、且つＰＥ−ＴＥＯＳ層３７ａ上に形成されるべきＯ3−ＴＥＯＳ層（図１２の符号３７ｂ）との良好な相互結合力を確保するため、ＮＨ3プラズマ処理工程５７を進行する。
【００４５】
一方、ＮＨ3プラズマ処理工程５７が完了した後、ハードマスク３６及び側壁シリコン酸化膜３２ａ上に蒸着されたＰＥ−ＴＥＯＳ層３７ａは、１０００Å〜５０００Åの厚さを有する。
【００４６】
（Ｇ） 図１２に基づいて、トレンチ３３の内部を充填するためにＯ3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃを形成する工程段階５８を説明する。シリコン基板３０上に形成されたＰＥ−ＴＥＯＳ層３７ａの上部に、Ｏ3−ＴＥＯＳ層３７ｂを蒸着することにより、トレンチ３３をＯ3−ＴＥＯＳ層３７ｂで充填する。続いて、Ｏ3−ＴＥＯＳ層３７ｂの上部にＰＥ−ＴＥＯＳ層３７ｃを蒸着する。ここで、Ｏ3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃを形成する工程５８は、常圧化学的気相蒸着工程により行われる。そして、Ｏ3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃは、ＰＥ−ＴＥＯＳ層３７ｃの上部に、各々３０００Å〜７０００Åの厚さで形成される。
【００４７】
（Ｈ） 最後に、アニーリング工程段階５９を進行して、トレンチ隔離４０の形成工程を完了する。ここで、アニーリング工程５９は、約１０５０℃の窒素ガス雰囲気下で約６０分間進行される。
【００４８】
このようなトレンチ隔離４０を形成した後、半導体の製造における必要な他の工程を進行する。
【００４９】
なお、図１２は、シリコン基板３０に形成されたトレンチ３３の断面構造を検査するためにＶ−ＳＥＭで写したものを概略的に示した図であり、トレンチ３３の内側壁と側壁シリコン酸化膜３２ａの間に、図２のような隙間が形成されていないことを確認することができる。そして、図１２は、シリコン基板３０上部のシリコン酸化膜３２、シリコン窒化膜３４、ハードマスク３６及びトレンチ３３が、ＰＥ−ＴＥＯＳ層３７ａ、Ｏ3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃのような絶縁物質３７で充填されていることを示す。
【００５０】
【発明の効果】
以上説明したように、本発明は、１次側壁酸化工程により側壁シリコン酸化膜が形成された後、ＰＥ−ＴＥＯＳ層の平坦化工程により誘発されるトレンチの内側壁と側壁シリコン酸化膜との不安定な結合を強化するために、ＰＥ−ＴＥＯＳ層上に２次側壁酸化工程またはアニーリング工程を進行する。従って、従来のトレンチ内側壁とシリコン酸化膜間における剥離等の不良を抑制することができる。
【図面の簡単な説明】
【図１】従来技術によるトレンチ隔離の形成方法を示す工程図。
【図２】図１の形成方法により形成されたトレンチ隔離の断面図(Ｖ−ＳＥＭで写した写真を概略的に示す図)。
【図３】本発明の実施の形態におけるトレンチ隔離の形成方法を示す工程図。
【図４】図３のトレンチ隔離の形成方法による工程段階(段階５１)を示す断面図。
【図５】図３のトレンチ隔離の形成方法による工程段階(段階５２；その１)を示す断面図。
【図６】図３のトレンチ隔離の形成方法による工程段階(段階５２；その２)を示す断面図。
【図７】図３のトレンチ隔離の形成方法による工程段階(段階５２；その３)を示す断面図。
【図８】図３のトレンチ隔離の形成方法による工程段階(段階５３)を示す断面図。
【図９】図３のトレンチ隔離の形成方法による工程段階(段階５４)を示す断面図。
【図１０】図３のトレンチ隔離の形成方法による工程段階(段階５５ａ)を示す断面図。
【図１１】図３のトレンチ隔離の形成方法による工程段階(段階５５ｂ)を示す断面図。
【図１２】図３のトレンチ隔離の形成方法による工程段階(段階５８)を示す断面図。
【符号の説明】
３０…シリコン基板
３１…ホトレジスト
３２，３２ａ…シリコン酸化膜
３３…トレンチ
３４…シリコン窒化膜
３６…ハードマスク
３７…絶縁物質
３７ａ，３７ｃ…ＰＥ−ＴＥＯＳ層
３７ｂ…Ｏ3−ＴＥＯＳ層
４０…トレンチ隔離
Claims (28)
- シリコン基板上にトレンチ隔離を形成する方法であり、
（ａ）前記シリコン基板の上部にシリコン酸化膜、シリコン窒化膜、及びハードマスクを順次形成する段階と、
（ｂ）前記シリコン基板の上部面の一部が露出されるように、前記シリコン酸化膜、シリコン窒化膜、及びハードマスクをホトエッチングする段階と、
（ｃ）前記露出されたシリコン基板をエッチングしてトレンチを形成する段階と、
（ｄ）前記トレンチの内側壁に、１次側壁酸化工程により側壁シリコン酸化膜を形成する段階と、
（ｅ）前記シリコン基板およびトレンチの内側壁上にＰＥ−ＴＥＯＳ層を形成する段階と、
（ｆ）前記側壁シリコン酸化膜を安定化させるため、２次側壁酸化工程を進行する段階と、
（ｇ）前記トレンチの内部をＯ3−ＴＥＯＳ層で充填し、前記Ｏ3−ＴＥＯＳ層の上部にＰＥ−ＴＥＯＳ層を形成する段階と、
（ｈ）前記シリコン基板の上部をアニーリングする段階とを含むことを特徴とするトレンチ隔離の形成方法。 - 前記１次側壁酸化工程および２次側壁酸化工程は、熱酸化工程であることを特徴とする請求項１に記載のトレンチ隔離の形成方法。
- 前記熱酸化工程は、６００℃〜１２００℃の温度で進行されることを特徴とする請求項２に記載のトレンチ隔離の形成方法。
- 前記熱酸化工程は、Ｏ2ガス、Ｏ2とＨＣｌとの混合ガス、またはＨ2とＯ2との反応ガスのような酸化剤を用いることを特徴とする請求項２または請求項３に記載のトレンチ隔離の形成方法。
- 前記（ｆ）段階以後、前記側壁シリコン酸化膜を安定化させるために、アニーリング段階をさらに含むことを特徴とする請求項１に記載のトレンチ隔離の形成方法。
- 前記アニーリング段階は、６００℃〜１２００℃の窒素ガス雰囲気下で約６０分間進行されることを特徴とする請求項５に記載のトレンチ隔離の形成方法。
- 前記トレンチを形成する段階（ｃ）は、反応性イオンエッチング段階であることを特徴とする請求項１に記載のトレンチ隔離の形成方法。
- 前記（ｃ）段階において、前記トレンチは少なくとも０．５μｍ以上の深さを有することを特徴とする請求項１または請求項７に記載のトレンチ隔離の形成方法。
- 前記ＰＥ−ＴＥＯＳ層を形成する段階（ｅ）は、
（ｅ１）前記シリコン基板およびトレンチの内側壁上に、ＰＥ−ＴＥＯＳ層を蒸着する段階と、
（ｅ２）前記トレンチの入口を広げるため、前記トレンチの入口に近接するＰＥ−ＴＥＯＳ層を平坦化する段階とを含むことを特徴とする請求項１に記載のトレンチ隔離の形成方法。 - 前記ＰＥ−ＴＥＯＳ層を蒸着する段階（ｅ１）は、常圧化学的気相蒸着段階であることを特徴とする請求項９に記載のトレンチ隔離の形成方法。
- 前記ＰＥ−ＴＥＯＳ層を平坦化する段階（ｅ２）は、アルゴンエッチ−バック工程段階であることを特徴とする請求項９に記載のトレンチ隔離の形成方法。
- 前記アルゴンエッチ−バック工程により、前記ＰＥ−ＴＥＯＳ層の表面に形成された不純物を除去して、前記（ｇ）段階で形成されるＯ3−ＴＥＯＳ層との良好な相互結合力を維持するため、前記ＰＥ−ＴＥＯＳ層の表面をＮＨ3プラズマ処理する段階をさらに含むことを特徴とする請求項１１に記載のトレンチ隔離の形成方法。
- 前記Ｏ3−ＴＥＯＳ層およびＰＥ−ＴＥＯＳ層を形成する段階（ｇ）は、常圧化学的気相蒸着段階であることを特徴とする請求項１に記載のトレンチ隔離の形成方法。
- 前記アニーリング段階（ｈ）は、約１０５０℃の窒素ガス雰囲気下で約６０分間進行されることを特徴とする請求項１に記載のトレンチ隔離の形成方法。
- シリコン基板上にトレンチ隔離を形成する方法であり、
（ａ）前記シリコン基板の上部にシリコン酸化膜、シリコン窒化膜、及びハードマスクを順次形成する段階と、
（ｂ）前記シリコン基板の上部面の一部が露出されるように、前記シリコン酸化膜、シリコン窒化膜、及びハードマスクをホトエッチングする段階と、
（ｃ）前記露出されたシリコン基板をエッチングしてトレンチを形成する段階と、
（ｄ）前記トレンチの内側壁に、１次側壁酸化工程により側壁シリコン酸化膜を形成する段階と、
（ｅ）前記シリコン基板およびトレンチの内側壁上にＰＥ−ＴＥＯＳ層を形成する段階と、
（ｆ）前記側壁シリコン酸化膜を安定化させるため、アニーリングする段階と、
（ｇ）前記トレンチの内部をＯ3−ＴＥＯＳ層で充填し、前記Ｏ3−ＴＥＯＳ層の上部にＰＥ−ＴＥＯＳ層を形成する段階と、
（ｈ）前記シリコン基板の上部をアニーリングする段階とを含むことを特徴とするトレンチ隔離の形成方法。 - 前記アニーリング段階（ｆ）は、６００℃〜１２００℃の窒素ガス雰囲気下で進行されることを特徴とする請求項１５に記載のトレンチ隔離の形成方法。
- 前記（ｆ）段階以後、前記側壁シリコン酸化膜を安定化させるために、２次側壁酸化段階をさらに含むことを特徴とする請求項１５に記載のトレンチ隔離の形成方法。
- 前記酸化工程は、熱酸化工程であることを特徴とする請求項１５または請求項１７に記載のトレンチ隔離の形成方法。
- 前記熱酸化工程は、６００℃〜１２００℃の温度で進行されることを特徴とする請求項１８に記載のトレンチ隔離の形成方法。
- 前記熱酸化工程は、Ｏ2ガス、Ｏ2とＨＣｌとの混合ガス、またはＨ2とＯ2との反応ガスのような酸化剤を用いることを特徴とする請求項１９に記載のトレンチ隔離の形成方法。
- 前記トレンチを形成する段階（ｃ）は、反応性イオンエッチング段階であることを特徴とする請求項１５に記載のトレンチ隔離の形成方法。
- 前記（ｃ）段階において、前記トレンチは少なくとも０．５μｍ以上の深さを有することを特徴とする請求項１５または請求項２１に記載のトレンチ隔離の形成方法。
- 前記ＰＥ−ＴＥＯＳ層を形成する段階（ｅ）は、
（ｅ１）前記シリコン基板およびトレンチの内側壁上に、ＰＥ−ＴＥＯＳ層を蒸着する段階と、
（ｅ２）前記トレンチの入口を広げるため、前記トレンチの入口に近接するＰＥ−ＴＥＯＳ層を平坦化する段階とを含むことを特徴とする請求項１５に記載のトレンチ隔離の形成方法。 - 前記ＰＥ−ＴＥＯＳ層を蒸着する段階（ｅ１）は、常圧化学的気相蒸着段階であることを特徴とする請求項２３に記載のトレンチ隔離の形成方法。
- 前記ＰＥ−ＴＥＯＳ層を平坦化する段階（ｅ２）は、アルゴンエッチ−バック工程段階であることを特徴とする請求項２３に記載のトレンチ隔離の形成方法。
- 前記アルゴンエッチ−バック工程により、前記ＰＥ−ＴＥＯＳ層の表面に形成された不純物を除去して、前記（ｇ）段階で形成されるＯ3−ＴＥＯＳ層との良好な相互結合力を維持するために、前記ＰＥ−ＴＥＯＳ層の表面をＮＨ3プラズマ処理する段階をさらに含むことを特徴とする請求項２５に記載にトレンチ隔離の形成方法。
- 前記Ｏ3−ＴＥＯＳ層およびＰＥ−ＴＥＯＳ層を形成する段階（ｇ）は、常圧化学的気相蒸着段階であることを特徴とする請求項１５に記載のトレンチ隔離の形成方法。
- 前記アニーリング段階（ｈ）は、約１０５０℃の窒素ガス雰囲気下で約６０分間進行されることを特徴とする請求項１５に記載のトレンチ隔離の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000192A KR100248888B1 (ko) | 1998-01-07 | 1998-01-07 | 트랜치 격리의 형성 방법 |
| KR98-192 | 1998-01-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204633A JPH11204633A (ja) | 1999-07-30 |
| JP3880207B2 true JP3880207B2 (ja) | 2007-02-14 |
Family
ID=19531070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20453798A Expired - Fee Related JP3880207B2 (ja) | 1998-01-07 | 1998-07-21 | トレンチ隔離の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6074930A (ja) |
| JP (1) | JP3880207B2 (ja) |
| KR (1) | KR100248888B1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3691963B2 (ja) | 1998-05-28 | 2005-09-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| GB9915589D0 (en) * | 1999-07-02 | 1999-09-01 | Smithkline Beecham Plc | Novel compounds |
| KR100327604B1 (ko) * | 1999-09-22 | 2002-03-07 | 윤종용 | 트렌치 격리영역 형성방법 |
| KR100355608B1 (ko) * | 1999-12-30 | 2002-10-12 | 주식회사 하이닉스반도체 | 반도체장치의 소자분리막 형성방법 |
| KR100363699B1 (ko) * | 1999-12-31 | 2002-12-05 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
| US6867143B1 (en) * | 2000-06-22 | 2005-03-15 | International Business Machines Corporation | Method for etching a semiconductor substrate using germanium hard mask |
| KR100418475B1 (ko) * | 2001-11-28 | 2004-02-11 | 동부전자 주식회사 | 반도체소자의 샐로우 트렌치 아이솔레이션 방법 |
| DE10163346A1 (de) | 2001-12-21 | 2003-07-10 | Infineon Technologies Ag | Resistloses Lithographieverfahren zur Herstellung feiner Strukturen |
| US7238588B2 (en) * | 2003-01-14 | 2007-07-03 | Advanced Micro Devices, Inc. | Silicon buffered shallow trench isolation |
| US7648886B2 (en) * | 2003-01-14 | 2010-01-19 | Globalfoundries Inc. | Shallow trench isolation process |
| US6962857B1 (en) | 2003-02-05 | 2005-11-08 | Advanced Micro Devices, Inc. | Shallow trench isolation process using oxide deposition and anneal |
| US6673696B1 (en) * | 2003-01-14 | 2004-01-06 | Advanced Micro Devices, Inc. | Post trench fill oxidation process for strained silicon processes |
| US7422961B2 (en) * | 2003-03-14 | 2008-09-09 | Advanced Micro Devices, Inc. | Method of forming isolation regions for integrated circuits |
| US6921709B1 (en) | 2003-07-15 | 2005-07-26 | Advanced Micro Devices, Inc. | Front side seal to prevent germanium outgassing |
| US7462549B2 (en) * | 2004-01-12 | 2008-12-09 | Advanced Micro Devices, Inc. | Shallow trench isolation process and structure with minimized strained silicon consumption |
| US7132054B1 (en) * | 2004-09-08 | 2006-11-07 | Sandia Corporation | Method to fabricate hollow microneedle arrays |
| US20060234467A1 (en) * | 2005-04-15 | 2006-10-19 | Van Gompel Toni D | Method of forming trench isolation in a semiconductor device |
| US20090085169A1 (en) * | 2007-09-28 | 2009-04-02 | Willy Rachmady | Method of achieving atomically smooth sidewalls in deep trenches, and high aspect ratio silicon structure containing atomically smooth sidewalls |
| CN103137540B (zh) * | 2011-11-29 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | Rfldmos的厚隔离介质层结构的制造方法 |
| CN102522363A (zh) * | 2011-12-22 | 2012-06-27 | 上海华虹Nec电子有限公司 | 深槽隔离结构的制造方法 |
| KR101917392B1 (ko) * | 2012-04-19 | 2018-11-09 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| CN103035514B (zh) * | 2012-05-16 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Rfldmos中形成厚氧化硅隔离层的制造方法 |
| US9437472B2 (en) * | 2014-02-27 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor line feature and manufacturing method thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| US5679599A (en) * | 1995-06-22 | 1997-10-21 | Advanced Micro Devices, Inc. | Isolation using self-aligned trench formation and conventional LOCOS |
| KR100195208B1 (ko) * | 1996-04-15 | 1999-06-15 | 윤종용 | 반도체 장치의 소자분리막 형성 방법 |
| US5702977A (en) * | 1997-03-03 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation method employing self-aligned and planarized trench fill dielectric layer |
| US5869384A (en) * | 1997-03-17 | 1999-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench filling method employing silicon liner layer and gap filling silicon oxide trench fill layer |
| US5726090A (en) * | 1997-05-01 | 1998-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gap-filling of O3 -TEOS for shallow trench isolation |
-
1998
- 1998-01-07 KR KR1019980000192A patent/KR100248888B1/ko not_active IP Right Cessation
- 1998-07-21 JP JP20453798A patent/JP3880207B2/ja not_active Expired - Fee Related
- 1998-09-17 US US09/154,782 patent/US6074930A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990065087A (ko) | 1999-08-05 |
| KR100248888B1 (ko) | 2000-03-15 |
| JPH11204633A (ja) | 1999-07-30 |
| US6074930A (en) | 2000-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880207B2 (ja) | トレンチ隔離の形成方法 | |
| US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| US5661049A (en) | Stress relaxation in dielectric before metallization | |
| US7902628B2 (en) | Semiconductor device with trench isolation structure | |
| JPS6340337A (ja) | 集積回路分離法 | |
| KR20010058498A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US6544861B2 (en) | Method for forming isolation trench | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP3283047B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| TWI305017B (en) | Semiconductor devices and methods for fabricating gate spacers | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100353821B1 (ko) | 트렌치 소자분리 공정을 이용한 반도체 소자 제조방법 | |
| KR100895824B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100546752B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JPS58190040A (ja) | 半導体装置の製造方法 | |
| KR20000039029A (ko) | 이중 라이너를 구비한 트렌치 격리 형성 방법 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| US6268271B1 (en) | Method for forming buried layer inside a semiconductor device | |
| JP2007142156A (ja) | 半導体装置およびその製造方法 | |
| KR19990038360A (ko) | 트랜치 격리 형성 방법 | |
| JPH01274448A (ja) | 素子分離領域の形成方法 | |
| KR20000075301A (ko) | 반도체 소자의 트렌치형 소자 분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |