JPS63255914A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、埋込拡散層を有するバイポーラ型半導体集積
回路の製造方法に関するものである。

（従来の技術） 従来、このような分野の技術としては、例えば第２図（
１）〜（３）のようなものがあった。以下、その構成を
説明する。

第２図（１）〜（３）は従来のバイポーラ型半導体集積
回路の製造方法例を示す工程図である。

第２図（１）の工程において、シリコンのＰ型半導体基
板１に熱酸化法で厚さ１〜１゜５μｍ程度の二酸化珪素
５ＨＯ２からなる酸化膜２を形成し、次いで埋込拡散用
の窓３を通常のホトリソ技術で形成する。ここで、酸化
膜２は不純物の埋込拡散のマスクとして使用するもので
、埋込拡散中に不純物が半導体基板１に到達しないよう
に厚く形成する必要がある。

第２図（２）の工程において、特開昭５５−１２１６３
４号公報に記載された気相拡散法や、シリカフィルム法
等により、Ｎ型不純物を含む拡散源４の不純物を酸化膜
２の窓３を通して半導体基板１中に拡散し、埋込拡散層
５を形成する。バイポーラ型の埋込拡散では、次工程の
エピタキシャル成長や素子領域の分離形成時における不
純物のオートドープや上方拡散をおさえるために、拡散
源４中のＮ型不純物として拡散係数の小さいヒ素Ａｓや
アンチモンｓｂが用いられている。また、埋込拡散層５
は、ＮＰＮ　トランジスタやＰＮＰ　）ランジスタ等の
バイポーラ型半導体素子を形成する上で、例えばＮＰＮ
　）ランジスタのコレクタシリーズ抵抗を小さくしたり
、あるいはラテラルＰＮＰ　トランジスタや抵抗等が寄
生的動作をするのを防ぐために不可欠なものであり、シ
ート抵抗１５〜３０Ω／口、拡散深さ３〜１０μｍ程度
に形成される。

このようにして埋込拡散層５が形成されると、半導体基
板１上の酸化膜２及び拡散源４を除去した後、第２図（
３）に示すように、エピタキシャル層６を形成し、その
エピタキシャル層６中に素子領域分離用のＰ　型分離拡
散層７を選択的に形成する。次いで、エピタキシャル層
６上に選択的に酸化膜８を形成した後、そのエピタキシ
ャル層６に例えば、ベース層９、エミツタ層１０、及び
コレクタ層の電極取出し用拡散層１１等を形成すれば、
バイポーラ型ＮＰＮ　）−ランジスタが得られる。

（発明が解決しようとする問題点） しかしながら、上記の製造方法では、次のように問題点
があった。

第２図（２）の工程において、酸化膜２上に拡散源４が
形成されると、その拡散源４中の不純物であるＡＳやｓ
ｂによって酸化膜２上にローゼット（ばら状）と呼ばれ
る礼状の欠陥層が生ずることが一般的に良く知られてい
る。これは、酸化膜２上のパーティクル（微粒子）等が
核となり、不純物のＡｓやｓｂと酸化膜２である５ｉ０
２との相互作用で、拡散処理中に５ＨＯ２が結晶化する
ものと説明されている。

このようなローゼット欠陥が発生ずると、この欠陥を通
して不純物であるＡｓやｓｂが半導体基板１の不必要な
部分に拡散され、それが炉型拡散層を形成する結果、素
子の電気的不良を引き起こす。

例えば、バイポーラ型半導体集積回路において、Ｐ　型
分離拡散層７が形成される領域にこのローゼット欠陥層
が発生すると、欠陥を通して拡散されたＮ　型拡散層と
、エピタキシャル層６の成長後に拡散されるＰ＋型分離
拡散層７とが接触することにより、ＰＮ　　接合が形成
されて素子間分離耐圧の劣化が生じる。

本発明は前記従来技術が持っていた問題点として、ロー
ゼット欠陥発生によって素子の耐圧不良等の電気的不良
が引き起こされ、それによって半導体集積回路の信頼性
や歩留りの低下が生じる点について解決した半導体集積
回路の製造方法を提供するものである。

（問題点を解決するための手段） 本発明は前記問題点を解決するために、埋込拡散層を有
するバイポーラ型半導体集積回路の製造方法において、
半導体基板上に酸化膜を被着しその酸化膜に埋込拡散用
の窓を形成する工程と、前記酸化膜及び窓上に拡散不純
物を含む拡散源層を形成しその拡散源層上に保護層を被
着する工程と、埋込拡散用の窓の領域以外の保護層及び
拡散源層を選択的にエツチング除去する工程と、埋込拡
散処理により前記半導体基板中に埋込拡散層を形成する
工程とを、順次施すようにしたものである。

（作用） 本発明によれば、以上のように半導体集積回路の製造方
法を構成しなので、埋込拡散用窓の領域上に拡散源層と
さらにその上に保護層とを選択的に形成することにより
、酸化膜上におけるＡｓ９Ｓｂ等の不純物が残らなくな
り、それによってローゼットと称する酸化膜欠陥の発生
の防止が図れる。

従って前記問題点を除去できるのである。

（実施例） 第１図（１）〜（５）は本発明の実施例に係るバイポー
ラ型半導体集積回路の製造方法を示す製造工程図である
。以下、その第１図（１）〜（５）を参照しつつ製造工
程を説明する。

（ａ）第１図（１）の工程 シリコン等からなるＰ型半導体基板２０に、熱酸化法等
で厚さ例えば０．１〜０．３μｍ程度の薄い酸化膜２１
を形成し、次いでホトエツチング等で酸化膜２１に埋込
拡散用の窓２２を形成する。酸化膜２１は半導体基板２
０の表面を不必要に露出させることなく、不純物等によ
る汚染に対して半導体基板表面を保護する目的であるか
ら、薄いもので充分である。

（ｂ）第１図（２）の工程 窓明けされた半導体基板２０上に、ＡＳ’ｔ’Ｓｂ等の
Ｎ型不純物を含むシリカフィルム層からなる拡散源層２
３を塗布等で形成し、さらにその上に化学的気相成長法
（以下、ＣＶＤ法という）でノンドープ（無添加〉の５
Ｈ０２層からなる保護層２４を被着する。拡散源層２３
の膜厚は、含有する不純物濃度や、目的とする埋込拡散
層の条件によって異なるが、例えば２００〜１０００人
程度である。また、保護層２４は、拡散源層２３を選択
エツチングする際にその拡散源層２３の表面を保護する
目的と、埋込拡散中に拡散源層２３から不純物のＡｓや
ｓｂが外方拡散しないようにするためのものであり、従
って例えば５００人程度の膜厚があればよい。

（Ｃ）第１図（３）の工程 ホトエツチング法等により、埋込拡散用の窓２２の領域
以外の保護層２４及び拡散源層２３を選択的に除去した
後、残存する拡散源層２３中のＡｓ’ｅＳｂ等の不純物
を半導体基板２０中に拡散させて埋込拡散層２５を形成
する。

（ｄ）第１図（４）の工程 半導体基板２０上の酸化膜２１、保護層２４及び拡散源
層２３を除去した後、その半導体基板２０上にエピタキ
シャル層２６を成長させ、熱酸化等によってそのエピタ
キシャル層２６上に酸化膜２７を選択的に形成する。次
に、酸化！Ｉ２７をマスクとしてエピタキシャル層２６
中にＰ　型分離拡散層２８を選択的に形成し、素子領域
の分離を完成する。

（ｅ）第１図（５）の工程 エピタキシャル層２６上の酸化膜２７を除去した後、熱
酸化等によって酸化膜２９を選択的に形成し、その酸化
膜２９をマスクとして不純物の選択拡散を繰返してベー
ス層３０、エミツタ層３１、及びコレクタ層の電極取出
用拡散層３２等をエピタキシャル層２６中に形成すると
、バイポーラ型ＮＰＮ　）ランジスタが得られる。ここ
で、コレクタ層は分離拡散層２８で囲まれたエピタキシ
ャル層２６であり、その中に形成された電極取出用拡散
層３２はコレクタ層とのコンタクトのなめにエピタキシ
ャル層２６と同電型の高濃度拡散層である。

本実施例では、次のような利点を有する。

■　半導体基板２０上に薄い酸化膜２１の選択エツチン
グにより、埋込拡散用の窓２２を形成し、次いで拡散源
層２３及び保護層２４を積重ねるように形成し、その後
選択エツチングで窓２２の領域を残して保護層２４及び
拡散源層２３を除去するので、酸化膜２１上にＡｓやｓ
ｂ等の不純物が残らなく、ローゼットと称する酸化膜結
果が発生ずることはない。従って半導体集積回路の信頼
性や歩留を向上できる。

■　第１図（１）の工程において、埋込拡散領域以外を
おおう酸化膜２１は、不純物汚染やオートドーピング等
の悪影響を防止するためのものであるが、その酸化膜２
１の膜厚は薄くてよいため、酸化処理時間が短くて済み
、それによって製造時間の短縮かと低コスト化が図れる
。

■　拡散源層２３上に保護層２４を被着するなめ、Ａｓ
やｓｂ等の不純物が外方拡散（ｏｕｔ　ｄｉｆｆｕｓｉ
ｏｎ）することなく、低いシート抵抗の拡散層２５が容
易に形成できる。

なお、本発明は図示の実施例に限定されず、種々変形が
可能である。その変形例としては、例えば次のようなも
のがある。

（ｉ）　　第１図（２）の工程において、拡散源層２３
として不純物を含むシリカフィルム層を形成したが、そ
れに代えてＣＶ［）法等でＡｓやｓｂ等の不純物を含ん
だ添加酸化物（Ｄｏｐｅｄ　０ｘｉｄｅ）層を形成して
もよい。例えば、ＣＶＤ法で添加酸化物層を形成した場
合、その上にｆ１１層される５ＨＯ２層からなる保護層
２４もＣＶＤ法で連続的に形成でき、それによって製造
効率が良くなる。

＜ｉ＞　　第１図（２）の工程において、ＳｉＯ２層か
らなる保護層２４の形成にＣＶＤ法を用いたが、その理
由はウニ・＝、　）エツチングではシリカフィルム層か
らなる拡散源層２３のエツチングレートか極めて大きく
制御しすらいなめである。しかし、ＰＡ護、ワ２４の形
成をドライエ・ソチングのように精度良く制御できれば
、塗布法等によってノンドープのシリカフィルム層等を
被着して保護層２４を形成してもよい。

＜ｉ；＞　　第１図ではバイポーラ型ＮＰＮ　）ランジ
スタの製造例を示したが、ＰＮＰ　）ランジスタ等の他
のバイポーラ型半専体集積回路の製造法にも適用できる
。

（発明の効果） 以上詳細に説明したように、不発明によれば、半導体基
板上に酸化膜の選択エツチングにより埋込拡散用の窓を
形成し、次いでＡｓやｓｂ等の不純物を含む拡散源装置
、さらにその上に保護層を形成し、その後選択エツチン
グにより埋込拡散用の窓の領域を残して拡散源層及び保
谷層を除去するので、酸化股上にＡｓやｓｂ等の不純物
が残らず、電気的不良の原因となるローゼットと称する
酸化膜欠陥の発生を防止できる。従って半導体集積回路
の信頼性や歩留を向上でき、簡単にして安定した製造方
法が実現可能となる。

【図面の簡単な説明】

第１図（１）〜（５）は本発明の実施例に係る半導体集
積回路の製造方法を説明する製造工程図、第２図（１）
〜（３）は従来の半導体集積回路の製造方法を説明する
製造工程図である。 ２０・・・・・・半導体基板、２１．２７．２９・・・
・・・酸化膜、２２・・・・・・埋込拡散用窓、２３・
・・・・・拡散源層、２４・・・・・・保護層、２５・
・・・・・埋込拡散層、２６・・・・・・エピタキシャ
ル層、２８・・・・・・分離拡散層、３０・・・・・・
ベース層、３１・・・・・・エミツタ層、３２・・・・
・・コレクタ層。 出願人代理人　　柿　　本　　恭　　成本発明の製造方
法 第１図 第１図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に酸化膜を被着しその酸化膜に埋込拡
   散用の窓を形成する工程と、 前記酸化膜及び窓上に拡散不純物を含む拡散源層を形成
   しその拡散源層上に保護層を被着する工程と、 埋込拡散用の窓の領域以外の保護層及び拡散源層を選択
   的にエッチング除去する工程と、埋込拡散処理により前
   記半導体基板中に埋込拡散層を形成する工程とを、 順次施したことを特徴とする半導体集積回路の製造方法
   。 ２、前記拡散源層は、シリカフィルム層である特許請求
   の範囲第１項記載の半導体集積回路の製造方法。 ３、前記保護層は、二酸化珪素層である特許請求の範囲
   第１項記載の半導体集積回路の製造方法。