JPS63255914A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS63255914A JPS63255914A JP9038887A JP9038887A JPS63255914A JP S63255914 A JPS63255914 A JP S63255914A JP 9038887 A JP9038887 A JP 9038887A JP 9038887 A JP9038887 A JP 9038887A JP S63255914 A JPS63255914 A JP S63255914A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion
- oxide film
- window
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims abstract description 89
- 238000009792 diffusion process Methods 0.000 claims abstract description 82
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 10
- 229910052787 antimony Inorganic materials 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000511976 Hoya Species 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、埋込拡散層を有するバイポーラ型半導体集積
回路の製造方法に関するものである。
回路の製造方法に関するものである。
(従来の技術)
従来、このような分野の技術としては、例えば第2図(
1)〜(3)のようなものがあった。以下、その構成を
説明する。
1)〜(3)のようなものがあった。以下、その構成を
説明する。
第2図(1)〜(3)は従来のバイポーラ型半導体集積
回路の製造方法例を示す工程図である。
回路の製造方法例を示す工程図である。
第2図(1)の工程において、シリコンのP型半導体基
板1に熱酸化法で厚さ1〜1゜5μm程度の二酸化珪素
5HO2からなる酸化膜2を形成し、次いで埋込拡散用
の窓3を通常のホトリソ技術で形成する。ここで、酸化
膜2は不純物の埋込拡散のマスクとして使用するもので
、埋込拡散中に不純物が半導体基板1に到達しないよう
に厚く形成する必要がある。
板1に熱酸化法で厚さ1〜1゜5μm程度の二酸化珪素
5HO2からなる酸化膜2を形成し、次いで埋込拡散用
の窓3を通常のホトリソ技術で形成する。ここで、酸化
膜2は不純物の埋込拡散のマスクとして使用するもので
、埋込拡散中に不純物が半導体基板1に到達しないよう
に厚く形成する必要がある。
第2図(2)の工程において、特開昭55−12163
4号公報に記載された気相拡散法や、シリカフィルム法
等により、N型不純物を含む拡散源4の不純物を酸化膜
2の窓3を通して半導体基板1中に拡散し、埋込拡散層
5を形成する。バイポーラ型の埋込拡散では、次工程の
エピタキシャル成長や素子領域の分離形成時における不
純物のオートドープや上方拡散をおさえるために、拡散
源4中のN型不純物として拡散係数の小さいヒ素Asや
アンチモンsbが用いられている。また、埋込拡散層5
は、NPN トランジスタやPNP )ランジスタ等の
バイポーラ型半導体素子を形成する上で、例えばNPN
)ランジスタのコレクタシリーズ抵抗を小さくしたり
、あるいはラテラルPNP トランジスタや抵抗等が寄
生的動作をするのを防ぐために不可欠なものであり、シ
ート抵抗15〜30Ω/口、拡散深さ3〜10μm程度
に形成される。
4号公報に記載された気相拡散法や、シリカフィルム法
等により、N型不純物を含む拡散源4の不純物を酸化膜
2の窓3を通して半導体基板1中に拡散し、埋込拡散層
5を形成する。バイポーラ型の埋込拡散では、次工程の
エピタキシャル成長や素子領域の分離形成時における不
純物のオートドープや上方拡散をおさえるために、拡散
源4中のN型不純物として拡散係数の小さいヒ素Asや
アンチモンsbが用いられている。また、埋込拡散層5
は、NPN トランジスタやPNP )ランジスタ等の
バイポーラ型半導体素子を形成する上で、例えばNPN
)ランジスタのコレクタシリーズ抵抗を小さくしたり
、あるいはラテラルPNP トランジスタや抵抗等が寄
生的動作をするのを防ぐために不可欠なものであり、シ
ート抵抗15〜30Ω/口、拡散深さ3〜10μm程度
に形成される。
このようにして埋込拡散層5が形成されると、半導体基
板1上の酸化膜2及び拡散源4を除去した後、第2図(
3)に示すように、エピタキシャル層6を形成し、その
エピタキシャル層6中に素子領域分離用のP 型分離拡
散層7を選択的に形成する。次いで、エピタキシャル層
6上に選択的に酸化膜8を形成した後、そのエピタキシ
ャル層6に例えば、ベース層9、エミツタ層10、及び
コレクタ層の電極取出し用拡散層11等を形成すれば、
バイポーラ型NPN )−ランジスタが得られる。
板1上の酸化膜2及び拡散源4を除去した後、第2図(
3)に示すように、エピタキシャル層6を形成し、その
エピタキシャル層6中に素子領域分離用のP 型分離拡
散層7を選択的に形成する。次いで、エピタキシャル層
6上に選択的に酸化膜8を形成した後、そのエピタキシ
ャル層6に例えば、ベース層9、エミツタ層10、及び
コレクタ層の電極取出し用拡散層11等を形成すれば、
バイポーラ型NPN )−ランジスタが得られる。
(発明が解決しようとする問題点)
しかしながら、上記の製造方法では、次のように問題点
があった。
があった。
第2図(2)の工程において、酸化膜2上に拡散源4が
形成されると、その拡散源4中の不純物であるASやs
bによって酸化膜2上にローゼット(ばら状)と呼ばれ
る礼状の欠陥層が生ずることが一般的に良く知られてい
る。これは、酸化膜2上のパーティクル(微粒子)等が
核となり、不純物のAsやsbと酸化膜2である5i0
2との相互作用で、拡散処理中に5HO2が結晶化する
ものと説明されている。
形成されると、その拡散源4中の不純物であるASやs
bによって酸化膜2上にローゼット(ばら状)と呼ばれ
る礼状の欠陥層が生ずることが一般的に良く知られてい
る。これは、酸化膜2上のパーティクル(微粒子)等が
核となり、不純物のAsやsbと酸化膜2である5i0
2との相互作用で、拡散処理中に5HO2が結晶化する
ものと説明されている。
このようなローゼット欠陥が発生ずると、この欠陥を通
して不純物であるAsやsbが半導体基板1の不必要な
部分に拡散され、それが炉型拡散層を形成する結果、素
子の電気的不良を引き起こす。
して不純物であるAsやsbが半導体基板1の不必要な
部分に拡散され、それが炉型拡散層を形成する結果、素
子の電気的不良を引き起こす。
例えば、バイポーラ型半導体集積回路において、P 型
分離拡散層7が形成される領域にこのローゼット欠陥層
が発生すると、欠陥を通して拡散されたN 型拡散層と
、エピタキシャル層6の成長後に拡散されるP+型分離
拡散層7とが接触することにより、PN 接合が形成
されて素子間分離耐圧の劣化が生じる。
分離拡散層7が形成される領域にこのローゼット欠陥層
が発生すると、欠陥を通して拡散されたN 型拡散層と
、エピタキシャル層6の成長後に拡散されるP+型分離
拡散層7とが接触することにより、PN 接合が形成
されて素子間分離耐圧の劣化が生じる。
本発明は前記従来技術が持っていた問題点として、ロー
ゼット欠陥発生によって素子の耐圧不良等の電気的不良
が引き起こされ、それによって半導体集積回路の信頼性
や歩留りの低下が生じる点について解決した半導体集積
回路の製造方法を提供するものである。
ゼット欠陥発生によって素子の耐圧不良等の電気的不良
が引き起こされ、それによって半導体集積回路の信頼性
や歩留りの低下が生じる点について解決した半導体集積
回路の製造方法を提供するものである。
(問題点を解決するための手段)
本発明は前記問題点を解決するために、埋込拡散層を有
するバイポーラ型半導体集積回路の製造方法において、
半導体基板上に酸化膜を被着しその酸化膜に埋込拡散用
の窓を形成する工程と、前記酸化膜及び窓上に拡散不純
物を含む拡散源層を形成しその拡散源層上に保護層を被
着する工程と、埋込拡散用の窓の領域以外の保護層及び
拡散源層を選択的にエツチング除去する工程と、埋込拡
散処理により前記半導体基板中に埋込拡散層を形成する
工程とを、順次施すようにしたものである。
するバイポーラ型半導体集積回路の製造方法において、
半導体基板上に酸化膜を被着しその酸化膜に埋込拡散用
の窓を形成する工程と、前記酸化膜及び窓上に拡散不純
物を含む拡散源層を形成しその拡散源層上に保護層を被
着する工程と、埋込拡散用の窓の領域以外の保護層及び
拡散源層を選択的にエツチング除去する工程と、埋込拡
散処理により前記半導体基板中に埋込拡散層を形成する
工程とを、順次施すようにしたものである。
(作用)
本発明によれば、以上のように半導体集積回路の製造方
法を構成しなので、埋込拡散用窓の領域上に拡散源層と
さらにその上に保護層とを選択的に形成することにより
、酸化膜上におけるAs9Sb等の不純物が残らなくな
り、それによってローゼットと称する酸化膜欠陥の発生
の防止が図れる。
法を構成しなので、埋込拡散用窓の領域上に拡散源層と
さらにその上に保護層とを選択的に形成することにより
、酸化膜上におけるAs9Sb等の不純物が残らなくな
り、それによってローゼットと称する酸化膜欠陥の発生
の防止が図れる。
従って前記問題点を除去できるのである。
(実施例)
第1図(1)〜(5)は本発明の実施例に係るバイポー
ラ型半導体集積回路の製造方法を示す製造工程図である
。以下、その第1図(1)〜(5)を参照しつつ製造工
程を説明する。
ラ型半導体集積回路の製造方法を示す製造工程図である
。以下、その第1図(1)〜(5)を参照しつつ製造工
程を説明する。
(a)第1図(1)の工程
シリコン等からなるP型半導体基板20に、熱酸化法等
で厚さ例えば0.1〜0.3μm程度の薄い酸化膜21
を形成し、次いでホトエツチング等で酸化膜21に埋込
拡散用の窓22を形成する。酸化膜21は半導体基板2
0の表面を不必要に露出させることなく、不純物等によ
る汚染に対して半導体基板表面を保護する目的であるか
ら、薄いもので充分である。
で厚さ例えば0.1〜0.3μm程度の薄い酸化膜21
を形成し、次いでホトエツチング等で酸化膜21に埋込
拡散用の窓22を形成する。酸化膜21は半導体基板2
0の表面を不必要に露出させることなく、不純物等によ
る汚染に対して半導体基板表面を保護する目的であるか
ら、薄いもので充分である。
(b)第1図(2)の工程
窓明けされた半導体基板20上に、AS’t’Sb等の
N型不純物を含むシリカフィルム層からなる拡散源層2
3を塗布等で形成し、さらにその上に化学的気相成長法
(以下、CVD法という)でノンドープ(無添加〉の5
H02層からなる保護層24を被着する。拡散源層23
の膜厚は、含有する不純物濃度や、目的とする埋込拡散
層の条件によって異なるが、例えば200〜1000人
程度である。また、保護層24は、拡散源層23を選択
エツチングする際にその拡散源層23の表面を保護する
目的と、埋込拡散中に拡散源層23から不純物のAsや
sbが外方拡散しないようにするためのものであり、従
って例えば500人程度の膜厚があればよい。
N型不純物を含むシリカフィルム層からなる拡散源層2
3を塗布等で形成し、さらにその上に化学的気相成長法
(以下、CVD法という)でノンドープ(無添加〉の5
H02層からなる保護層24を被着する。拡散源層23
の膜厚は、含有する不純物濃度や、目的とする埋込拡散
層の条件によって異なるが、例えば200〜1000人
程度である。また、保護層24は、拡散源層23を選択
エツチングする際にその拡散源層23の表面を保護する
目的と、埋込拡散中に拡散源層23から不純物のAsや
sbが外方拡散しないようにするためのものであり、従
って例えば500人程度の膜厚があればよい。
(C)第1図(3)の工程
ホトエツチング法等により、埋込拡散用の窓22の領域
以外の保護層24及び拡散源層23を選択的に除去した
後、残存する拡散源層23中のAs’eSb等の不純物
を半導体基板20中に拡散させて埋込拡散層25を形成
する。
以外の保護層24及び拡散源層23を選択的に除去した
後、残存する拡散源層23中のAs’eSb等の不純物
を半導体基板20中に拡散させて埋込拡散層25を形成
する。
(d)第1図(4)の工程
半導体基板20上の酸化膜21、保護層24及び拡散源
層23を除去した後、その半導体基板20上にエピタキ
シャル層26を成長させ、熱酸化等によってそのエピタ
キシャル層26上に酸化膜27を選択的に形成する。次
に、酸化!I27をマスクとしてエピタキシャル層26
中にP 型分離拡散層28を選択的に形成し、素子領域
の分離を完成する。
層23を除去した後、その半導体基板20上にエピタキ
シャル層26を成長させ、熱酸化等によってそのエピタ
キシャル層26上に酸化膜27を選択的に形成する。次
に、酸化!I27をマスクとしてエピタキシャル層26
中にP 型分離拡散層28を選択的に形成し、素子領域
の分離を完成する。
(e)第1図(5)の工程
エピタキシャル層26上の酸化膜27を除去した後、熱
酸化等によって酸化膜29を選択的に形成し、その酸化
膜29をマスクとして不純物の選択拡散を繰返してベー
ス層30、エミツタ層31、及びコレクタ層の電極取出
用拡散層32等をエピタキシャル層26中に形成すると
、バイポーラ型NPN )ランジスタが得られる。ここ
で、コレクタ層は分離拡散層28で囲まれたエピタキシ
ャル層26であり、その中に形成された電極取出用拡散
層32はコレクタ層とのコンタクトのなめにエピタキシ
ャル層26と同電型の高濃度拡散層である。
酸化等によって酸化膜29を選択的に形成し、その酸化
膜29をマスクとして不純物の選択拡散を繰返してベー
ス層30、エミツタ層31、及びコレクタ層の電極取出
用拡散層32等をエピタキシャル層26中に形成すると
、バイポーラ型NPN )ランジスタが得られる。ここ
で、コレクタ層は分離拡散層28で囲まれたエピタキシ
ャル層26であり、その中に形成された電極取出用拡散
層32はコレクタ層とのコンタクトのなめにエピタキシ
ャル層26と同電型の高濃度拡散層である。
本実施例では、次のような利点を有する。
■ 半導体基板20上に薄い酸化膜21の選択エツチン
グにより、埋込拡散用の窓22を形成し、次いで拡散源
層23及び保護層24を積重ねるように形成し、その後
選択エツチングで窓22の領域を残して保護層24及び
拡散源層23を除去するので、酸化膜21上にAsやs
b等の不純物が残らなく、ローゼットと称する酸化膜結
果が発生ずることはない。従って半導体集積回路の信頼
性や歩留を向上できる。
グにより、埋込拡散用の窓22を形成し、次いで拡散源
層23及び保護層24を積重ねるように形成し、その後
選択エツチングで窓22の領域を残して保護層24及び
拡散源層23を除去するので、酸化膜21上にAsやs
b等の不純物が残らなく、ローゼットと称する酸化膜結
果が発生ずることはない。従って半導体集積回路の信頼
性や歩留を向上できる。
■ 第1図(1)の工程において、埋込拡散領域以外を
おおう酸化膜21は、不純物汚染やオートドーピング等
の悪影響を防止するためのものであるが、その酸化膜2
1の膜厚は薄くてよいため、酸化処理時間が短くて済み
、それによって製造時間の短縮かと低コスト化が図れる
。
おおう酸化膜21は、不純物汚染やオートドーピング等
の悪影響を防止するためのものであるが、その酸化膜2
1の膜厚は薄くてよいため、酸化処理時間が短くて済み
、それによって製造時間の短縮かと低コスト化が図れる
。
■ 拡散源層23上に保護層24を被着するなめ、As
やsb等の不純物が外方拡散(out diffusi
on)することなく、低いシート抵抗の拡散層25が容
易に形成できる。
やsb等の不純物が外方拡散(out diffusi
on)することなく、低いシート抵抗の拡散層25が容
易に形成できる。
なお、本発明は図示の実施例に限定されず、種々変形が
可能である。その変形例としては、例えば次のようなも
のがある。
可能である。その変形例としては、例えば次のようなも
のがある。
(i) 第1図(2)の工程において、拡散源層23
として不純物を含むシリカフィルム層を形成したが、そ
れに代えてCV[)法等でAsやsb等の不純物を含ん
だ添加酸化物(Doped 0xide)層を形成して
もよい。例えば、CVD法で添加酸化物層を形成した場
合、その上にf11層される5HO2層からなる保護層
24もCVD法で連続的に形成でき、それによって製造
効率が良くなる。
として不純物を含むシリカフィルム層を形成したが、そ
れに代えてCV[)法等でAsやsb等の不純物を含ん
だ添加酸化物(Doped 0xide)層を形成して
もよい。例えば、CVD法で添加酸化物層を形成した場
合、その上にf11層される5HO2層からなる保護層
24もCVD法で連続的に形成でき、それによって製造
効率が良くなる。
<i> 第1図(2)の工程において、SiO2層か
らなる保護層24の形成にCVD法を用いたが、その理
由はウニ・=、 )エツチングではシリカフィルム層か
らなる拡散源層23のエツチングレートか極めて大きく
制御しすらいなめである。しかし、PA護、ワ24の形
成をドライエ・ソチングのように精度良く制御できれば
、塗布法等によってノンドープのシリカフィルム層等を
被着して保護層24を形成してもよい。
らなる保護層24の形成にCVD法を用いたが、その理
由はウニ・=、 )エツチングではシリカフィルム層か
らなる拡散源層23のエツチングレートか極めて大きく
制御しすらいなめである。しかし、PA護、ワ24の形
成をドライエ・ソチングのように精度良く制御できれば
、塗布法等によってノンドープのシリカフィルム層等を
被着して保護層24を形成してもよい。
<i;> 第1図ではバイポーラ型NPN )ランジ
スタの製造例を示したが、PNP )ランジスタ等の他
のバイポーラ型半専体集積回路の製造法にも適用できる
。
スタの製造例を示したが、PNP )ランジスタ等の他
のバイポーラ型半専体集積回路の製造法にも適用できる
。
(発明の効果)
以上詳細に説明したように、不発明によれば、半導体基
板上に酸化膜の選択エツチングにより埋込拡散用の窓を
形成し、次いでAsやsb等の不純物を含む拡散源装置
、さらにその上に保護層を形成し、その後選択エツチン
グにより埋込拡散用の窓の領域を残して拡散源層及び保
谷層を除去するので、酸化股上にAsやsb等の不純物
が残らず、電気的不良の原因となるローゼットと称する
酸化膜欠陥の発生を防止できる。従って半導体集積回路
の信頼性や歩留を向上でき、簡単にして安定した製造方
法が実現可能となる。
板上に酸化膜の選択エツチングにより埋込拡散用の窓を
形成し、次いでAsやsb等の不純物を含む拡散源装置
、さらにその上に保護層を形成し、その後選択エツチン
グにより埋込拡散用の窓の領域を残して拡散源層及び保
谷層を除去するので、酸化股上にAsやsb等の不純物
が残らず、電気的不良の原因となるローゼットと称する
酸化膜欠陥の発生を防止できる。従って半導体集積回路
の信頼性や歩留を向上でき、簡単にして安定した製造方
法が実現可能となる。
第1図(1)〜(5)は本発明の実施例に係る半導体集
積回路の製造方法を説明する製造工程図、第2図(1)
〜(3)は従来の半導体集積回路の製造方法を説明する
製造工程図である。 20・・・・・・半導体基板、21.27.29・・・
・・・酸化膜、22・・・・・・埋込拡散用窓、23・
・・・・・拡散源層、24・・・・・・保護層、25・
・・・・・埋込拡散層、26・・・・・・エピタキシャ
ル層、28・・・・・・分離拡散層、30・・・・・・
ベース層、31・・・・・・エミツタ層、32・・・・
・・コレクタ層。 出願人代理人 柿 本 恭 成本発明の製造方
法 第1図 第1図
積回路の製造方法を説明する製造工程図、第2図(1)
〜(3)は従来の半導体集積回路の製造方法を説明する
製造工程図である。 20・・・・・・半導体基板、21.27.29・・・
・・・酸化膜、22・・・・・・埋込拡散用窓、23・
・・・・・拡散源層、24・・・・・・保護層、25・
・・・・・埋込拡散層、26・・・・・・エピタキシャ
ル層、28・・・・・・分離拡散層、30・・・・・・
ベース層、31・・・・・・エミツタ層、32・・・・
・・コレクタ層。 出願人代理人 柿 本 恭 成本発明の製造方
法 第1図 第1図
Claims (1)
- 【特許請求の範囲】 1、半導体基板上に酸化膜を被着しその酸化膜に埋込拡
散用の窓を形成する工程と、 前記酸化膜及び窓上に拡散不純物を含む拡散源層を形成
しその拡散源層上に保護層を被着する工程と、 埋込拡散用の窓の領域以外の保護層及び拡散源層を選択
的にエッチング除去する工程と、埋込拡散処理により前
記半導体基板中に埋込拡散層を形成する工程とを、 順次施したことを特徴とする半導体集積回路の製造方法
。 2、前記拡散源層は、シリカフィルム層である特許請求
の範囲第1項記載の半導体集積回路の製造方法。 3、前記保護層は、二酸化珪素層である特許請求の範囲
第1項記載の半導体集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9038887A JPS63255914A (ja) | 1987-04-13 | 1987-04-13 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9038887A JPS63255914A (ja) | 1987-04-13 | 1987-04-13 | 半導体集積回路の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63255914A true JPS63255914A (ja) | 1988-10-24 |
Family
ID=13997195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9038887A Pending JPS63255914A (ja) | 1987-04-13 | 1987-04-13 | 半導体集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63255914A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5017517A (en) * | 1989-05-10 | 1991-05-21 | Hitachi, Ltd. | Method of fabricating semiconductor device using an Sb protection layer |
US5126281A (en) * | 1990-09-11 | 1992-06-30 | Hewlett-Packard Company | Diffusion using a solid state source |
US5188987A (en) * | 1989-04-10 | 1993-02-23 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device using a polishing step prior to a selective vapor growth step |
-
1987
- 1987-04-13 JP JP9038887A patent/JPS63255914A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5188987A (en) * | 1989-04-10 | 1993-02-23 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device using a polishing step prior to a selective vapor growth step |
US5017517A (en) * | 1989-05-10 | 1991-05-21 | Hitachi, Ltd. | Method of fabricating semiconductor device using an Sb protection layer |
US5126281A (en) * | 1990-09-11 | 1992-06-30 | Hewlett-Packard Company | Diffusion using a solid state source |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8080863B2 (en) | Semiconductor device and method of manufacturing the same | |
JPS5922380B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
JPS63255914A (ja) | 半導体集積回路の製造方法 | |
JPH03101250A (ja) | 半導体装置の製造方法 | |
JPH0122731B2 (ja) | ||
JPH04112532A (ja) | 半導体集積回路の製造方法 | |
JPH0226061A (ja) | 半導体集積回路の製造方法 | |
JP2747574B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
JPH0366815B2 (ja) | ||
JPS6252966A (ja) | 半導体装置の製造方法 | |
JPS63102259A (ja) | バイポ−ラ半導体集積回路の製造方法 | |
JPS628939B2 (ja) | ||
JPS5922381B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
JP2000232111A (ja) | 半導体装置の製造方法 | |
JPH07321193A (ja) | 半導体装置の製造方法 | |
JPS59978B2 (ja) | 半導体集積回路の製造方法 | |
JPH02159035A (ja) | 集積回路装置 | |
JPH03270020A (ja) | 半導体装置の製造方法 | |
JPH084106B2 (ja) | 半導体装置の製造方法 | |
JPH0195518A (ja) | ボロンの選択拡散方法 | |
JPS6214466A (ja) | 半導体装置の製造方法 | |
JPS6163054A (ja) | 半導体装置の製造方法 | |
JPS6136935A (ja) | 半導体装置の製造方法 | |
JPS639150A (ja) | 半導体装置の製造方法 | |
JPH0362929A (ja) | 半導体装置の製造方法 |