JPS6324421A

JPS6324421A - 情報処理装置

Info

Publication number: JPS6324421A
Application number: JP16913286A
Authority: JP
Inventors: Takashi Horikawa; 堀川　▲隆▼
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-07-17
Filing date: 1986-07-17
Publication date: 1988-02-01
Anticipated expiration: 2011-09-18
Also published as: JP2534674B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は命令の先取りを行う情報処理装置に関し、特に
、効果的に命令の先取りを実行するために行う条件分岐
命令の分岐方向予測を、少ないハードウェアで実現する
情報処理装置に関する。

（従来の技術）一般に、情報処理装置では、命令コードの取り込み（以
下、命令フェッチ）、命令コードの解読（以下、命令デ
コード）、命令実行という操作を各命令について行うこ
とにより、プログラムを実行している。命令によっては
、この他に、主記憶からのオペランドのアクセス（以下
、オペランド・リード）や命令実行結果の主記憶への書
き戻しく以下、オペランド・ライト）という操作を必要
とするものもある。

これらの情報処理装置では、命令フェッチ、オペランド
・リード、オペランド・ライトを主記憶制御部、命令デ
コードを命令デコード部、命令の実行を命令実行部で行
っている。これらの繰作は、情報処理装置内の各部分で
分担して処理されるため、連続する数命令についてこれ
らの各操作をオーバーラツプさせて並列に行うことが可
能である。この点に着目し、命令を高速に実行するため
に、数命令分の繰作を並列に処理するように制御するこ
とが広く行われている。これをパイプライン制御といい
、このような制御をとっている情報処理装置をパイプラ
イン型情報処理装置と呼ぶ。

パイプライン型情報処理装置で処理を高速に行うために
は、装置内の各部分が並列に動作する必要がある。しか
し、条件分岐命令では、その直前の命令実行が終了して
条件コードに有効な値を設定するまで、分岐条件が成立
して分岐が行われたか否かを決められないことか゛ら、
条件分岐命令に続く命令のフェッチ、テ゛コードを行う
ことができない。このため、情報処理装置内の各ユニッ
トに空き時間が生じ、命令実行速度向上の妨げになって
いた。

この問題点を解決するために、条件分岐命令の分岐方向
から分岐方向を予測して命令の先取り方向を決める方式
や、分岐命令の履歴情報を情報処理装置内に残しておき
、これをもとに命令の先取り方向を制御する方式が提案
されている。

（発明が解決しようとする問題点）パイプライン型情報処理装置の処理速度を向上させるた
めの条件分岐命令予測を、分岐方向から命令の先取り方
向を決める方式では、予測精度が低いという間趙があっ
た。また、分岐命令の履歴情報をもとにして行う方式で
は、複雑な処理を行うために多量のハードウェアを必要
とする欠点があった。

（問題点を解決するための手段）本発明による情報処理装置では、前記の間利点を解決す
るため、分岐命令の種類および分岐距離を入力として分
岐の方向予測を行う条件分岐予測部を持たせることによ
り、少ないハードウェアで精度の良い条件分岐方向の予
測を行って命令の先取り方向を決める。

（作用）本発明の基本構成を第１図に示す。第１図においてプロ
グラムの実行中に、条件分岐命令が命令レジスタ３にセ
ットされると、条件分岐認識部４より分岐の条件、分岐
距離認識部５より分岐距離に対応する値が出力されるの
で、これを条件分岐予測部６に人力する。条件分岐予測
部では、与えられた情報から条件分岐命令の分岐予測を
行い、この結果を命令先取り部７に送る。この分岐方向
予測が分岐する方向であれば、命令先取り部７では、分
岐先より命令コードのフェッチを行う。また、分岐方向
予測が分岐しない方向であれば、命令先取り部７では、
条件分岐命令の次の命令から命令コードフェッチを行う
。

このような制御を行うことにより、条件分岐命令実行時
において情報処理装置内の各部分に生じる空き時間を少
なくして、命令実行速度を向上させることができる。

（実施例）本実施例では、情報処理装置の内部を第２図に示すよう
に分割して説明する。図において、主記憶制御部１２は
、主記憶のアクセスを行う部分であり、命令先取り部２
を内部に持つ。主記憶制御部１２の内部にメモリ管理機
構やキャッシュ・メモリを持つ情報処理装置もある。命
令デコーダ１３は命令のデコードを行う部分であり、条
件分岐認識部４、分岐距離認識部５、条件分岐予測部６
を内部に持つ。命令実行部１４は命令を実行する部分で
ある。

第３図は、本実施例における命令デコーダ１３の構成を
示す図である。図において、条件分岐認識部４の内部に
おかれている条件分岐命令判定部２０は、命令レジスタ
３に格納された命令コードが条件分岐命令かどうかを判
定する部分、ゲート２１は、条件分岐判定部２０により
、命令レジスタ３に格納された命令コードが条件分岐命
令であると判定されたときに、分岐の条件を条件分岐予
測部に出力する部分である。分岐距離認識部５の内部に
おかれている否定部２２は分岐距離の各ビットについて
論理否定を行う部分、セレクタ部２３は２つの入力のう
ち一方を出力する部分、ＦＦ１部２４は入カテ゛−夕の
最上位ビットからサーチを行い最初に１が児つかったビ
ットの位置を２進数で出力する部分である。条件分岐予
ｆ＋！１部６の内部におかれている分岐予測テーブル２
５はアドレスとして入力される分岐条件、分岐距離に応
じて分岐予測を出力する１ビツトのメモリである。

第４図は、本実施例で説明する情報処理装置における条
件分岐命令の命令形式を示す図である。図において、命
令コード３１は８ビツトであり、その内、上位４ビツト
は、条件分岐命令であることを示す値３２、下位４ビツ
トは分岐する条件を示す値３３である。また、分岐距離
は２の補数で表現され、この最上位ビットは符号ビット
３５である。

まず、本実施例における情報処理装置で通常の命令を実
行する手順を示す。

主記憶１１に格納されている命令コードは、命令先取り
部２により制御される主記憶制御部１２によって主記憶
アクセス・バス１５を通して取り出され、命令コード・
バス１６を通して命令デコーダ１３内の命令レジスタ３
に送られる。命令デコーダ１３では、命令レジスタ３に
設定された命令コードをデコードし、次に実行すべき命
令で扱うオペランドのアドレスおよびオペランドのリー
ド、ライトの区別を主記憶制御部１２にアドレス・バス
１７を通して送ると共に、命令で行う操作に関する情報
を、命令デコード結果バス１８を通して命令実行部１４
に送る。主記憶制御部１２では、リードすべきオペラン
ドについて、命令デコーダ１３から送られたオペランド
・アドレスを主記憶バス１５を通してアクセスし、次の
命令実行に必要なオペランドを用意する。命令実行部１
４では、命令デコード結果バス１８を通して指定される
「命令で行う操作ｊを、主記憶制御部１２が用意したオ
ペランドをデータ・バス１９を通して取り出し、これを
用いて実行する。さらに、命令の実行結果を主記憶１１
に格納する必要のあるときには、データ・バス１９を通
して実行結果を主記憶制御部１２に送る。主記憶制御部
１２では、ライトする必要のあるオペランドが命令実行
部１４から送られると、あらかじめ命令デコーダ１３か
ら送られたオペランド・アドレスで指定される位置に、
主記憶バス１５を通して、このオペランドをライトする
。

実行すべき命令が分岐命令の場合、命令デコーダ１３よ
り分岐先アドレスがアドレス・バス１７を通して主記憶
制御部１２に送られる。主記憶制御部１２では、分岐先
アドレスより命令フェッチを行うことで分岐が行なわれ
る。

次に、この情報処理装置により、条件分岐命令の分岐方
向を予測する手順を示す。

命令レジスタ３の上位４ビツトは、条件分岐判定部２０
に入力されており、第４図に示す条件分岐命令３０が命
令レジスタ３に判定されると、条件分岐命令判定部２０
の出力が有効になるため、ゲート２１を通して命令レジ
スタの下位４ビツトが条件分岐認識部４の出力となる。

条件分岐命令判定部２０の出力が無効のときには、条件
分岐認識部４の出力は無効になる。

命令レジスタ３の内、分岐距離を表すフィールドは分岐
距離認識部５に入力される。分岐距離のうち符号ビット
３５がＯのときは正の分岐距離を表しており、符号ビッ
ト３５が１のときは負の分岐距離を表している。この符
号ビット３５により、セレクタ部２３を制御する。すな
わち、符号ビット３５が０のときは分岐距離のフィール
ドをＦＦ１部２４に入力し、符号ビットが１のときは分
岐距離を示すフィールドの各ビットを否定部２２によっ
て反転したものをＦＦ１部２４に入力するようにセレク
タ部２３によって切り換える。ＦＦ１部２４では、最上
位のビットからサーチを行って、最初に１が見つかった
ビット位置を出力する。この操作によって、分岐距離の
有効ビット長がＦＦ１部２４より出力され、符号ビット
３５と共に分岐処理認識部５の出力となる。

条件分岐予測部６内部の分岐予測テーブル２５には、条
件分岐認識部４から送られる分岐条件と分岐距離認識部
５から送られる分岐距離の有効ビット長を示す値がアド
レスとして入力されている。このテーブルには、あらか
じめ調査された分岐特性から、分岐条件と分岐距離の有
効ビット長をもとにして行う条件分岐予測が設定されて
いる。予測結果は、条件分岐命令において分岐すると予
想されるときに有効になるように定義される。条件分岐
認識部４から送られる分岐条件を示す値が有効であると
きに、分岐予測テーブル２５から予測結果が出力される
。条件分岐認識部４からの入力が無効のときには分岐予
測テーブル２５からの出力も無効となる。分岐予測テー
ブル２５からの出力は、条件分岐予測部６の出力として
命令先取り部２に送られる。

したがって、命令先取り部２に送られる予測結果７の有
効、無効はそれぞれ以下の意味を持つ。

予測結果７が有効：命令レジスタ３に格納されている命
令が条件分岐命令であり、かつ、この分岐命令で分岐す
ると予想される。

予測結果７が無効：命令レジスタ３に格納されている命
令が条件分岐命令でない、または、分岐命令で分岐しな
いと予想される。

命令先取り部２では、条件分岐予測部６から出力された
予測結果７が有効のときには、アドレス・バス１７を通
して送られる分岐先アドレスより命令フェッチを開始す
るように主記憶制御部１２を制御する。また、条件分岐
予測部６から出力された予測結果７が無効であるときに
は、後続命令をフェッチするように主記憶制御部１２を
制御する。

このような制御を行うことにより、分岐すると予想され
る条件分岐命令において、分岐が成立するより前に命令
コートをフェッチすることを可能とする。

（発明の効果）本発明による情報処理装置では、分岐命令の履歴情報を
基にして分岐予測を行う方式に比較して少ないハードウ
ェアで条件分岐命令の予測を行うことができる。また、
分岐方向から分岐予測を行う方式より精度の良い予測が
できる。このため、少ないハードウェアにより、条件分
岐命令を高速に実行できる情報処理装置を構成すること
が可能になる。

【図面の簡単な説明】

第１図は、本発明の構成要素を示す図、第２図は、本発
明の一実施例における情報処理装置の構成を示す図、第
３図は、本発明の一実施例における命令デコーダの構成
を示す図、第４図は、本発明の一実施例における情報処
理装置での条件分岐命令の命令形式を示す図である。図において、２・・・命令先取り部　　　　　３・・・命令レジスタ
４・、・条件分岐認識部　　　　５・・・分岐距離認識
部６・・・条件分岐予測部　　　　７・・・予測結果１
０・・・プロセッサ　　　　　　１１・・・主記憶１２
・・・主記憶制御部　　　　　１３・・・命令デコーダ
１４・・・命令実行部　　　１５・・・主記憶アクセス
・バス１６・・・命令コード・バス　　　　１７・・・
アドレス・バス１８・・・命令デコード結果バス　１９
・・・データ・バス２０・・・条件分岐判定部　　　　
２１・・・ゲート２２、・・否定部　　　　　　　　２
３・・・セレクタ部２４・・・ＦＦ１部　　　　　２５
・・・分岐予測テーブル３０、・２条件分岐命令　　　
　　３１．・、命令コード３２・・・条件分岐であるこ
とを示す値３３・・・分岐する条件を示す値３４・・・分岐距離　　　　　　　３５・・・符号ビッ
ト。−一。ｌ　′

Claims

【特許請求の範囲】

命令の先取りを行う命令先取り部、命令を格納するため
の命令レジスタを持つ情報処理装置において、命令レジ
スタに格納された命令を入力として、これが条件分岐命
令であることを認識し分岐の条件を出力する条件分岐認
識部、命令レジスタに格納された命令を入力し分岐距離
に対応する値を出力する分岐距離認識部、前記の条件分
岐認識部と分岐距離認識部からの出力をもとに分岐方向
の予測を行う条件分岐予測部を持たせ、条件分岐予測部
から出力される予測結果を命令先取り部に入力すること
により、命令先取り部で行う命令の先取り方向を制御す
ることを特徴とする情報処理装置。