JPS63240527A - 薄膜トランジスタアレイ - Google Patents

薄膜トランジスタアレイ

Info

Publication number
JPS63240527A
JPS63240527A JP62074671A JP7467187A JPS63240527A JP S63240527 A JPS63240527 A JP S63240527A JP 62074671 A JP62074671 A JP 62074671A JP 7467187 A JP7467187 A JP 7467187A JP S63240527 A JPS63240527 A JP S63240527A
Authority
JP
Japan
Prior art keywords
thin film
scanning
film transistor
wire
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62074671A
Other languages
English (en)
Inventor
Yoshitake Hayashi
祥剛 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62074671A priority Critical patent/JPS63240527A/ja
Publication of JPS63240527A publication Critical patent/JPS63240527A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアクティブマトリクス方式液晶表示装置に用い
られる薄膜トランジスタアレイに関するものである。
従来の技術 近年、従来のCRTに代わる新しい表示装置の開発が盛
んに行なわれるようになってきた。その中でも液晶表示
装置は薄型で低電力動作が可能であるため、自動車、時
計、家電と市場での期待は大きいものがある。
従来、液晶表示装置は単純駆動方式で小型のものが多か
ったが、コントラストが悪く、高密度化。
大型化が難しいため、各絵素を独立で動作させるアクテ
ィブマトリクス方式の表示装置が有望となってきている
。中でも薄膜トランジスタによる駆動方式の液晶表示装
置として高密度な1〜5インチサイズの小型テレビなど
市場が拡大されてきている。さらに今後は10〜20イ
ンチサイズや小型サイズを拡大投映する液晶ライトパル
プを利用した投写型テレビなど将来的に有望な商品の研
究開発が進んでいる。
以下図面を参照しながら、上述した従来の薄膜トランジ
スタアレイの一例について説明する。
第8図は従来の薄膜トランジスタアレイの平面構成図を
示すものである。第8図において、1は走査線でゲート
電極7に接続されている。2は信号線でソース電極6と
接続されており走査線との交差部は絶縁膜3で絶縁され
ている。5はドレイン電極で絵素電極4と接続されてい
る。8は半導体膜および絶縁膜で半導体膜とソース電極
、ドレイン電極が接続されておりゲート電極とは絶縁膜
8で絶縁されている。
以上のように構成された薄膜トランジスタアレイに制御
信号と走査電圧が与えられた場合、個々の薄膜トランジ
スタのスイッチングが行なわれ絵素電極4に信号が入力
される。
発明が解決しようとする問題点 しかしながら上記のような構成では、薄膜トランジスタ
の欠陥やパネル化した時に生ずる対向電極との短絡(コ
モンショート)、あるいは走査線と信号線の交差部での
クロスショートなどにより表示画像に欠陥が生じた場合
にパネルとして不良となるが欠陥部のトランジスタある
いは欠陥部の走査線、信号線を切り離し走査線、信号線
を両側給電することにより修正が可能である。しかしな
がら走査線、信号線はパネルの大型化に伴ない低抵抗化
をはかる必要がありAntなどにより数千人の膜厚にな
っている。アレイ状態ではレーザ光線により数千人のA
lを切断することは可能であるが、パネル状態で切断可
能なレーザ出力を与えた場合、滞在する液晶、対向電極
等に悪影響を与え逆に対向電極とのシ曹−ト不良を起こ
すため修正は困難であるので歩留を低下させるという大
きな問題点を有していた。
本発明は上記問題点に鑑み、欠陥トランジスタおよび欠
陥部分を走査線および信号線から容易に切り離なせる構
造を有した薄膜トランジスタを提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明の薄膜トランジスタ
アレイは、1絵素に対して走査線と信号線に1箇所以上
のブリッジ部を設けたという構成を備えたものである。
作用 本発明は上記した構成によって薄膜トランジスタに欠陥
が生じた時や、パネル化後に対向電極との短絡不良など
が生じた場合に、レーザ光線により切断容品なブリッジ
部を切断して、走査線あるいは信号線より欠陥部分を分
離することにより、欠陥を無くするか軽減することがで
きることとなる。
実施例 以下本発明の一実施例の薄膜トランジスタアレイについ
て図面を参照しながら説明する。第1図は本発明の第1
の実施例における薄膜トランジスタアレイの平面構成図
を示すものである。第1図において9は信号線プリフジ
部で膜厚1000人のCrで構成されている。信号線ブ
リッジ部は走査線との交差部に設けられ信号線2を中継
している。10は走査線ブリッジ部で膜厚1000人の
Crで構成されており、走査wA1とゲート電極7の接
続部の両側2箇所に設けている。ゲート電極はCrで膜
厚1000人、走査線、信号線ドレイン電極5.ソース
電極6はAJで8000人の膜厚で構成されている。8
は半導体膜および絶縁膜、4は絵素電極。
以上のように構成された薄膜トランジスタアレイについ
て、以下第1図〜第4図を用いてその欠陥修正方法につ
いて説明する。
まず第2図は第1図の斜視図、第3図はアレイをパネル
化したもので走査l1)1)の中央部から長手方向に切
断した断面図、第4図は薄膜トランジスタアレイの等価
回路図を示すものであって、第3図においてアレイをパ
ネル化した場合に対向電極とのギャップは10μm以下
と狭ギャップのため対向電極と各アレイの電極部との上
下ショートが生じた場合表示欠陥となる。又走査線と信
号線の交差部でのショートや、個々の薄膜トランジスタ
での電極間ショートが生じた場合も同様に表示欠陥とな
る。この欠陥を修正するには欠陥部分を走査線および信
号線から切り離すことにより実現できる。
第3図および第4図は対向電極12と走査線1とで上下
ショート14が生じた欠陥例である。これを修正するに
はブリッジ部10aと10bをレーザ光線15によって
切断することによって欠陥部を独立させることができる
。この際、走査線の両側から入力電圧を印加することに
より欠陥のない表示画像が得られる。同様に交差部での
ショートや薄膜トランジスタの欠陥も、走査線と信号線
を欠陥モードに応じて切断箇所を選択して切断すること
により修正できる。なお、薄膜トランジスタ欠陥の修正
÷は、ライン欠陥あるいは絵素欠陥で常時点灯が絵素欠
陥の常時不点灯に軽減されるが無欠陥とはならない、た
だし、1絵素2トランジスタ構成にすることにより無欠
陥にすることができる。
以上のように本実施例によれば、l絵素に対して走査線
と信号線に1箇所以上のブリッジ部を設けることにより
、パネル化した状態でも容易に欠陥部を独立して走査線
および信号線より切り離すことができる。
以下本発明の第2の実施例の薄膜トランジスタアレイに
ついて図面を参照しながら説明する。
第5図は本発明の第2の実施例を示す薄膜トランジスタ
アレイの部分平面構成図である。第6図は等価回路図で
ある。
同図において、1は走査線、2は信号線、3は絶縁膜、
4は絵素電極、5はドレイン電橋、6はソース電極、8
は半導体膜および絶縁膜、9は信号線ブリッジ部、10
は走査線ブリッジ部で、以上は第1図の構成と同様なも
のである。第1図の構成と異なるのはゲート電極7と走
査電極との接続部を2箇所有しその接続部の間にブリッ
ジ部を設けた点である。
上記のように構成された薄膜トランジスタアレイについ
て以下その修正方法について説明する。
第1図における第1の実施例では走査&1)とゲート電
極7との接続部の両側にブリッジ部があり、そのブリッ
ジ部間で対向電極とのショートが生じた欠陥部を切り離
した場合、ゲート電圧が印加できなくなり絵素欠陥とな
る。第2の実施例においては第5図B点で対向電極との
シe−トが発生した場合でも、ゲート電極とブリッジ部
A点を切断することにより両側給電でゲート電極に電圧
を印加することが可能となる。同様に0点で欠陥が発生
した時も切断箇所を選択することによりゲート電極に電
圧が印加できる状態で修正ができる。
以上のようにゲート電極と走査線との接続部を2箇所設
けその接続部間に走査線ブリッジ部を設けることにより
、対向電極とのシ茸−ト箇所が走査線のどの部分で発生
しても、薄膜トランジスタの機能を損なわず修正できる
以下本発明の第3め実施例の薄膜トランジスタアレイに
ついて図面を参照しなが゛ら説明する。
第7図は本発明の第3の実施例を示すfil膜トランジ
スタアレイの部分平面構成図である。
同図において、1は走査線、10はブリッジ部でゲート
電極あるいはソース電極と接続されている。
上記のように構成された薄膜トランジスタアレイについ
てその動作を説明する。
第2の実施例での修正方法と同様に欠陥箇所を切り離す
が、切断箇所Aをブリッジ部とゲート電極あるいはソー
ス電極との接続部の右左片側を選択することによって第
2の実施例と同じ効果が得られる。
以上のように、走査線のブリッジ部とゲート電極あるい
はソース電極とが接続されており、接続部の両側のブリ
ッジ部に切断部分を設けたことによって切断箇所を少な
くして欠陥の修正ができる。
発明の効果 以上のように本発明は薄膜トランジスタアレイのl絵素
に対して走査線と信号線に1箇所以上のブリッジ部を設
けることにより、ライン抵抗を高くすることなく薄膜ト
ランジスタの欠陥による画像表示不良の軽減や、クロス
ショート、対向電極シッートによる不良を無くすること
ができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例における薄膜トランジス
タの平面構成図、第2図は第1図の斜視図、第3図は薄
膜トランジスタアレイをパネル化した後、走査線中央部
から長手方向に切断した断固、第8図は従来のIII)
ランジスタアレイの平面構成図である。 l・・・・・・走査線、2・・・・・・信号線、3・・
・・・・絶縁膜、4・・・・・・絵素電極、5・・・・
・・ドレイン電極、6・・・・・・ソース電極、7・・
・・・・ゲート電極、8・・・・・・半導体膜および絶
縁膜、9・・・・・・信号線ブリッジ部、10・・・・
・・走査線プリフジ部、1)・・・・・・基板、12・
・・・・・対向電極、13・・・・・・液晶。 代理人の氏名 弁理士 中尾敏男 はか1名f−−−之
itI!1( クー一−4に9紫に 第1図     3−虻株R笈 4−饋素實厭 5−−リドレ斗ソ貢ジ理版 6−、ノース ゲ 7−−−プ°−k17 δ−−4 *sbp ぴ* **y+xδ   7 第2図 13−シ娼 派                派転

Claims (4)

    【特許請求の範囲】
  1. (1)アクティブマトリクス方式表示装置用薄膜トラン
    ジスタアレイであって、1絵素に対して走査線と信号線
    に1箇所以上のブリッジ部を設けたことを特徴とする薄
    膜トランジスタアレイ。
  2. (2)走査線あるいは信号線のブリッジ部をレーザ光線
    によって切断できる出力が、走査線および信号線を切断
    できる出力より小さいことを特徴とする特許請求の範囲
    第(1)項記載の薄膜トランジスタアレイ。
  3. (3)走査線あるいは信号線と薄膜トランジスタのゲー
    ト電極あるいはソース電極との接続部が1トランジスタ
    に対して2箇所有し、前記2箇所の接続部の間に走査線
    あるいは信号線のブリッジ部を設けたことを特徴とする
    特許請求の範囲第(1)項または第(2)項記載の薄膜
    トランジスタアレイ。
  4. (4)走査線あるいは信号線のブリッジ部と薄膜トラン
    ジスタのゲート電極あるいはソース電極とが接続されて
    おり、前記接続部のブリッジ部両側に、切断部分を設け
    たことを特徴とする特許請求の範囲第(1)項または第
    (2)項記載の薄膜トランジスタアレイ。
JP62074671A 1987-03-27 1987-03-27 薄膜トランジスタアレイ Pending JPS63240527A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62074671A JPS63240527A (ja) 1987-03-27 1987-03-27 薄膜トランジスタアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62074671A JPS63240527A (ja) 1987-03-27 1987-03-27 薄膜トランジスタアレイ

Publications (1)

Publication Number Publication Date
JPS63240527A true JPS63240527A (ja) 1988-10-06

Family

ID=13553926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62074671A Pending JPS63240527A (ja) 1987-03-27 1987-03-27 薄膜トランジスタアレイ

Country Status (1)

Country Link
JP (1) JPS63240527A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09265113A (ja) * 1996-03-28 1997-10-07 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
JP2003177682A (ja) * 2001-09-05 2003-06-27 Konica Corp ディスプレイパネルおよびその製造方法
JP2011107260A (ja) * 2009-11-13 2011-06-02 Seiko Epson Corp 半導体装置用基板及びその製造方法、半導体装置並びに電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09265113A (ja) * 1996-03-28 1997-10-07 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
JP2003177682A (ja) * 2001-09-05 2003-06-27 Konica Corp ディスプレイパネルおよびその製造方法
JP2011107260A (ja) * 2009-11-13 2011-06-02 Seiko Epson Corp 半導体装置用基板及びその製造方法、半導体装置並びに電子機器

Similar Documents

Publication Publication Date Title
US5555001A (en) Redundant scheme for LCD display with integrated data driving circuit
JPH08320466A (ja) アクティブマトリクス基板及びその欠陥修正方法
JP3247799B2 (ja) 液晶表示パネルおよびその検査方法
US6380992B1 (en) Liquid crystal display device having a defective pad repair structure and method for making the same
US6297520B1 (en) Active matrix substrate and correcting method of structural defect thereof
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
JP3272166B2 (ja) 液晶表示装置の製造方法
JPS63240527A (ja) 薄膜トランジスタアレイ
JPH0667200A (ja) 液晶表示装置
JPH07199221A (ja) 液晶表示装置
JPH10268354A (ja) 液晶表示装置およびその断線修復方法
JPH06118909A (ja) アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法
JPS61243483A (ja) アクテイブマトリクス基板
JPH0381735A (ja) アクティブマトリクス型液晶表示パネル
JPS63225229A (ja) 薄膜トランジスタアレイ
JPH0470820A (ja) アクティブ・マトリックス型平板表示装置
JPH07301812A (ja) マトリクス型表示装置およびその断線修復方法
KR100719916B1 (ko) 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치
JPH03212620A (ja) アクティブマトリクス型液晶表示装置
JPH0711641B2 (ja) アクティブマトリックス基板
KR19990052415A (ko) 액정표시소자 및 그의 리페어방법
JPH0961852A (ja) 液晶画像表示装置およびその断線不良救済方法
JPH04149411A (ja) マトリクス型表示装置およびマトリクスアレイ基板の製造方法
JP2004053727A (ja) 液晶表示装置
JPH0268522A (ja) アクティブマトリックス基板