JPH0470820A - アクティブ・マトリックス型平板表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶表示装置などの平板表示装置に係り、とく
に、各表示素子にアクティブ素子を持ったアクティブ・
マトリックス型平板表示装置に関する。

従来の技術 従来のアクティブ・マトリックス型平板表示装置は主と
してテレビジョン用画像表示装置として実用化されてい
る。第４図に従来のアクティブ・マトリックス型平板表
示装置のデバイス等価回路図を示す。第４図に示すよう
に、従来のアクティブ・マトリックス型表示装！は表示
データ信号に対応した電圧を供給する信号電極ｌ、線順
次走査を行うための走査信号を供給する走査電極２、信
号電極１および走査電極２からの制御電圧により制御さ
れるアクティブ素子としての薄膜トランジスタ３および
表示素子４とで構成されている。なお、１画素は、１個
の薄膜トランジスタ３と１個の表示素子４からなる破線
で囲まれた部分５で構成される。

信号電極１および走査電極２はマトリックス状に配置さ
れ、これに対して薄膜トランジスタ３のソースは信号電
極１に、ゲートは走査電極２に接続されている。画像表
示は、表示データ信号に対応した電圧を各信号電極ｌを
介して各薄膜トランジスタ３のソースに供給するととも
に、選択された走査電極１を介して選択走査電圧を各薄
膜トランジスタ３のゲートに供給する。これにより、選
択走査電極上の各薄膜トランジスタ３は一斉にオンし、
各液晶表示素子４に表示データ信号に対応した電圧を充
電して画像情報が表示され、薄膜トランジスタ３のオフ
後もその情報は次の情報の来る１フレ一ム期間に渡って
保持される。このため、コントラストの良い優れた表示
品質の画像を表示することができる。ところで、１画素
が１個の液晶表示素子４に対して１個の薄膜トランジス
タ３で構成しているために、薄膜トランジスタ３のショ
ートやオープンといった欠陥が生した場合、液晶表示素
子４は正常な情報表示ができなくなり、致命的な画素欠
陥を発生してしまう。

一方、画素欠陥をできるだけ抑える方法として１画素に
対し複数のスイッチング素子を使用する冗長構成があり
、例えば特開昭６２−９１９９３号公報で開示されてい
る。これは、第５図に示すように１画素に対し直列接続
されたスイッチング素子を２＆ｌＩ、並列動作させて使
用する冗長構成である。第５図において、薄膜トランジ
スタ３１１３１２を直列接続した第１スインチング素子
３１０と、薄膜トランジスタ３２１．３２２を直列接続
した第２スイツチング素子３２０とで構成される。第５
図で、Ｓはソース、Ｇはゲート、Ｄはドレインを示して
いる。また、第１スイツチング素子３１０と第２スイツ
チング素子３２０の各ソースＳｔ、３３は信号電極１に
、各ゲートＧＩＧ２．Ｇ３．Ｇ４は走査電極２に、各ド
レインＤ２゜Ｄ４は表示素子４の画素電極９に共通接続
されている。画像表示に関する基本的動作は第４図の従
来例と同様である。第１スイツチング素子３１０と第２
スイ、チング素子３２０を並列接続させて表示素子４を
駆動させるので、冗長動作として（１）薄膜トランジス
タ３１１，３１２．３２１３２２のうち１個の薄膜トラ
ンジスタのオープン欠陥、（２）薄膜トランジスタ３１
１，３１２と薄膜トランジスタ３２１　３２２のいずれ
か一方での２個の薄膜トランジスタのオーブン欠陥、（
３）第１スイツチング素子３１０と第２スイツチング素
子３２０での各々１個の薄膜トランジスタのショート欠
陥に対して有効であった。

第６図に別の従来のアクティブ・マトリックス型平板表
示装置のデバイス等価回路を示す。第５図の従来例との
違いは、第１スイツチング素子３１０は画素電極９１を
介して表示素子４１を、第２のスイッチング素子３２０
は画素電極９２を介して表示素子４２を駆動した点であ
る。

発明が解決しようとする課題 このような従来の構成では、第１スイツチング素子３１
０と第２スイツチング素子３２０とで同時に薄膜トラン
ジスタのオーブン欠陥が生した場合、表示素子４は完全
にオープンとなり、画素欠陥を招くという問題点を有し
ていた。

本発明はかかる点に鑑み、１画素に対して複数の薄膜ト
ランジスタを直並列接続してスイッチング素子を構成す
ることにより、画素欠陥の発生を防止したアクティブ・
マトリックス型平板表示装置を提供することを目的とす
る。

課題を解決するための手段 この目的を達成するため、本発明アクティフマトリック
ス型平板表示装！は、マトリックス状に配列した信号電
極と走査電極と、各マトリックス内に配！されたスイッ
チング素子と表示画素で構成され前記スイッチング素子
は複数個のスイッチングトランジスタからなり、前記複
数個のスイッチングトランジスタは一体形成の直列接続
型スイッチング素子群からなる複数のスイッチング素子
群で構成するとともに、前記複数のスイッチング素子群
間で各スイッチングトランジスタの入力および出力端子
部を中間電極で接続して並列接続を行ったものである。

作用 この構成により、複数個のスイッチングトランジスタで
オーブン欠陥が生した場合、中間電極の接続により個々
のスイッチングトランジスタが並列接続されているので
、欠陥のないスイッチング素子群より表示素子への駆動
電圧の印加ができる。

一方、スイッチングトランジスタの複数個でショート欠
陥が生した場合、欠陥箇所のあるスイッチングトランジ
スタに接続された中間電極を切断することにより、正常
な表示を行うことができる。

実施例 第１図に本発明の第１の実施例のアクティブ・マトリッ
クス型平板表示装置のデバイス等価回路図を示す。本発
明の特徴は、第５図と同様な直列接続型の並列動作によ
る冗長構成において、共通接続されている薄膜トランジ
スタ３１１のドレインＤＩと薄膜トランジスタ３１２０
ソースＳ２、および共通接続されている薄膜トランジス
タ３２１のドレインＤ３と薄膜トランジスタ３２２のソ
ースＳ４との間に中間電極６が接続されていることであ
る。この構成により、薄膜トランジスタ３】１と薄膜ト
ランジスタ３２１は並列接続、薄膜トランジスタ３１２
と薄膜トランジスタ３２２も並列接続となり、第１スイ
ツチング素子３１０と第２スイツチング素子３２０は直
並列接続構成となる。また、中間電極６は後述するよう
に薄膜トランジスタの欠陥モードによっては、画素欠陥
の補修のためレーザ光線などによる溶断を行って、第１
スイツチング素子３１０と第２スインチング素子　３２
０を分離させることもできる。

以上のように構成されたこの実施例のアクティブ・マト
リックス型平板表示装置において、以下その動作を説明
する。薄膜トランジスタの欠陥個数が１または２個の場
合に対する表示状態を第５図の従来例と比較した結果を
第１表に示す。なお、各ｙｌ薄膜トランジスタ１１．３
１２．３２１゜３２２はＴｒｉ、Ｔｒ２．Ｔｒ３．Ｔｒ
４とし、ＯＰはオーブン欠陥、ＳＨはショート欠陥を示
している。そして、各状態は、○（正常）、×（不良）
、△（補修による中間電極６のオーブンで正常）で示し
ている。

（以　下　余　白） 第１表 冗長構成の比較（１画素−１表示素子）第１表の結果か
ら明らかなように、本実施例では１個の薄膜トランジス
タの欠陥については従来と同等、１個の薄膜トランジス
タの欠陥についてはオープン欠陥に対して有利であり、
また、ンヨート欠陥についても中間電極６を補修のため
レーザ光線などによる溶断を行ってオープンにすること
により従来と同等にできる。このことからも従来の冗長
構成に比べ、総合的に優れている。

第２図は、第１の実施例における冗長構成のデバイス・
パターン図の一例を示したものである。

信号電極１と走査電極２との交差部は絶縁層７により絶
縁されており、第１スイツチング素子３１０の薄膜トラ
ンジスタ３１１．３１２はチャンネル層８１により形成
され、第２スインチング素子３２０の薄膜トランジスタ
３２１．３２２はチャンネル層８２により形成される。

サブ走査電極２１０．２２０は走査電極２に対して櫛形
に配置されサブ走査電極２１０は薄膜トランジスタ３１
１．３２１のゲート電極となり、サブ走査電極２２０は
薄膜トランジスタ３１２，３２２のゲート電極となる。

第１スイツチング素子３１０と第２スイツチング素子３
２０は、一定の距離をおいて中間電極６により接続され
る。薄膜トランジスタの欠陥モードにより、補修の必要
性があるときには、中間電極６の溶断などによるオーブ
ンで薄膜トランジスタなどに影響のでないパッチング印
の中央部を補修部６０としている。

第３図に本発明の第２の実施例のアクティブ・マトリッ
クス型平板表示装置のデバイス等価回路図を示す。第１
の実施例との違いは、第１スイ。

チング素子３１０は画素電極９１を介して表示素子４１
を、第２スインチング素子３２０は画素電極９２を介し
て表示素子４２を駆動した点である。

以上のように構成された第２の実施例のアクティブ・マ
トリックス型平板表示装宜について、以下その動作を説
明する。１画素を表示素子４１゜４２の２個で構成した
場合について、第６図の従来例と第２の実施例とを比較
したのが第２表である。

第２表 冗長構成の比較（１画素＝２表示素子）（但し、 ムは１／２画素分のみ表示可能を示す。

第２表の結果から明らかなように、第２の実施例では１
個の薄膜トランジスタの欠陥について表示欠陥が生しな
い。また、２個の薄膜トランジスタの欠陥についても２
画素欠陥に抑えれるなど、従来に比べて有利である。１
／２画素欠陥まで許容できるとすれば、実施例の方が冗
長度および表示品質から見て、優れているといえる。

なお、本実施例においては、スイッチング素子３１０．
３２０を２個の直列接続型薄膜トランジスタで構成して
、中間電極６で並列接続した構成で示したが、基本的に
は一体化された複数個の直列接続型薄膜トランジスタか
らなるスイッチング素子を複数個並べ、各スイッチング
素子間で複数の中間電極を配置する構成を取ればよい。

第１スイツチング素子３１０と第２スインチング素子３
２０のソースＳｌ、Ｓ３は信号電極ｌ、ゲートＧｌ、Ｇ
２．Ｇ３．Ｇ４は走査電極２といった同一電極に接続し
ているが、マトリックス状に配置されている隣接した電
極（例えば、左右の信号電極および上下の走査電極）に
第１スイッチング素子３１０のソースＳ１とゲー１−Ｇ
１．Ｇ２および第２スイツチング素子３２０のソースＳ
３とゲートＧ３．Ｇ４を分離して接続してもよい。また
、１画素−２表示素子の構成は、第３図では信号電極１
と走査電極２に囲まれた領域内での構成をとっているが
、信号電極１を対称とした上下での分割構成や走査電極
２を対称とした上下での分割構成であってもよい。かつ
、１画素−２表示素子の構成に限らず、１画素＝Ｎ表示
素子の構成も可能である。ここでの実施例では、表示素
子として液晶表示素子を例にのべたが、これに限らず、
エレクトロルミネンセント表示装置（ＥＬＤ）、プラズ
マ表示装置（ＦＤＰ）などを含めアクティブマトリック
ス型で構成できる表示装置であれば、本発明が有効であ
ることはいうまでもない。

発明の効果 以上の実施例の説明からも明らかなように本発明によれ
ば、複数個の直列接続型薄膜トランジスタからなるスイ
ッチング素子群を中間電極を介して並列接続構成をする
ことにより、薄膜トランジスタの欠陥に起因した画素表
示の不良を防止できるため、高品質な表示画像が得られ
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例のアクティフマトリノク
ス型平板表示装置のデバイス等価回路図、第２図は同冗
長構成のデバイス　パターン図、第３図は本発明の第２
の実施例のアクティブ・マトリックス型平板表示装置の
デバイス等価回路図、第４図は従来例のアクティブ・マ
トリックス型平板表示装置のデバイス等価回路図、第５
図は従来例の冗長構成のアクティブ・マトリックス型平
板表示装置のデバイス等価回路図、第６図は従来のアク
ティブ・マトリックス型平板表示装置のデバイス等価回
路図である。 ■・・・・・信号電極、２，２１．２２・・・・・・走
査電極、２１０．２２０・・・・・・サブ走査電極、３
１１３１２．３２１．３２２・・・・・・薄膜トランジ
スタ、４．４１．４２・・・・・・表示素子、６・・・
・・・中間電極、６０・・・・・・補修部、８１．８２
・・・・・チャンフル層、９．９１．９２・・・・・・
画素電極。 ＠　２　図 すフ建貸１［トに １−化３炙礒 牛−・−表示索引 ｇ−４間貫躇 ９−−一立ｔｔｔｖＭ

Claims (4)

【特許請求の範囲】
1. （１）マトリックス状に配列した信号電極と走査電極と
   、各マトリックス内に配置されたスイッチング素子と表
   示画素で構成されるアクティブ・マトリックス型平板表
   示装置であって、前記スイッチング素子は複数個のスイ
   ッチングトランジスタからなり、前記複数個のスイッチ
   ングトランジスタは一体形成の直列接続型スイッチング
   素子群からなる複数のスイッチング素子群で構成すると
   ともに、前記複数のスイッチング素子群間で各スイッチ
   ングトランジスタの入力および出力端子部を中間電極で
   接続して並列接続を行ったアクティブ・マトリックス型
   平板表示装置。
2. （２）中間電極の切断により補修を行う請求項１記載の
   アクティブ・マトリックス型平板表示装置。
3. （３）１つの表示素子に対して、複数のスイッチング素
   子群の最終出力を共通に接続させた請求項１記載のアク
   ティブ・マトリックス型平板表示装置。
4. （４）複数に分割された表示素子に対して、複数のスイ
   ッチング素子群の最終出力を複数ブロックで共通化また
   は独立して接続させた請求項１記載のアクティブ・マト
   リックス型平板表示装置。