JPS63238630A - マイクロプロセツサの割込み制御装置 - Google Patents
マイクロプロセツサの割込み制御装置Info
- Publication number
- JPS63238630A JPS63238630A JP62070481A JP7048187A JPS63238630A JP S63238630 A JPS63238630 A JP S63238630A JP 62070481 A JP62070481 A JP 62070481A JP 7048187 A JP7048187 A JP 7048187A JP S63238630 A JPS63238630 A JP S63238630A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- priority
- request
- signal
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000013138 pruning Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、マイクロプロセッサの割込みをその優先度
にしたがって処理するマイクロプロセッサ°の刈込み制
御装百に関する。
にしたがって処理するマイクロプロセッサ°の刈込み制
御装百に関する。
(従来の技術)
通常用いられているマイクロプロセラVにあっては、マ
イクロプロセッサの外部あるいは内部からの要求にした
がって複数の割込み要求を、各々の重要性、M急性に応
じた優先度にしたがって処理している。
イクロプロセッサの外部あるいは内部からの要求にした
がって複数の割込み要求を、各々の重要性、M急性に応
じた優先度にしたがって処理している。
第4図はフイク[Jブ[Jセラ丈が複数の割込み要求を
処理するための構成を示J図である。同図において、マ
イクロプロセッサ1は、複数の割込み要求を受ける割込
みυj御回路2から供給されるv1込み優先度信号にし
たがって、割込み要求を処理している。
処理するための構成を示J図である。同図において、マ
イクロプロセッサ1は、複数の割込み要求を受ける割込
みυj御回路2から供給されるv1込み優先度信号にし
たがって、割込み要求を処理している。
各々の割込み要求を示す複数の割込み要求信号が割込み
制御回路2に与えられると、割込みfilltl11回
路2では与えられた割込み要求の中から最ム優先度の高
い割込み要求の優先度を示す割込み優先)n信号をマイ
クロブロセッ−91に与える。マイクロブ[1セツザ1
はこの7.+1込み優先度信号を受けて、割込み要求が
処理すべき優先度であるか否かを、マイクロプロセッサ
1の内部に設けられている制御レジスタ(図示せず)の
割込み優先制御2IIフィールド(マスク)の情報にも
とづいて判gyiする。判断の結果、処理すべき優先度
でないと判f9iされると、割込み要求は、マイクロプ
ロセッサ1内で処理されているプログラムの都合によっ
てマスクの情報が割込み要求の優先度に変化するま゛C
処理されずに持たされていた。
制御回路2に与えられると、割込みfilltl11回
路2では与えられた割込み要求の中から最ム優先度の高
い割込み要求の優先度を示す割込み優先)n信号をマイ
クロブロセッ−91に与える。マイクロブ[1セツザ1
はこの7.+1込み優先度信号を受けて、割込み要求が
処理すべき優先度であるか否かを、マイクロプロセッサ
1の内部に設けられている制御レジスタ(図示せず)の
割込み優先制御2IIフィールド(マスク)の情報にも
とづいて判gyiする。判断の結果、処理すべき優先度
でないと判f9iされると、割込み要求は、マイクロプ
ロセッサ1内で処理されているプログラムの都合によっ
てマスクの情報が割込み要求の優先度に変化するま゛C
処理されずに持たされていた。
そして、マスクの情報が割込み要求の優先度に変化する
と、割込み要求が実行処理され、処理が終了するまで次
の割込み要求は受けつ()られなかった。
と、割込み要求が実行処理され、処理が終了するまで次
の割込み要求は受けつ()られなかった。
(発明が解決しようとする問題点)
以上説明したように、従来のマイクロブL」セラ量すの
割込み処理においては、割込み要求に応じた割込み優先
度信号が一度マイクロブ[1ゼツサ1に与えられると、
この割込み優先度信号に対応した7;’11込み要求が
実行処理されるまで、次の割込み要求は受けつけられな
かった。
割込み処理においては、割込み要求に応じた割込み優先
度信号が一度マイクロブ[1ゼツサ1に与えられると、
この割込み優先度信号に対応した7;’11込み要求が
実行処理されるまで、次の割込み要求は受けつけられな
かった。
すなわち、割込み要求が持たされている間に、このv1
込み要求よりも高い優先度の割込み要求を示す割込み要
求信号が割込み制御回路2に与えられても、割込み制御
回路2はこの割込み要求信号に応じて割込み優先度信号
を変化させることができず、持たされている割込み要求
が実行処理されるまで優先度の高い割込み要求は受けつ
けられなかった。
込み要求よりも高い優先度の割込み要求を示す割込み要
求信号が割込み制御回路2に与えられても、割込み制御
回路2はこの割込み要求信号に応じて割込み優先度信号
を変化させることができず、持たされている割込み要求
が実行処理されるまで優先度の高い割込み要求は受けつ
けられなかった。
したがって、従来のマイクロプロセッサ−の割込み処理
にあっては、割込み要求を優先度にしだがってリアルタ
イムに処理するこができないという問題があった。
にあっては、割込み要求を優先度にしだがってリアルタ
イムに処理するこができないという問題があった。
そこで、この発明は、上記に鑑みてなされたーしのであ
り、その目的とするところは、割込み要求をその優先度
にしたがってリアルタイムに実行処理することができる
マイクロプロセッサの割込みit、IJ aII Hf
fiを提供することにある。
り、その目的とするところは、割込み要求をその優先度
にしたがってリアルタイムに実行処理することができる
マイクロプロセッサの割込みit、IJ aII Hf
fiを提供することにある。
[発明の構成]
(問題点を解決するための手段)
上記目的を達成するために、この発明は、複数の割込み
要求の中から最も優先度の高い割込み要求を選択してそ
の優先度を出力する割込み制御手段と、この割込み制御
手段によって選択#Iyれた割込み要求の優先度と割込
み要求が実行処理されるか否かの優先度を示すマスク情
報とを比較する比較手段と、前記割込み1lltll1
手段から割込み要求の優先度が出力されているか否かを
検出り″る検出手段と、前記比較手段の比較結果で選択
された割込み要求の優先度がマスク情報の優先度よりも
低い場合は、前記割込み制御手段の出力を停止させてr
Irf記検出手段により前記割込みu制御手段の出力の
停止1−が検出されると、再度複数の割込み要求の中か
ら最も優先度の高い割込み要求を前記割込みI制御手段
に選択させてその優先度を出力さくq、 一方、選択さ
れた割込み要求の優先度がマスク情報の優先度よりも高
いか等しい場合には、選択された割込み要求の実行を指
令する判断手段とから構成されている。
要求の中から最も優先度の高い割込み要求を選択してそ
の優先度を出力する割込み制御手段と、この割込み制御
手段によって選択#Iyれた割込み要求の優先度と割込
み要求が実行処理されるか否かの優先度を示すマスク情
報とを比較する比較手段と、前記割込み1lltll1
手段から割込み要求の優先度が出力されているか否かを
検出り″る検出手段と、前記比較手段の比較結果で選択
された割込み要求の優先度がマスク情報の優先度よりも
低い場合は、前記割込み制御手段の出力を停止させてr
Irf記検出手段により前記割込みu制御手段の出力の
停止1−が検出されると、再度複数の割込み要求の中か
ら最も優先度の高い割込み要求を前記割込みI制御手段
に選択させてその優先度を出力さくq、 一方、選択さ
れた割込み要求の優先度がマスク情報の優先度よりも高
いか等しい場合には、選択された割込み要求の実行を指
令する判断手段とから構成されている。
(作用)
この発明のマイクロプロセッサの割込み制御装置におい
ては、複数の割込み要求の中から実行しようとする割込
み要求の優先度が割込み要求を実(j処理すべきか否か
を示す優先度よりも低・い場合に、この割込み要求を実
行せず、再度複数の割込み要求の中から最も優先度の高
い割込み要求を与えるようにしている。
ては、複数の割込み要求の中から実行しようとする割込
み要求の優先度が割込み要求を実(j処理すべきか否か
を示す優先度よりも低・い場合に、この割込み要求を実
行せず、再度複数の割込み要求の中から最も優先度の高
い割込み要求を与えるようにしている。
(実施例)
以下、図面を用いてこの発明の一実施例を説明する。
第1図はこの発明の一実施例に係るマイクロブ0セツサ
の割込み制御装置の構成を示すブロック図である。同図
に示すマイクロプロセッサの割込み!II御装買は、割
込み制御回路3と割込み処理を行なうマイクロプロセッ
サ4とから構成されている。
の割込み制御装置の構成を示すブロック図である。同図
に示すマイクロプロセッサの割込み!II御装買は、割
込み制御回路3と割込み処理を行なうマイクロプロセッ
サ4とから構成されている。
割込み制御回路3は、複数の割込み要求信号を受けて、
各々の割込み要求信号の中で最も処理優先度の高い割込
み要求信号を選択して、この割込み要求信号の優先度を
示す割込み優先度信号をマイクロプロセッサ4に与える
ものである。さらに、この割込み制御回路3は、マイク
ロブ【−1L?ツサ1から与えられる割込み優先度不足
信号を受けると、それまでマイクロプロセッサ4に与え
ていた割込み優先度信号のマイクロプロセッサ4への供
給を停止する。
各々の割込み要求信号の中で最も処理優先度の高い割込
み要求信号を選択して、この割込み要求信号の優先度を
示す割込み優先度信号をマイクロプロセッサ4に与える
ものである。さらに、この割込み制御回路3は、マイク
ロブ【−1L?ツサ1から与えられる割込み優先度不足
信号を受けると、それまでマイクロプロセッサ4に与え
ていた割込み優先度信号のマイクロプロセッサ4への供
給を停止する。
マイクロブo tフサ4は、割込み1iIlt211回
路3から与えられる割込み優先度信号に応じて、この信
号に対応した割込み要求を実行処理すべきか否かを判断
し、判断の結果、実行する場合には割込み発生信号をマ
イクロプロセッサ4の制御部(図示せず)に出力し、実
行しない場合には割込み優先度不足信すを割込みυ16
11回路3に与えるものである。
路3から与えられる割込み優先度信号に応じて、この信
号に対応した割込み要求を実行処理すべきか否かを判断
し、判断の結果、実行する場合には割込み発生信号をマ
イクロプロセッサ4の制御部(図示せず)に出力し、実
行しない場合には割込み優先度不足信すを割込みυ16
11回路3に与えるものである。
第2図はマイクロプロセッサ3の割込み制御を行なう要
部の構成を示すブロック図である。同図にJ3いて、マ
イクロプロセッサ4は、割込み優先度レジスタ5、制御
レジスタ6、比較回路7、割込み有無検出回路8、割込
み信号発生回路9を備えている。
部の構成を示すブロック図である。同図にJ3いて、マ
イクロプロセッサ4は、割込み優先度レジスタ5、制御
レジスタ6、比較回路7、割込み有無検出回路8、割込
み信号発生回路9を備えている。
割込み優先度レジスタ(IPR>5は、割込み制御回路
3から与えられる割込み優先度信号を受けて、この信号
をクロック信号に同期して取り込み格納保持するもので
ある。格納保持された割込み優先度信号は比較回路7及
び割込み有無検出回路8に与えられる。
3から与えられる割込み優先度信号を受けて、この信号
をクロック信号に同期して取り込み格納保持するもので
ある。格納保持された割込み優先度信号は比較回路7及
び割込み有無検出回路8に与えられる。
制御レジスタ6は、割込み制御フィールド(マスク)を
有しており、この割込み制御フィールドには、マイクロ
プロセッサ4が割込み要求を実行するか否かを判断する
割込み優先度の情報(以下「マスク情報」と呼ぶ)が格
納されており、このマスク情報は比較回路7に与えられ
る。また、このマスク情報は、マイクロプロセッサ4で
処理されるプログラムの実行等により変化するものであ
る。
有しており、この割込み制御フィールドには、マイクロ
プロセッサ4が割込み要求を実行するか否かを判断する
割込み優先度の情報(以下「マスク情報」と呼ぶ)が格
納されており、このマスク情報は比較回路7に与えられ
る。また、このマスク情報は、マイクロプロセッサ4で
処理されるプログラムの実行等により変化するものであ
る。
比較回路7は、制御レジスタ6から与えられる□ マ
スク情報と割込み優先度レジスタ5から与えられる割込
み優先度信号を受けて、これらを比較するものであり、
この比較結果は割込み信号発生回路9に与えられる。
スク情報と割込み優先度レジスタ5から与えられる割込
み優先度信号を受けて、これらを比較するものであり、
この比較結果は割込み信号発生回路9に与えられる。
割込み有無検出回路8は、割込み優先度信号が割込み制
御回路3から割込み優先度レジスタ5に出力されている
か否かを検出するものであり、この検出結果は割込み信
号発生回路9に与えられる。
御回路3から割込み優先度レジスタ5に出力されている
か否かを検出するものであり、この検出結果は割込み信
号発生回路9に与えられる。
割込み信号発生回路9は、比較回路7から与えられる比
較結果と割込み有無検出回路8から与えられる検出結果
にしたがって、割込み要求を実行する場合には割込み発
生信号を出力し、割込み要求を実行しない場合には割込
み優先度不足信号を出ツノするものである。
較結果と割込み有無検出回路8から与えられる検出結果
にしたがって、割込み要求を実行する場合には割込み発
生信号を出力し、割込み要求を実行しない場合には割込
み優先度不足信号を出ツノするものである。
すなわら、割込み優先度信号が割込み優先度レジスタ5
から割込み有無検出回路8に与えられて、割込み優先度
信号が出力されていることが割込み信号発生回路9に示
されている状態において、マスク情報と割込み優先度信
号が比較回路7によって比較され、割込み優先度信号の
値がマスク情報の値よりも小さい場合には、割込み信号
発生回路9、はこの比較結果を受けて、割込み要求が処
理すべき優先度よりも低いと判断し、割込み優先度不足
信号を割込み制御回路3に与えられる。
から割込み有無検出回路8に与えられて、割込み優先度
信号が出力されていることが割込み信号発生回路9に示
されている状態において、マスク情報と割込み優先度信
号が比較回路7によって比較され、割込み優先度信号の
値がマスク情報の値よりも小さい場合には、割込み信号
発生回路9、はこの比較結果を受けて、割込み要求が処
理すべき優先度よりも低いと判断し、割込み優先度不足
信号を割込み制御回路3に与えられる。
一方、割込み優先度信号の値がマスク情報の値よりも大
きいかあるいは等しい場合には、割込み信号発生回路9
はこの割込み優先度信号に対応した割込み要求が処理す
べき優先度よりも古いと判断し、割込み発生信号を出力
する。
きいかあるいは等しい場合には、割込み信号発生回路9
はこの割込み優先度信号に対応した割込み要求が処理す
べき優先度よりも古いと判断し、割込み発生信号を出力
する。
また、割込み信号発生回路9は、割込み有無検出回路8
によって割込み優先度信号が出力されていないことが検
出されると、割込み発生信号及び割込み優先度不足信号
の出力を停止する。
によって割込み優先度信号が出力されていないことが検
出されると、割込み発生信号及び割込み優先度不足信号
の出力を停止する。
以上説明したように、この発明の一実施例は構成されて
J3す、次にこの実施例の作用を第3図に示すタイミン
グチャートを参照して説明する。
J3す、次にこの実施例の作用を第3図に示すタイミン
グチャートを参照して説明する。
複数の割込み要求信号が割込み制御回路3に与えられる
と、割込み制御回路3によって、各々の割込み要求信号
の中で最も優先度の高い割込み要求信号が選択されて、
この割込み要求信号の優先度を示す割込み優先度信号が
、第3図に示すように、クロック信号に同期してマイク
ロプロセッサ4の割込み優先度レジスタ5に取込まれて
格納される。格納された割込み優先度信号は比較回路7
に与えられるとともに、割込み有無検出回路8によって
検出され、割込み優先度信号が出力されていることが割
込み信号発生回路9に示される。
と、割込み制御回路3によって、各々の割込み要求信号
の中で最も優先度の高い割込み要求信号が選択されて、
この割込み要求信号の優先度を示す割込み優先度信号が
、第3図に示すように、クロック信号に同期してマイク
ロプロセッサ4の割込み優先度レジスタ5に取込まれて
格納される。格納された割込み優先度信号は比較回路7
に与えられるとともに、割込み有無検出回路8によって
検出され、割込み優先度信号が出力されていることが割
込み信号発生回路9に示される。
一方、割込み優先度信号は比較回路7によってマスク情
報と比較され、割込み優先度信号の値がマスク情報の値
よりも小さいとすると、割込み処理は行なわれず、割込
み優先度不足信号が割込みill W回路3に与えられ
る。
報と比較され、割込み優先度信号の値がマスク情報の値
よりも小さいとすると、割込み処理は行なわれず、割込
み優先度不足信号が割込みill W回路3に与えられ
る。
これにより、割込み優先度信号の割込み優先度レジスタ
5への出力は停止される。割込み優先度信号が出力され
なくなると、このことがυj込み゛有無検出回路8によ
って検出されて、割込み優先度信号が出力されていない
ことが割込み信号発生回路9に示され、割込み優先度不
足信号が割込み制御回路3に出力されなくなる。
5への出力は停止される。割込み優先度信号が出力され
なくなると、このことがυj込み゛有無検出回路8によ
って検出されて、割込み優先度信号が出力されていない
ことが割込み信号発生回路9に示され、割込み優先度不
足信号が割込み制御回路3に出力されなくなる。
割込み優先度不足信号が割込みt、11 I11回路3
に与えられなくなると、第3図に示すように、この時点
で割込み制御回路3に与えられている割込み要求信号の
中から最も優先度の高い割込み要求信号の割込み優先度
信号が再び割込み優先度レジスタ5に与えられる。
に与えられなくなると、第3図に示すように、この時点
で割込み制御回路3に与えられている割込み要求信号の
中から最も優先度の高い割込み要求信号の割込み優先度
信号が再び割込み優先度レジスタ5に与えられる。
この割込み優先度信号は、上述したと同様にマスク情報
と比較され、この優先度信号の値がマスク情報の値より
も大きいかあるいは等しいとすると、第3図に示すよう
に、割込み発生信号が割込み信号発生回路9から出力さ
れて、マイクロプロセッサ−4において割込み処理が実
行される。
と比較され、この優先度信号の値がマスク情報の値より
も大きいかあるいは等しいとすると、第3図に示すよう
に、割込み発生信号が割込み信号発生回路9から出力さ
れて、マイクロプロセッサ−4において割込み処理が実
行される。
このように、割込み要求の優先度がマスク情報よりも小
ざい場合には、K’l込み要求を従来のようにマスク情
報が変化して割込み要求が実行されるまで待たせず、再
度、割込み制御回路3に与えられている割込み要求信号
の中から最も優先度の高い割込み要求信号をマイクロプ
ロセッサ4に与えるようにしているので、常に優先度の
^い割込み要求から順に実行処理されるようになる。
ざい場合には、K’l込み要求を従来のようにマスク情
報が変化して割込み要求が実行されるまで待たせず、再
度、割込み制御回路3に与えられている割込み要求信号
の中から最も優先度の高い割込み要求信号をマイクロプ
ロセッサ4に与えるようにしているので、常に優先度の
^い割込み要求から順に実行処理されるようになる。
[発明の効果]
以上説明したように、この発明によれば、実行しようと
する割込み要求の優先度が、割込み要求を実行処理すべ
きか否かを示す優先度よりも低い場合に、再度複数の割
込み要求の中から最も優先度の高い割込み要求を選択す
るようにしたので、割込み要求の実行終了を待つことな
く、優先度の高い割込み要求を順次実行処理できるよう
になる。
する割込み要求の優先度が、割込み要求を実行処理すべ
きか否かを示す優先度よりも低い場合に、再度複数の割
込み要求の中から最も優先度の高い割込み要求を選択す
るようにしたので、割込み要求の実行終了を待つことな
く、優先度の高い割込み要求を順次実行処理できるよう
になる。
したがって、複数の割込み要求を各々の優先度にしたが
ってリアルタイムに実行処理するマイクロプロセッサの
割込み制御装置を提供することができる。
ってリアルタイムに実行処理するマイクロプロセッサの
割込み制御装置を提供することができる。
第1図はこの発明の一実施例に係るマイクロプロセッサ
の割込み制御a装置の構成を示ずブロック図、第2図は
第1図のマイクロプロセッサの要部構成を示すブロック
図、第3図は第1図のタイミングチャート図、第4図は
従来のマイクロプロセッサの割込み制御を行なうための
構成を示ず図である。 (図の主要な部分を表わす符号の説明)3・・・割込み
υ1111回路 4・・・マイクロプロセッサ 7・・・比較回路 8・・・割込み有無検出回路 9・・・割込み信号発生回路
の割込み制御a装置の構成を示ずブロック図、第2図は
第1図のマイクロプロセッサの要部構成を示すブロック
図、第3図は第1図のタイミングチャート図、第4図は
従来のマイクロプロセッサの割込み制御を行なうための
構成を示ず図である。 (図の主要な部分を表わす符号の説明)3・・・割込み
υ1111回路 4・・・マイクロプロセッサ 7・・・比較回路 8・・・割込み有無検出回路 9・・・割込み信号発生回路
Claims (1)
- 【特許請求の範囲】 複数の割込み要求の中から最も優先度の高い割込み要求
を選択してその優先度を出力する割込み制御手段と、 この割込み制御手段によって選択された割込み要求の優
先度と割込み要求が実行処理されるか否かの優先度を示
すマスク情報とを比較する比較手段と、 前記割込み制御手段から割込み要求の優先度が出力され
ているか否かを検出する検出手段と、前記比較手段の比
較結果で選択された割込み要求の優先度がマスク情報の
優先度よりも低い場合は、前記割込み制御手段の出力を
停止させて前記検出手段により前記割込み制御手段の出
力の停止が検出されると、再度複数の割込み要求の中か
ら最も優先度の高い割込み要求を前記割込み制御手段に
選択させてその優先度を出力させ、一方、選択された割
込み要求の優先度がマスク情報の優先度よりも高いか等
しい場合には、選択された割込み要求の実行を指令する
判断手段と、 を有することを特徴とするマイクロプロセッサの割込み
制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62070481A JPS63238630A (ja) | 1987-03-26 | 1987-03-26 | マイクロプロセツサの割込み制御装置 |
US07/684,466 US5163152A (en) | 1987-03-26 | 1991-04-11 | Interrupt control apparatus for a microprocessor providing real time priority processing of interrupt requests |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62070481A JPS63238630A (ja) | 1987-03-26 | 1987-03-26 | マイクロプロセツサの割込み制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63238630A true JPS63238630A (ja) | 1988-10-04 |
JPH0454255B2 JPH0454255B2 (ja) | 1992-08-28 |
Family
ID=13432755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62070481A Granted JPS63238630A (ja) | 1987-03-26 | 1987-03-26 | マイクロプロセツサの割込み制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5163152A (ja) |
JP (1) | JPS63238630A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0322142A (ja) * | 1989-06-20 | 1991-01-30 | Matsushita Electric Ind Co Ltd | マイクロプロセッサの割込み制御装置 |
JPH05233318A (ja) * | 1992-02-18 | 1993-09-10 | Nec Corp | マイクロプロセッサ |
JP2007299128A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | 割り込み制御回路及び割り込み制御方法 |
JP2012094152A (ja) * | 2011-10-31 | 2012-05-17 | Renesas Electronics Corp | マルチプロセッサシステム及び割り込み制御方法 |
JP2020535512A (ja) * | 2017-09-29 | 2020-12-03 | エイアールエム リミテッド | 例外マスク更新命令後のトランザクションの非アボート処理の許可 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68925615T2 (de) * | 1988-11-10 | 1996-09-12 | Motorola Inc | Digitalrechnersystem mit Niederstromverbrauchmodus |
KR950014373B1 (ko) * | 1990-11-02 | 1995-11-25 | 니뽄 덴끼 가부시끼 가이샤 | 인터럽트 제어기 |
GB2257549B (en) * | 1991-07-06 | 1995-05-03 | Motorola Israel Ltd | Modular data/control equipment |
JP3171925B2 (ja) * | 1992-04-30 | 2001-06-04 | 株式会社日立製作所 | データ処理装置 |
US5438677A (en) * | 1992-08-17 | 1995-08-01 | Intel Corporation | Mutual exclusion for computer system |
US5659759A (en) * | 1992-09-21 | 1997-08-19 | Kabushiki Kaisha Toshiba | Data processing device having improved interrupt controller to process interrupts of different priority levels |
JPH06161779A (ja) * | 1992-11-17 | 1994-06-10 | Fujitsu Ltd | データ処理装置の割込み制御方式 |
US6003109A (en) * | 1997-08-15 | 1999-12-14 | Lsi Logic Corporation | Method and apparatus for processing interrupts in a data processing system |
US6356354B1 (en) | 1998-09-18 | 2002-03-12 | Hewlett-Packard Co. | System having an arithmetic-logic circuit for determining the maximum or minimum of a plurality of codes |
JP3241332B2 (ja) * | 1998-10-27 | 2001-12-25 | 日本電気株式会社 | 無線携帯端末のノイズ低減方法 |
US6760799B1 (en) * | 1999-09-30 | 2004-07-06 | Intel Corporation | Reduced networking interrupts |
US6842812B1 (en) * | 2000-11-02 | 2005-01-11 | Intel Corporation | Event handling |
JP4731126B2 (ja) * | 2004-03-30 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 割り込み制御回路 |
US9208109B2 (en) * | 2011-06-01 | 2015-12-08 | Altera Corporation | Memory controllers with dynamic port priority assignment capabilities |
CN105302640B (zh) * | 2015-11-18 | 2018-11-23 | 中工科安科技有限公司 | 一种时间片的管理与控制装置及其管理与控制方法 |
CN111752877A (zh) * | 2019-03-27 | 2020-10-09 | 阿里巴巴集团控股有限公司 | 一种处理器及其中的中断控制器 |
CN112559403B (zh) * | 2019-09-25 | 2024-05-03 | 阿里巴巴集团控股有限公司 | 一种处理器及其中的中断控制器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3290658A (en) * | 1963-12-11 | 1966-12-06 | Rca Corp | Electronic computer with interrupt facility |
GB1397438A (en) * | 1971-10-27 | 1975-06-11 | Ibm | Data processing system |
US4004283A (en) * | 1974-10-30 | 1977-01-18 | Motorola, Inc. | Multiple interrupt microprocessor system |
US4056847A (en) * | 1976-08-04 | 1977-11-01 | Rca Corporation | Priority vector interrupt system |
DE2659662C3 (de) * | 1976-12-30 | 1981-10-08 | Ibm Deutschland Gmbh, 7000 Stuttgart | Prioritätsstufengesteuerte Unterbrechungseinrichtung |
US4200912A (en) * | 1978-07-31 | 1980-04-29 | Motorola, Inc. | Processor interrupt system |
US4484271A (en) * | 1979-01-31 | 1984-11-20 | Honeywell Information Systems Inc. | Microprogrammed system having hardware interrupt apparatus |
IT1193650B (it) * | 1983-01-31 | 1988-07-21 | Honeywell Inf Systems | Apparato di interruzione ad affidabilita' accresciuta |
US4807117A (en) * | 1983-07-19 | 1989-02-21 | Nec Corporation | Interruption control apparatus |
US4779195A (en) * | 1985-06-28 | 1988-10-18 | Hewlett-Packard Company | Interrupt system using masking register in processor for selectively establishing device eligibility to interrupt a particular processor |
-
1987
- 1987-03-26 JP JP62070481A patent/JPS63238630A/ja active Granted
-
1991
- 1991-04-11 US US07/684,466 patent/US5163152A/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0322142A (ja) * | 1989-06-20 | 1991-01-30 | Matsushita Electric Ind Co Ltd | マイクロプロセッサの割込み制御装置 |
JPH05233318A (ja) * | 1992-02-18 | 1993-09-10 | Nec Corp | マイクロプロセッサ |
JP2007299128A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | 割り込み制御回路及び割り込み制御方法 |
JP2012094152A (ja) * | 2011-10-31 | 2012-05-17 | Renesas Electronics Corp | マルチプロセッサシステム及び割り込み制御方法 |
JP2020535512A (ja) * | 2017-09-29 | 2020-12-03 | エイアールエム リミテッド | 例外マスク更新命令後のトランザクションの非アボート処理の許可 |
Also Published As
Publication number | Publication date |
---|---|
JPH0454255B2 (ja) | 1992-08-28 |
US5163152A (en) | 1992-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63238630A (ja) | マイクロプロセツサの割込み制御装置 | |
JPH0573296A (ja) | マイクロコンピユータ | |
JP3308813B2 (ja) | プログラマブルコントローラ | |
EP0422246A1 (en) | Programmable controller | |
JPH10207716A (ja) | 割り込みマスク制御方式 | |
JPH04211839A (ja) | 割込みコントローラ | |
JPS60168240A (ja) | 割込処理回路 | |
JPS6217842A (ja) | プログラム管理方法 | |
JPH03167633A (ja) | 割り込みプログラム管理方法 | |
JPS6063662A (ja) | マルチプロセツサシステム | |
JPH04195638A (ja) | 半導体集積回路 | |
JPS61187044A (ja) | 情報処理装置 | |
JPH01217521A (ja) | 割込み制御回路 | |
JPH0744400A (ja) | 割り込みコントローラ | |
JPH03191459A (ja) | 割り込み応答処理装置 | |
JPS62117054A (ja) | 入出力装置状態確認方式 | |
JPH04299742A (ja) | 割込み制御装置 | |
JPS63196903A (ja) | プログラマブルコントロ−ラ | |
JPS5953902A (ja) | 制御装置 | |
JP2001344115A (ja) | 割込制御装置 | |
JPH0373054A (ja) | 情報処理装置 | |
JPS61226839A (ja) | イベント処理方式 | |
JPH06149592A (ja) | マイクロコンピュータの割り込み処理方式 | |
JPH0778123A (ja) | I/o割込み処理方式 | |
JPS62204354A (ja) | 入出力命令制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |