JPS58199537A - 高抵抗半導体層の製造方法 - Google Patents
高抵抗半導体層の製造方法Info
- Publication number
- JPS58199537A JPS58199537A JP8194782A JP8194782A JPS58199537A JP S58199537 A JPS58199537 A JP S58199537A JP 8194782 A JP8194782 A JP 8194782A JP 8194782 A JP8194782 A JP 8194782A JP S58199537 A JPS58199537 A JP S58199537A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- high resistance
- resistance
- forming
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、高抵抗半導体層の製造方法に関するものであ
る。
る。
高抵抗半導体層は半導体装置に電気的に素子間を分離す
る、電流通路を所望の領域のみに現定する等に用いられ
高抵抗半導体層の形成法により半導体装置の性能が左右
される。
る、電流通路を所望の領域のみに現定する等に用いられ
高抵抗半導体層の形成法により半導体装置の性能が左右
される。
高抵抗半導体の形成法として、Ｇａ Ａｓを例にとり説
明すると、第１の方法として母材結晶製作でＧａＡｓに
含まれているドナーとなるＳｔ不純物を補償するため、
深い不純物準位を形成するＣｒ （クロム）等の不純物
を添加して形成する方法、第２の方法として第１図に示
す様にイオン注入法を用いて形成する方法がある。第１
図人で高抵抗ＧａＡｓ （比抵抗１ｏΩ−ｃｍ）基板１
に気相成長法でｎ型Ｇａム８２を０．５μｍ形成する。
明すると、第１の方法として母材結晶製作でＧａＡｓに
含まれているドナーとなるＳｔ不純物を補償するため、
深い不純物準位を形成するＣｒ （クロム）等の不純物
を添加して形成する方法、第２の方法として第１図に示
す様にイオン注入法を用いて形成する方法がある。第１
図人で高抵抗ＧａＡｓ （比抵抗１ｏΩ−ｃｍ）基板１
に気相成長法でｎ型Ｇａム８２を０．５μｍ形成する。
第１図Ｂはイオン注入用マスク３を用いてＢ（ボロン）
イオン４３・ミー〉 を注入し、ボロン注入層５を形成する。第１図Ｃは了０
０°Ｃで熱処理し、ボロン注入層５を高抵抗層５′に変
換する。
イオン４３・ミー〉 を注入し、ボロン注入層５を形成する。第１図Ｃは了０
０°Ｃで熱処理し、ボロン注入層５を高抵抗層５′に変
換する。
第１の方法は母材結晶を高抵抗化せしめる方法であり、
第２の方法は第１図に示すごとくイオン注入法を用いて
高抵抗半導体で囲まれたｎ型導電層島領域２を形成する
方法である。
第２の方法は第１図に示すごとくイオン注入法を用いて
高抵抗半導体で囲まれたｎ型導電層島領域２を形成する
方法である。
第１の方法で形成した母材結晶は結晶欠陥が多いととも
に、この方法は基板上に形成された半導体層を高抵抗化
するものでない。第２方法はイオン注入法で形成した高
抵抗半導体の周辺のｎ型導電層島領域に結晶欠陥が発生
し、島領域に形成した電気的素子の特性を低下せしめる
。
に、この方法は基板上に形成された半導体層を高抵抗化
するものでない。第２方法はイオン注入法で形成した高
抵抗半導体の周辺のｎ型導電層島領域に結晶欠陥が発生
し、島領域に形成した電気的素子の特性を低下せしめる
。
本発明はこうした従来の方法と異なり、新たな高抵抗半
導体を形成する方法を提供するものである。本発明の骨
子は、高抵抗層を形成する注入層をイオン注入して、イ
オン注入層を形成し、しか１：１１ ル後エピタキシャル層を形成することにより、エピタキ
シャル層に高抵抗層を形成するものである。
導体を形成する方法を提供するものである。本発明の骨
子は、高抵抗層を形成する注入層をイオン注入して、イ
オン注入層を形成し、しか１：１１ ル後エピタキシャル層を形成することにより、エピタキ
シャル層に高抵抗層を形成するものである。
本発明は高抵抗層を形成する注入層をイオン注入してイ
オン注入層を形成し、しかる後エピタキシャル層を形成
するとエピタキシャル層に高抵抗層が形成されることを
実験的に見出したことにもとすいている。
オン注入層を形成し、しかる後エピタキシャル層を形成
するとエピタキシャル層に高抵抗層が形成されることを
実験的に見出したことにもとすいている。
以下本発明を実施例で説明する。
実施例１
キャリヤ濃度１ｏ ｃｍ ’Ｆｒ：有するｎ型Ｇａ
Ａｓ基板１１（第２図人）の一部にＯｒイオンを２０゜
ＫｅＶで５×１０１３ｃｆ１１−２選択的にイオン注入
し、選択的にＯｒイオン注入層１２を形成する（第２図
Ｂ）。次に気相成長法を用いてキャリヤ濃度約１０１７
ｃｍ−’のｎ型ＧａＡｓ層１３を０．５ μｍ形成する
。成長温度は了５０°Ｃである。気相成長時にＯｒイオ
ン注入層１２が熱処理により活性化され、かつｎ型Ｇａ
Ａｓ層１３に拡散し、高抵抗層１２′ヲ形成する（第
２図Ｃ）。
Ａｓ基板１１（第２図人）の一部にＯｒイオンを２０゜
ＫｅＶで５×１０１３ｃｆ１１−２選択的にイオン注入
し、選択的にＯｒイオン注入層１２を形成する（第２図
Ｂ）。次に気相成長法を用いてキャリヤ濃度約１０１７
ｃｍ−’のｎ型ＧａＡｓ層１３を０．５ μｍ形成する
。成長温度は了５０°Ｃである。気相成長時にＯｒイオ
ン注入層１２が熱処理により活性化され、かつｎ型Ｇａ
Ａｓ層１３に拡散し、高抵抗層１２′ヲ形成する（第
２図Ｃ）。
しかるのち、０イオンを高抵抗層１２′に達する様に選
択的に注入し、６Ｑｏ℃で熱処理しＧａ Ａｓ層１３の
一部に高抵抗層１４を形成し、高抵抗層１２’、１４で
囲まれた島領域となるｎ型ＧａＡｓ層５ベーン １３′を形成する（第２図Ｄ）。
択的に注入し、６Ｑｏ℃で熱処理しＧａ Ａｓ層１３の
一部に高抵抗層１４を形成し、高抵抗層１２’、１４で
囲まれた島領域となるｎ型ＧａＡｓ層５ベーン １３′を形成する（第２図Ｄ）。
以上説明した様に、第２図の方法は、所望の領域に高抵
抗層１２′を形成する方法に於て、高抵抗層１２！全形
成せしめるだめのイオン注入層１２を形成し、このイオ
ン注入層１２からエピタキシャル成長層１３にエピタキ
シャル成長層に拡散せしめて高抵抗層１２′を形成する
ものである。こうして、エピタキシャル層１３に形成さ
れた高抵抗層１２′は、抵抗値で１０６〜１０７Ω−ｃ
ｍの半絶縁性となり、かつ、エピタキシャル層の欠陥密
度が少ない。エピタキシャル層に形成された高抵抗層１
２′は抵抗値が高く、ｎ型エピタキシャル層の欠陥密度
が少ない理由は明確でないが、イオン注入層１２に多く
の欠陥密度が存在し、エピタキシャル成長中にエピタキ
シャル層に発生する欠陥がイオン注入層１２の欠陥に集
められる。いわゆるゲッタリング効果のためにエピタキ
シャル層の欠陥密度が少ないのではないかと推測される
。又高抵抗層１２′の形成はＯｒが深い不純物準位を形
成しエピタキシャル層のキャリヤ濃度をＯｒの深い不６
べ一部 純物準位が補償するためであると考えている。
抗層１２′を形成する方法に於て、高抵抗層１２！全形
成せしめるだめのイオン注入層１２を形成し、このイオ
ン注入層１２からエピタキシャル成長層１３にエピタキ
シャル成長層に拡散せしめて高抵抗層１２′を形成する
ものである。こうして、エピタキシャル層１３に形成さ
れた高抵抗層１２′は、抵抗値で１０６〜１０７Ω−ｃ
ｍの半絶縁性となり、かつ、エピタキシャル層の欠陥密
度が少ない。エピタキシャル層に形成された高抵抗層１
２′は抵抗値が高く、ｎ型エピタキシャル層の欠陥密度
が少ない理由は明確でないが、イオン注入層１２に多く
の欠陥密度が存在し、エピタキシャル成長中にエピタキ
シャル層に発生する欠陥がイオン注入層１２の欠陥に集
められる。いわゆるゲッタリング効果のためにエピタキ
シャル層の欠陥密度が少ないのではないかと推測される
。又高抵抗層１２′の形成はＯｒが深い不純物準位を形
成しエピタキシャル層のキャリヤ濃度をＯｒの深い不６
べ一部 純物準位が補償するためであると考えている。
なお、実施例では島領域形成のために、高抵抗層１４を
形成したが、この層１４は必ずしも必要でない。また、
島領域形成としては高抵抗層１２′上のエピタキシャル
層１３の一部をエツチング等で除去して、分離されたｎ
型ＧａＡｓ層１３′を形成しても良い。
形成したが、この層１４は必ずしも必要でない。また、
島領域形成としては高抵抗層１２′上のエピタキシャル
層１３の一部をエツチング等で除去して、分離されたｎ
型ＧａＡｓ層１３′を形成しても良い。
実施例では、基板１１としてｎ型ＧａＡｓを用いたが、
他の半導体材料例えばＩｎＰ等を用いても良い。又、高
抵抗層１２′ヲ形成するイオン注入層としてＣｒｉ用い
たが、他の注入層例えばＢ（ボロン）、Ｆｅ （鉄）等
を用いても良い。ｎ型ＧａＡｓエピタキシャル層１３の
形成法として気相成長法を用いたが、液相成長法等の他
の方法を用いても良く、本発明は実施例に限定されるも
のではない。
他の半導体材料例えばＩｎＰ等を用いても良い。又、高
抵抗層１２′ヲ形成するイオン注入層としてＣｒｉ用い
たが、他の注入層例えばＢ（ボロン）、Ｆｅ （鉄）等
を用いても良い。ｎ型ＧａＡｓエピタキシャル層１３の
形成法として気相成長法を用いたが、液相成長法等の他
の方法を用いても良く、本発明は実施例に限定されるも
のではない。
以上説明した様に本発明は、高抵抗層を形成する注入層
をイオン注入してイオン注入層を形成し、しかる後、エ
ピタキシャル層を形成することにより、エピタキシャル
層に高抵抗層を形成するものである。この方法を用いる
ことで半導体装置に於７１〜−− て、電気的に素子間を分離する、電気通路全所望の領域
に限定する等に用いられ、その工業的価値は犬なるもの
である。
をイオン注入してイオン注入層を形成し、しかる後、エ
ピタキシャル層を形成することにより、エピタキシャル
層に高抵抗層を形成するものである。この方法を用いる
ことで半導体装置に於７１〜−− て、電気的に素子間を分離する、電気通路全所望の領域
に限定する等に用いられ、その工業的価値は犬なるもの
である。
第１図Ａ−Ｃはイオン注入法を用いて高抵抗層全形成す
る従来方法の工程概略図、第２図Ａ−Ｄは本発明の一実
施例にかかる高抵抗層の製造工程概略図である。 １１・・・・・・ｎ型ＧａＡｓ基板、１２・・・・・・
Ｏｒイオン注入層、１３．１３’・・・・・・ｎ型Ｇａ
Ａｓ層、１２′・・・・・・高抵抗層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
る従来方法の工程概略図、第２図Ａ−Ｄは本発明の一実
施例にかかる高抵抗層の製造工程概略図である。 １１・・・・・・ｎ型ＧａＡｓ基板、１２・・・・・・
Ｏｒイオン注入層、１３．１３’・・・・・・ｎ型Ｇａ
Ａｓ層、１２′・・・・・・高抵抗層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (4)
- （１）半導体基板の所望の領域に高抵抗層を形成する不
純物を導入した後、前記半導体基板にエピタキシャル成
長法により半導体層を形成し、前記導体層に前記高抵抗
層を形成せしめる不純物を拡散することにより、前記半
導体層の少くとも一部を高抵抗化せしめることを特徴と
する高抵抗半導体層の製造方法。 - （２）半導体基板、半導体層が化合物半導体であること
を特徴とする特許請求の範囲第１項に記載の高抵抗半導
体層の製造方法。 - （３）高抵抗層を形成する不純物を導入する方法として
、イオン注入法を用いることを特徴とする特許請求の範
囲第１項に記載の高抵抗半導体層の製造方法。 - （４）半導体基板、半導体層が化合物半導体からなり、
高抵抗層を形成する不純物が、クロム、鉄。 ボロンのうち少なくとも一つからなることを特徴とする
特許請求の範囲第１項に記載の高抵抗半導体層の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194782A JPS58199537A (ja) | 1982-05-14 | 1982-05-14 | 高抵抗半導体層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194782A JPS58199537A (ja) | 1982-05-14 | 1982-05-14 | 高抵抗半導体層の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58199537A true JPS58199537A (ja) | 1983-11-19 |
Family
ID=13760691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8194782A Pending JPS58199537A (ja) | 1982-05-14 | 1982-05-14 | 高抵抗半導体層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58199537A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5160492A (en) * | 1989-04-24 | 1992-11-03 | Hewlett-Packard Company | Buried isolation using ion implantation and subsequent epitaxial growth |
| US5425808A (en) * | 1987-03-26 | 1995-06-20 | Canon Kabushiki Kaisha | Process for selective formation of III-IV group compound film |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214388A (en) * | 1975-07-25 | 1977-02-03 | Hitachi Ltd | Process for complementary insulated gate semiconductor integrated circuit device |
| JPS5227285A (en) * | 1975-08-26 | 1977-03-01 | Sony Corp | Semiconductor device |
| JPS5331984A (en) * | 1976-09-03 | 1978-03-25 | Fairchild Camera Instr Co | Semiconductor structure and method of producing same |
| JPS5763841A (en) * | 1980-10-06 | 1982-04-17 | Nec Corp | Preparation of semiconductor device |
-
1982
- 1982-05-14 JP JP8194782A patent/JPS58199537A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214388A (en) * | 1975-07-25 | 1977-02-03 | Hitachi Ltd | Process for complementary insulated gate semiconductor integrated circuit device |
| JPS5227285A (en) * | 1975-08-26 | 1977-03-01 | Sony Corp | Semiconductor device |
| JPS5331984A (en) * | 1976-09-03 | 1978-03-25 | Fairchild Camera Instr Co | Semiconductor structure and method of producing same |
| JPS5763841A (en) * | 1980-10-06 | 1982-04-17 | Nec Corp | Preparation of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5425808A (en) * | 1987-03-26 | 1995-06-20 | Canon Kabushiki Kaisha | Process for selective formation of III-IV group compound film |
| US5160492A (en) * | 1989-04-24 | 1992-11-03 | Hewlett-Packard Company | Buried isolation using ion implantation and subsequent epitaxial growth |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896203A (en) | Heterojunction bipolar transistor | |
| US4149915A (en) | Process for producing defect-free semiconductor devices having overlapping high conductivity impurity regions | |
| JPS58199537A (ja) | 高抵抗半導体層の製造方法 | |
| JPS5851575A (ja) | 半導体装置の製造方法 | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0410544A (ja) | 半導体装置の製造方法 | |
| US5556793A (en) | Method of making a structure for top surface gettering of metallic impurities | |
| JP2624642B2 (ja) | 半導体装置の製法 | |
| JPS6317227B2 (ja) | ||
| JPH0964054A (ja) | バイポーラトランジスタの作製方法 | |
| JPS60164358A (ja) | 半導体装置の製造方法 | |
| JPS5972765A (ja) | 半導体装置の製造方法 | |
| JPH05102053A (ja) | 化合物半導体ウエハ及びその製造方法 | |
| JPS5856462A (ja) | 半導体装置の製造方法 | |
| JPS6216532A (ja) | ＧａＡｓ集積回路の製造方法 | |
| JPS61198770A (ja) | 化合物半導体装置の製法 | |
| JP2003092270A (ja) | 化合物半導体の処理方法 | |
| JPH07245266A (ja) | 化合物半導体基板およびその製造方法 | |
| JPS6129537B2 (ja) | ||
| JPH02234422A (ja) | オートドーピング抑制方法 | |
| JPS60254672A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0422329B2 (ja) | ||
| JPH01223765A (ja) | 半導体装置の製造方法 | |
| JPS62193118A (ja) | 半導体装置の製造方法 | |
| JPS6122872B2 (ja) |