JPS63233843A - ビツトマツプ・メモリ制御装置 - Google Patents
ビツトマツプ・メモリ制御装置Info
- Publication number
- JPS63233843A JPS63233843A JP62068690A JP6869087A JPS63233843A JP S63233843 A JPS63233843 A JP S63233843A JP 62068690 A JP62068690 A JP 62068690A JP 6869087 A JP6869087 A JP 6869087A JP S63233843 A JPS63233843 A JP S63233843A
- Authority
- JP
- Japan
- Prior art keywords
- data
- laser beam
- drawing data
- beam printer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/128—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers generating or processing printable items, e.g. characters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、漢字プリンタやＣＲＴコントローラ等にお
いてイメージを作成するピクセルを制御するのに利用す
るビットマップ・メモリ制御装置に関するものである。
いてイメージを作成するピクセルを制御するのに利用す
るビットマップ・メモリ制御装置に関するものである。
第４図は例えば特開昭６０−１８３６２７号公報に示さ
れた従来のビットマップ・メモリ制御装置のブロック接
続図であり、図において、１はホスト、２はホスト１か
らのデータ信号を受信するホストインターフェース・コ
ントロール・モジュ−ル、３は描画用データを格納する
ｎＸｍマトリックスのビットマップ・メモリモジュール
、４はレーザビーム・プリンタ、５はレーザビーム・プ
リンタ４にデータ転送するインターフェース（以下、■
／Ｆという）・コントロール・モジュール、６は処理プ
ログラム等を格納するリード・オンリ・メモリ（以下、
ＲＯＭという）、ランダム・アクセス・メモリ（以下、
ＲＡＭという）モジュール、７は処理プログラム等を制
御する中央処理装置（以下、ＣＰＵという）モジュール
、８はコモンバス、９はダイレクト・メモリ・アクセス
（以下、ＤＭＡという）バスである。
れた従来のビットマップ・メモリ制御装置のブロック接
続図であり、図において、１はホスト、２はホスト１か
らのデータ信号を受信するホストインターフェース・コ
ントロール・モジュ−ル、３は描画用データを格納する
ｎＸｍマトリックスのビットマップ・メモリモジュール
、４はレーザビーム・プリンタ、５はレーザビーム・プ
リンタ４にデータ転送するインターフェース（以下、■
／Ｆという）・コントロール・モジュール、６は処理プ
ログラム等を格納するリード・オンリ・メモリ（以下、
ＲＯＭという）、ランダム・アクセス・メモリ（以下、
ＲＡＭという）モジュール、７は処理プログラム等を制
御する中央処理装置（以下、ＣＰＵという）モジュール
、８はコモンバス、９はダイレクト・メモリ・アクセス
（以下、ＤＭＡという）バスである。
また、第５図は第４図のビットマップ・メモリモジュー
ル３とＩ／Ｆ・コントロール・モジュール５との間で行
なうＤＭＡ転送のための信号線構成図であり、第６図は
第４図のビットマップ・メモリモジュール３内のダイナ
ミックＲＡＭ１２の１ビット当りの周辺回路を示す回路
図であり、第７図は第４図のビットマップ・メモリモジ
ュール３内のダイナミックＲＡＭ１２における動作タイ
ムチャートである。
ル３とＩ／Ｆ・コントロール・モジュール５との間で行
なうＤＭＡ転送のための信号線構成図であり、第６図は
第４図のビットマップ・メモリモジュール３内のダイナ
ミックＲＡＭ１２の１ビット当りの周辺回路を示す回路
図であり、第７図は第４図のビットマップ・メモリモジ
ュール３内のダイナミックＲＡＭ１２における動作タイ
ムチャートである。
次に動作について説明する。第４図のＣＰＵモジュール
７によって、コモンバス８を通して書き込まれたビット
マップ・メモリモジュール３の描画用データは、レーザ
ビーム・プリンタ４の同期クロックを受信しているＩ／
Ｆ・コントロール・モジュール５にＤＭＡバス９を介し
てＤＭＡデータ転送される。
７によって、コモンバス８を通して書き込まれたビット
マップ・メモリモジュール３の描画用データは、レーザ
ビーム・プリンタ４の同期クロックを受信しているＩ／
Ｆ・コントロール・モジュール５にＤＭＡバス９を介し
てＤＭＡデータ転送される。
１／Ｆ・コントロール・モジュール５は、レーザビーム
・プリンタ４への出力制御を行うと同時に、レーザビー
ム・プリンタ４に対して、上記のＤＭＡデータ転送の動
作と、転送されたデータをパラレル−シリアル変換する
動作と、シリアルデータを同期クロックに同期させて出
力する３つの動作を繰り返して実行する。
・プリンタ４への出力制御を行うと同時に、レーザビー
ム・プリンタ４に対して、上記のＤＭＡデータ転送の動
作と、転送されたデータをパラレル−シリアル変換する
動作と、シリアルデータを同期クロックに同期させて出
力する３つの動作を繰り返して実行する。
第５図の！／Ｆ・コントロール・モジュール５は、レー
ザビーム・プリンタ４へのデータ転送に先立って、ビッ
トマップ・メモリモジュール３にアドレスとリード（Ｒ
ＥＡＤ）信号を送出する。
ザビーム・プリンタ４へのデータ転送に先立って、ビッ
トマップ・メモリモジュール３にアドレスとリード（Ｒ
ＥＡＤ）信号を送出する。
次に動作について説明する。第４図のＣＰＵモジュール
７によって、コモンバス８を通して書き込まれたビット
マップ・メモリモジュール３の描画用データは、レーザ
ビーム・プリンタ４の同期クロックを受信しているＩ／
Ｆ・コントロール・モジュール５にＤＭＡバス９を介し
てＤＭＡデータ転送される。
７によって、コモンバス８を通して書き込まれたビット
マップ・メモリモジュール３の描画用データは、レーザ
ビーム・プリンタ４の同期クロックを受信しているＩ／
Ｆ・コントロール・モジュール５にＤＭＡバス９を介し
てＤＭＡデータ転送される。
Ｉ／Ｆ・コントロール・モジエール５は、レーザビーム
・プリンタ４への出力制御を行うと同時に、レーザビー
ム・プリンタ４に対して、上記ＤＭＡデータ転送の動作
と、転送されたデータをパラレル−シリアル変換する動
作と、シリアルデータを同期クロックに同期させて出力
する３つの動作を繰り返して実行する。
・プリンタ４への出力制御を行うと同時に、レーザビー
ム・プリンタ４に対して、上記ＤＭＡデータ転送の動作
と、転送されたデータをパラレル−シリアル変換する動
作と、シリアルデータを同期クロックに同期させて出力
する３つの動作を繰り返して実行する。
第５図のＩ／Ｆ・コントロール・モジュール５は、レー
ザビーム・プリンタ４へのデータ転送に先立って、ビッ
トマップ・メモリモジュール３にアドレスとリード（Ｒ
ＥＡＤ）信号を送出する。
ザビーム・プリンタ４へのデータ転送に先立って、ビッ
トマップ・メモリモジュール３にアドレスとリード（Ｒ
ＥＡＤ）信号を送出する。
大容量のダイナミックＲＡＭ１２で構成されるビットマ
ップ・メモリモジュール３は、上記リード信号を受信す
ることにより、まず、ロー・アドレス・ストローブ（以
下、ＲＡＳという）信号、次にコラム・アドレス・スト
ローブ（以下、ＣＡＳという）信号を発生して、！ビッ
トのアドレスバスで指定するところの描画用データを、
ｎビットのデータバスに送出する。更に、その送出デー
タが安定したことをストローブ（以下、ＳＴＢという）
信号で通知する。
ップ・メモリモジュール３は、上記リード信号を受信す
ることにより、まず、ロー・アドレス・ストローブ（以
下、ＲＡＳという）信号、次にコラム・アドレス・スト
ローブ（以下、ＣＡＳという）信号を発生して、！ビッ
トのアドレスバスで指定するところの描画用データを、
ｎビットのデータバスに送出する。更に、その送出デー
タが安定したことをストローブ（以下、ＳＴＢという）
信号で通知する。
上記ＳＴＢ信号を受けたＩ／Ｆ・コントロール・モジュ
ール５は、ｎビットのデータバス上の内容をラッチし、
それをレーザビーム・プリンタ４からの同期クロックで
パラレル−シリアル変換を行ない、シリアルデータでそ
のレーザビーム・プリンタ４へ送出する。
ール５は、ｎビットのデータバス上の内容をラッチし、
それをレーザビーム・プリンタ４からの同期クロックで
パラレル−シリアル変換を行ない、シリアルデータでそ
のレーザビーム・プリンタ４へ送出する。
また、同時に、ビットマップ・メモリモジュール３にラ
イト（ＷＲＩＴＥ）信号を返送することによって、２ビ
ツトのアドレスバスで指定されている上記同様の番地に
、消去データを書き込むことができる。なお、第６図の
例では、プルアップ抵抗Ｒによって、“１”′が書き込
まれる。従って、ビットマップ・メモリモジュール３か
らのＤＭＡデータ転送動作に、リード動作とライト（つ
まり消去）動作とを含め、連続して実行させることによ
って、描画用のデータを出力しながら、同番地の描画用
データの消去を行なう。
イト（ＷＲＩＴＥ）信号を返送することによって、２ビ
ツトのアドレスバスで指定されている上記同様の番地に
、消去データを書き込むことができる。なお、第６図の
例では、プルアップ抵抗Ｒによって、“１”′が書き込
まれる。従って、ビットマップ・メモリモジュール３か
らのＤＭＡデータ転送動作に、リード動作とライト（つ
まり消去）動作とを含め、連続して実行させることによ
って、描画用のデータを出力しながら、同番地の描画用
データの消去を行なう。
従来のビットマップ・メモリ制御装置は以上のように構
成されているので、ビットマップ・メモリモジュール３
上の描画用データのエリア位置と、レーザビーム・・プ
リンタへ転送出力した描画用データのエリア位置とが同
一でない場合に、出力されなかったエリアの描画用デー
タがゴミとして残ってしまい、このゴミを主しないため
には、次の描画の前にビットマップ・メモリモジュール
全体を再び消去することが必要で、このため消去動作の
ための時間がかかり、次の描画およびプリント出力の速
度が低下するなどの問題点があった。
成されているので、ビットマップ・メモリモジュール３
上の描画用データのエリア位置と、レーザビーム・・プ
リンタへ転送出力した描画用データのエリア位置とが同
一でない場合に、出力されなかったエリアの描画用デー
タがゴミとして残ってしまい、このゴミを主しないため
には、次の描画の前にビットマップ・メモリモジュール
全体を再び消去することが必要で、このため消去動作の
ための時間がかかり、次の描画およびプリント出力の速
度が低下するなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、消去動作のための時間を最小限におさえるこ
とができるとともに、描画およびプリント出力の高速性
を大巾に向上することができるビットマップ・メモリ制
御装置を得ることを目的とする。
たもので、消去動作のための時間を最小限におさえるこ
とができるとともに、描画およびプリント出力の高速性
を大巾に向上することができるビットマップ・メモリ制
御装置を得ることを目的とする。
この発明に係るビットマップ・メモリ制御装置は、ビッ
トマップ・メモリモジュール上の描画用データのエリア
位置のうち、Ｉ／Ｆコントロール・モジュールによって
レーザビーム・プリンタに出力されるエリア位置を記憶
する出力位置記憶装置を設け、この記憶データであるエ
リア位置にもとづき、上記レーザビーム・プリンタに出
力されないで残っているエリアの描画用データを、次の
描画用データを書き込む前に消去するような構成とした
ものである。
トマップ・メモリモジュール上の描画用データのエリア
位置のうち、Ｉ／Ｆコントロール・モジュールによって
レーザビーム・プリンタに出力されるエリア位置を記憶
する出力位置記憶装置を設け、この記憶データであるエ
リア位置にもとづき、上記レーザビーム・プリンタに出
力されないで残っているエリアの描画用データを、次の
描画用データを書き込む前に消去するような構成とした
ものである。
［作用］
この発明におけるＩ／Ｆ・コントロール・モジュールは
、出力位置記憶装置によって記憶したエリア位置の記憶
データにもとづき、ビットマップ・メモリモジュールか
らのＤＭＡ転送動作によって残った一部の描画用データ
を、ダミーのＤＭＡデータ転送動作などによって消去す
る。
、出力位置記憶装置によって記憶したエリア位置の記憶
データにもとづき、ビットマップ・メモリモジュールか
らのＤＭＡ転送動作によって残った一部の描画用データ
を、ダミーのＤＭＡデータ転送動作などによって消去す
る。
以下、この発明の一実施例を図について説明する。第１
図において、１〜９は第３図に示したものと全く同一の
ものであり、その重複する説明は省略する。１０はビッ
トマップ・メモリモジュール３上での、レーザビーム・
プリンタ４へ送出され描画用データのエリア位置を記憶
する出力位置記憶装置である。この出力位置記憶装置１
０もコモンバス８に接続されている。また、第２図は描
画用データの処理状況を説明する説明図、第３図は同じ
く未出カニリアの描画用データの消去手順を示すフロー
図である。
図において、１〜９は第３図に示したものと全く同一の
ものであり、その重複する説明は省略する。１０はビッ
トマップ・メモリモジュール３上での、レーザビーム・
プリンタ４へ送出され描画用データのエリア位置を記憶
する出力位置記憶装置である。この出力位置記憶装置１
０もコモンバス８に接続されている。また、第２図は描
画用データの処理状況を説明する説明図、第３図は同じ
く未出カニリアの描画用データの消去手順を示すフロー
図である。
次に、動作について第２図および第３図を参照しながら
説明する。この実施例においても、ビットマップ・メモ
リモジュール３に対する描画用データの書き込みおよび
レーザビーム・プリンタ４への描画用データの送出は、
従来方法とは全く同じである。この実施例では、ＣＰＵ
モジュール７によってコモンバス８を通して、ビットマ
ップ・メモリモジュール３に対し描画用データを書き込
む（ステップ１ＳＴ）、このとき、ビットマップ・メモ
リモジュール３は第２図（ａ）のごと（全エリアに斜線
で示したように描画用データが書き込まれる。次に、ビ
ットマップ・メモリモジュール３に書き込まれた上記描
画用データは、レーザビーム・プリンタ４の同期クロッ
クを受信している■／Ｆ・コントロール・モジュール５
に、ＤＭＡバス９を介してデータ転送される。このとき
、出力位置記憶装置１０はそのＩＦ・コントロール・モ
ジュール５を介してレーザビーム・プリンタ４に −
出力される上記描画用データのエリア位置すなわち、第
２図（ｂ）に示す出力位置１１を記憶する。次に、Ｉ／
Ｆ・コントロール・モジュール５は描画用データをパラ
レル−シリアル変換し、上記周期クロックに同期させて
、レーザビーム・プリンタ４へ出力し、この動作を繰り
返し実行する（ステップ２ＳＴ）。第２図（ハ）はビッ
トマップ・メモリモジュール３上の描画用データのうち
、斜線でない出力位置１１から右側の白抜きの部分が、
出力された描画用データ部分であることを示す。
説明する。この実施例においても、ビットマップ・メモ
リモジュール３に対する描画用データの書き込みおよび
レーザビーム・プリンタ４への描画用データの送出は、
従来方法とは全く同じである。この実施例では、ＣＰＵ
モジュール７によってコモンバス８を通して、ビットマ
ップ・メモリモジュール３に対し描画用データを書き込
む（ステップ１ＳＴ）、このとき、ビットマップ・メモ
リモジュール３は第２図（ａ）のごと（全エリアに斜線
で示したように描画用データが書き込まれる。次に、ビ
ットマップ・メモリモジュール３に書き込まれた上記描
画用データは、レーザビーム・プリンタ４の同期クロッ
クを受信している■／Ｆ・コントロール・モジュール５
に、ＤＭＡバス９を介してデータ転送される。このとき
、出力位置記憶装置１０はそのＩＦ・コントロール・モ
ジュール５を介してレーザビーム・プリンタ４に −
出力される上記描画用データのエリア位置すなわち、第
２図（ｂ）に示す出力位置１１を記憶する。次に、Ｉ／
Ｆ・コントロール・モジュール５は描画用データをパラ
レル−シリアル変換し、上記周期クロックに同期させて
、レーザビーム・プリンタ４へ出力し、この動作を繰り
返し実行する（ステップ２ＳＴ）。第２図（ハ）はビッ
トマップ・メモリモジュール３上の描画用データのうち
、斜線でない出力位置１１から右側の白抜きの部分が、
出力された描画用データ部分であることを示す。
次に、次の描画用データをビットマップ・メモリモジュ
ール３に書き込む前に、このビットマップ・メモリモジ
ュール３の先頭から上記エリア位！（出力位置）１１ま
でを、つまり出力されないで残った描画用データを、Ｉ
／Ｆコントロール・モジュール５によって、ＤＭＡバス
９を通して読み出す。そして、この読み出した描画用デ
ータは、レーザビーム・プリンタ４に転送せずに、消去
する。ここでは、そのビットマップ・メモリモジュール
３からのＤＭＡデータ転送で残った上記描画用データを
、上記のようにレーザビーム・プリンタ４に転送せず、
ダミーのＤＭＡ転送動作を行うことによって、つまりレ
ーザビーム・プリンタ４以外のデータ消去回路へ送出す
ることによって、上記ビットマップ・メモリモジュール
３に残った描画用データを消去する（ステップ３ＳＴ）
。第２図（Ｃ）はこの消去状態のビットマップ・メモリ
モジエール３の内容を示す。
ール３に書き込む前に、このビットマップ・メモリモジ
ュール３の先頭から上記エリア位！（出力位置）１１ま
でを、つまり出力されないで残った描画用データを、Ｉ
／Ｆコントロール・モジュール５によって、ＤＭＡバス
９を通して読み出す。そして、この読み出した描画用デ
ータは、レーザビーム・プリンタ４に転送せずに、消去
する。ここでは、そのビットマップ・メモリモジュール
３からのＤＭＡデータ転送で残った上記描画用データを
、上記のようにレーザビーム・プリンタ４に転送せず、
ダミーのＤＭＡ転送動作を行うことによって、つまりレ
ーザビーム・プリンタ４以外のデータ消去回路へ送出す
ることによって、上記ビットマップ・メモリモジュール
３に残った描画用データを消去する（ステップ３ＳＴ）
。第２図（Ｃ）はこの消去状態のビットマップ・メモリ
モジエール３の内容を示す。
なお、上記実施例では、描画用データのビットマップ・
メモリモジュール３における出力位置１１を、そのビッ
トマップ・メモリモジュール３の左端を先頭として、こ
の先頭からの位置として決定しているが、その先頭はビ
ットマップ・メモリモジュールの右端や上端あるいは下
端に設定してもよく、上記実施例と同様の効果を奏する
。
メモリモジュール３における出力位置１１を、そのビッ
トマップ・メモリモジュール３の左端を先頭として、こ
の先頭からの位置として決定しているが、その先頭はビ
ットマップ・メモリモジュールの右端や上端あるいは下
端に設定してもよく、上記実施例と同様の効果を奏する
。
以上のように、この発明によれば、出力位置記憶装置に
よって、ビットマップ・メモリモジュールでのレーザビ
ーム・プリンタへ送出された描画用データのエリア位置
を記憶させ、このエリア位置にもとづいて、レーザビー
ム・プリンタへ送出されないで残ったエリア位置にある
描画データを、ダミー転送などによって消去するように
構成したので、次の描画用データの書き込みまでに行な
われるこの消去の時間を最小限に抑えることができる、
この結果、上記書き込みおよびプリントアウトの動作を
さらに高速化できるものが得られる効果がある。
よって、ビットマップ・メモリモジュールでのレーザビ
ーム・プリンタへ送出された描画用データのエリア位置
を記憶させ、このエリア位置にもとづいて、レーザビー
ム・プリンタへ送出されないで残ったエリア位置にある
描画データを、ダミー転送などによって消去するように
構成したので、次の描画用データの書き込みまでに行な
われるこの消去の時間を最小限に抑えることができる、
この結果、上記書き込みおよびプリントアウトの動作を
さらに高速化できるものが得られる効果がある。
第１図はこの発明の一実施例によるビットマップ・メモ
リ制御装置を示すブロック接続図、第２図はビ゛ットマ
ップ・メモリモジエール上の描画用データの処理状況を
示す説明図、第３図は描画用データの消去処理のフロー
チャート、第４図は従来のビットマップ・メモリ制御装
置を示すブロック接続図、第５図はＤＭＡ転送信号の説
明図、第６図はダイナミックＲＡＭ周辺の回路図、第７
図はダイナミックＲＡＭ動作信号のタイムチャートであ
る。 ３はビットマップ・メモリモジュール、４はレーザビー
ム・プリンタ、５はインターフェース・コントロール・
モジュール、７は中央処理装置モジュール、１０は出力
位置記憶装置。 なお、図中、同一符号は同一、又は相当部分を示す。 第４図 第５面 １１６図 第７図 ＣＡＳ ″ ラベト
リ制御装置を示すブロック接続図、第２図はビ゛ットマ
ップ・メモリモジエール上の描画用データの処理状況を
示す説明図、第３図は描画用データの消去処理のフロー
チャート、第４図は従来のビットマップ・メモリ制御装
置を示すブロック接続図、第５図はＤＭＡ転送信号の説
明図、第６図はダイナミックＲＡＭ周辺の回路図、第７
図はダイナミックＲＡＭ動作信号のタイムチャートであ
る。 ３はビットマップ・メモリモジュール、４はレーザビー
ム・プリンタ、５はインターフェース・コントロール・
モジュール、７は中央処理装置モジュール、１０は出力
位置記憶装置。 なお、図中、同一符号は同一、又は相当部分を示す。 第４図 第５面 １１６図 第７図 ＣＡＳ ″ ラベト
Claims (2)
- （１）中央処理装置モジュールによってビットマップ・
メモリモジュールに書き込まれた描画用データをインタ
ーフェース・コントロール・モジュールにダイレクト・
メモリ・アクセス転送し、このインターフェース・コン
トロール・モジュールがレーザビーム・プリンタからの
同期クロックにもとづき、上記描画用データをパラレル
−シリアル変換して上記レーザビーム・プリンタに出力
するとともに、上記ビットマップ・メモリモジュールに
アドレス指定されている上記描画用データと同一番地に
消去データを書き込むように構成されたビットマップ・
メモリ制御装置において、上記ビットマップ・メモリモ
ジュールの描画用データのエリアのうち、上記レーザビ
ーム・プリンタに出力されるエリア位置を記憶する出力
位置記憶装置を設け、この記憶データにもとづき出力さ
れないで残っているエリアの描画用データを、次の描画
用データを書き込む前に消去するようにしたことを特徴
とするビットマップ・メモリ制御装置。 - （２）レーザビーム・プリンタに出力されないでビット
マップ・メモリモジュールに残っているエリア描画用デ
ータを、ダミーの転送動作により消去することを特徴と
する特許請求の範囲第１項記載のビットマップ・メモリ
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068690A JPS63233843A (ja) | 1987-03-23 | 1987-03-23 | ビツトマツプ・メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068690A JPS63233843A (ja) | 1987-03-23 | 1987-03-23 | ビツトマツプ・メモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63233843A true JPS63233843A (ja) | 1988-09-29 |
Family
ID=13381002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62068690A Pending JPS63233843A (ja) | 1987-03-23 | 1987-03-23 | ビツトマツプ・メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63233843A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02175168A (ja) * | 1988-12-27 | 1990-07-06 | Matsushita Electric Ind Co Ltd | プリンタ制御装置 |
| JPH02175167A (ja) * | 1988-12-27 | 1990-07-06 | Matsushita Electric Ind Co Ltd | プリンタ制御装置 |
-
1987
- 1987-03-23 JP JP62068690A patent/JPS63233843A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02175168A (ja) * | 1988-12-27 | 1990-07-06 | Matsushita Electric Ind Co Ltd | プリンタ制御装置 |
| JPH02175167A (ja) * | 1988-12-27 | 1990-07-06 | Matsushita Electric Ind Co Ltd | プリンタ制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63233843A (ja) | ビツトマツプ・メモリ制御装置 | |
| US6486969B1 (en) | Image processing apparatus, information processing apparatus and printer | |
| JPH01136770A (ja) | プリンタ | |
| JPS5866181A (ja) | 図形記録装置 | |
| US6246488B1 (en) | Recording apparatus | |
| US6577313B1 (en) | Image data control apparatus | |
| JPH0483664A (ja) | プリンタ装置 | |
| JPS59221069A (ja) | メモリ制御方式 | |
| JPS622336A (ja) | イメ−ジメモリアクセス方式 | |
| JPH0280265A (ja) | ビツトマツプメモリ制御装置 | |
| JPS60136824A (ja) | プリンタ制御装置 | |
| JPS61117972A (ja) | 印刷装置 | |
| JPH11342653A (ja) | 画像出力装置 | |
| JPS62164548A (ja) | ドツトメモリのアクセス制御方式 | |
| JPS61226833A (ja) | 画情報の表示方式 | |
| JP2636834B2 (ja) | 画像処理装置 | |
| JPH0811451B2 (ja) | プロッタ用制御装置 | |
| JPS60183627A (ja) | ビツトマツプ・メモリ制御方式 | |
| JPH02295772A (ja) | ラスタスキャン方式の両面印刷装置 | |
| JPH0464181A (ja) | イメージデータのラスタ変換装置 | |
| JPH0744452A (ja) | メモリアクセス回路 | |
| JPH01214443A (ja) | 印刷装置 | |
| JPS6385922A (ja) | プリンタ装置 | |
| JPS5935948A (ja) | レ−ザ−ビ−ムプリンタ−の印字制御装置 | |
| JPH01310966A (ja) | イメージメモリアクセス方式 |