JPS63229934A - タイミングｐｌｌ方式 - Google Patents
タイミングｐｌｌ方式Info
- Publication number
- JPS63229934A JPS63229934A JP62064716A JP6471687A JPS63229934A JP S63229934 A JPS63229934 A JP S63229934A JP 62064716 A JP62064716 A JP 62064716A JP 6471687 A JP6471687 A JP 6471687A JP S63229934 A JPS63229934 A JP S63229934A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- timing
- outputs
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 238000005070 sampling Methods 0.000 claims abstract description 10
- 238000000605 extraction Methods 0.000 claims abstract description 7
- 239000000284 extract Substances 0.000 claims abstract description 4
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
受信信号をＡ−Ｄ変換器によりサンプリングしてディジ
タル化し、得られたサンプリング値からタイミング信号
を抽出してベクトル化し、自動位相制御回路によりＡ−
Ｄ変換器のサンプリングクロックの位相を制御するタイ
ミングＰＬＬ方式のモデムに於いて、入力位相量を３レ
ベルに量子化する定常ジッタ除去回路を自動位相制御回
路の前に設ける。
タル化し、得られたサンプリング値からタイミング信号
を抽出してベクトル化し、自動位相制御回路によりＡ−
Ｄ変換器のサンプリングクロックの位相を制御するタイ
ミングＰＬＬ方式のモデムに於いて、入力位相量を３レ
ベルに量子化する定常ジッタ除去回路を自動位相制御回
路の前に設ける。
本発明はデータ伝送用モデムのタイミングＰＬＬ方式に
係り、特に定常的なジッタを発生することがないタイミ
ングＰＬＬ方式に関するものである。
係り、特に定常的なジッタを発生することがないタイミ
ングＰＬＬ方式に関するものである。
第３図は従来のタイミングＰＬＬ方式の一例を示す図で
ある。
ある。
図中、■はＡ−Ｄ変換器、２はタイミング抽出回路、３
はベクトル変換回路、５は自動位相制御（ＡＰＣ）回路
、５′は発振器である。尚以下全図を通じ同一記号は同
一対象物を表す。
はベクトル変換回路、５は自動位相制御（ＡＰＣ）回路
、５′は発振器である。尚以下全図を通じ同一記号は同
一対象物を表す。
従来のモデムでは受信信号は先づＡ−Ｄ変換器１に入力
され、周波数ｆでサンプリングされた後、タイミング抽
出回路２に送られる。此処でサンプリングされた受信信
号からタイミング信号を抽出する。
され、周波数ｆでサンプリングされた後、タイミング抽
出回路２に送られる。此処でサンプリングされた受信信
号からタイミング信号を抽出する。
此のタイミング信号はベクトル変換回路３に送られ、此
処でスカラー量からベクトル量に変換され、ＡＰＣ回路
５に送られる。
処でスカラー量からベクトル量に変換され、ＡＰＣ回路
５に送られる。
ＡＰＣ回路５は発振器５゛の位相を制御する回路であり
、周波数追従積分回路と位相追従回路を有する自動位相
制御回路である。ＡＰＣ回路５は先に出力している信号
位相と受信位相とのエラー信号を基に、即ち、位相変移
に対応してＡ−Ｄ変換器１のサンプリングクロックｆの
位相を制御して受信タイミングをとっていた。
、周波数追従積分回路と位相追従回路を有する自動位相
制御回路である。ＡＰＣ回路５は先に出力している信号
位相と受信位相とのエラー信号を基に、即ち、位相変移
に対応してＡ−Ｄ変換器１のサンプリングクロックｆの
位相を制御して受信タイミングをとっていた。
第４図は従来方式の動作説明図である。
然しなからＡＰＣ回路５に入力するタイミング信号には
第４図に示す様な位相エラー信号が発生する。図示する
様に定常的高周波ノイズ（ギザギザ）の他に、長時間同
一極性を持つ低周波ジッタエラーが含まれる。
第４図に示す様な位相エラー信号が発生する。図示する
様に定常的高周波ノイズ（ギザギザ）の他に、長時間同
一極性を持つ低周波ジッタエラーが含まれる。
此の低周波ジッタエラーは線路から入力したものではな
く、タイミング信号の位相エラー、周波数エラーを直接
ＰＬＬ回路に入力する為に発生するものである。
く、タイミング信号の位相エラー、周波数エラーを直接
ＰＬＬ回路に入力する為に発生するものである。
即ち、タイミング信号の位相エラーが大変小さくなると
、ＰＬＬ回路は位相エラーが大変小さくなる直前の制御
信号を出力し続け、位相エラーが或る値以上になった時
、初めて異なる制御信号を発するので第４図に示す様な
低周波ジッタエラーが発生する。
、ＰＬＬ回路は位相エラーが大変小さくなる直前の制御
信号を出力し続け、位相エラーが或る値以上になった時
、初めて異なる制御信号を発するので第４図に示す様な
低周波ジッタエラーが発生する。
従って此の様にして発生した低周波ジッタエラーの周波
数は不定であり、単純なローパスフィルタ等では除去出
来ないと云う問題点があった。
数は不定であり、単純なローパスフィルタ等では除去出
来ないと云う問題点があった。
上記問題点は第１図の原理図に示す様に、Ａ−り変換器
１により受信信号をサンプリングしてディジタル化し、
タイミング抽出回路２によりサンプリング値からタイミ
ング信号を抽出し、ベクトル変換回路３によりタイミン
グ信号をベクトル化し、自動位相制御回路５によりＡ−
Ｄ変換器１のサンプリングクロックの位相を制御するタ
イミングＰＬＬ方式のモデムに於いて、自動位相制御回
路５の前に定常ジッタ除去回路ＩＯを設けることにより
解決される。
１により受信信号をサンプリングしてディジタル化し、
タイミング抽出回路２によりサンプリング値からタイミ
ング信号を抽出し、ベクトル変換回路３によりタイミン
グ信号をベクトル化し、自動位相制御回路５によりＡ−
Ｄ変換器１のサンプリングクロックの位相を制御するタ
イミングＰＬＬ方式のモデムに於いて、自動位相制御回
路５の前に定常ジッタ除去回路ＩＯを設けることにより
解決される。
本発明に依ると定常ジッタ除去回路１０の入力位相が位
相０を含む正負の或る範囲内の時、量子化雑音除去回路
１０はＯを出力し、該入力位相が前記範囲より大きい時
、定常ジッタ除去回路１０は正の或る有限値を出力し、
該入力位相が前記範囲より小さい時、定常ジッタ除去回
路１０は負の或る有限値を出力する。従って位相誤差が
少ない時、ＡＰＣ回路５の制御出力はＯとなるためＰＬ
Ｌ系が定常ジッタを発生することが無くなる。
相０を含む正負の或る範囲内の時、量子化雑音除去回路
１０はＯを出力し、該入力位相が前記範囲より大きい時
、定常ジッタ除去回路１０は正の或る有限値を出力し、
該入力位相が前記範囲より小さい時、定常ジッタ除去回
路１０は負の或る有限値を出力する。従って位相誤差が
少ない時、ＡＰＣ回路５の制御出力はＯとなるためＰＬ
Ｌ系が定常ジッタを発生することが無くなる。
第２図（ａ）は不発−明に依るタイミングＰＬＬ方式の
一実施例を示す図である。
一実施例を示す図である。
第２図（ｂ）は本発明の説明図である。
図中、１０は定常ジッタ除去回路、１１．１２、及び１
３は夫々比較器、１４．１５、及び１６は夫々ゲート、
１７はオア回路である。
３は夫々比較器、１４．１５、及び１６は夫々ゲート、
１７はオア回路である。
本発明に於いて、第１図の原理図に示す様にＡｐｃ回路
５の前に定常ジッタ除去回路１０を挿入する。
５の前に定常ジッタ除去回路１０を挿入する。
此の定常ジッタ除去回路１０は第２図（ｂｌに示す様に
入力レベルが−ａ〜０〜＋ａの時は出力は０、入力レベ
ルが−ａ以下の時は出力は−ｂ、人カレベルが＋ａ以下
の時は出力は→−すである。
入力レベルが−ａ〜０〜＋ａの時は出力は０、入力レベ
ルが−ａ以下の時は出力は−ｂ、人カレベルが＋ａ以下
の時は出力は→−すである。
尚レベルａは小さい値にセットされる。
従ってベクトル変換回路３の出力レベルが小さく、−ａ
〜０〜＋ａの間にある時は定常ジッタ除去回路１０は一
定値０をＡＰＣ回路５に出力し、ベクトル変換回路３の
出力レベルが−ａ以下の時は一定値−ｂを出力し、ベク
トル変換回路３の出力レベルが＋３以上の時は一定値＋
ｂを出力する。
〜０〜＋ａの間にある時は定常ジッタ除去回路１０は一
定値０をＡＰＣ回路５に出力し、ベクトル変換回路３の
出力レベルが−ａ以下の時は一定値−ｂを出力し、ベク
トル変換回路３の出力レベルが＋３以上の時は一定値＋
ｂを出力する。
このためベクトル変換回路３の出力レベルが小さく、−
ａ〜０〜＋ａの間にある時は、ＡＰＣ回路５は一定値ａ
が入力されるので、無用の制御動作を行ってＰＬＬ系に
定常ジッタを発生させることがなくなる。
ａ〜０〜＋ａの間にある時は、ＡＰＣ回路５は一定値ａ
が入力されるので、無用の制御動作を行ってＰＬＬ系に
定常ジッタを発生させることがなくなる。
ベクトル変換回路３の出力レベルが−ａ以下の時は一定
値−ｂを、又ベクトル変換回路３の出力レベルが＋３以
上の時は一定値＋ｂを出力するので後位のＡＰＣ回路５
は連続的な制御動作を行って位相補正を行い、Ａ−Ｄ変
換器１のサンプリングクロックの位相を制御する。
値−ｂを、又ベクトル変換回路３の出力レベルが＋３以
上の時は一定値＋ｂを出力するので後位のＡＰＣ回路５
は連続的な制御動作を行って位相補正を行い、Ａ−Ｄ変
換器１のサンプリングクロックの位相を制御する。
定常ジッタ除去回路１０は第２図（ａ）に示す様に、先
づ比較器１１により入力ＸがＯレベルより大きいか否か
を調べる。
づ比較器１１により入力ＸがＯレベルより大きいか否か
を調べる。
■若しＯレベルより大きい時は、比較器１２により入力
Ｘが＋ａレレベより大きいか否かを調べ、若し＋ａレベ
ルより大きい時は、ゲート１４を開き、レベル＋ｂを出
力し、＋ａレベルより太き（ない時はオア回路１７を経
由してゲート１５を開き、レベルＯを出力する。
Ｘが＋ａレレベより大きいか否かを調べ、若し＋ａレベ
ルより大きい時は、ゲート１４を開き、レベル＋ｂを出
力し、＋ａレベルより太き（ない時はオア回路１７を経
由してゲート１５を開き、レベルＯを出力する。
■若し０レベルより大きくない時は、比較器１３により
入力Ｘが−ａレベルより小さいか否かを調べ、若し−ａ
レベルより小さい時は、ゲート１６を開き、レベル−ｂ
を出力し、若し−ａレレベより小さくない時はオア回路
１７を経由してゲート１５を開き、レベル０を出力する
。
入力Ｘが−ａレベルより小さいか否かを調べ、若し−ａ
レベルより小さい時は、ゲート１６を開き、レベル−ｂ
を出力し、若し−ａレレベより小さくない時はオア回路
１７を経由してゲート１５を開き、レベル０を出力する
。
此の様にして第２図（ｂｌに示す特性を実現することが
出来る。
出来る。
以上詳細に説明した様に本発明によれば、位相エラーが
小さい時にＡＰＣ回路は常に一定制御出力を出す。従っ
てＰＬＬ系は定常ジッタを発生することがないと云う大
きい効果がある。
小さい時にＡＰＣ回路は常に一定制御出力を出す。従っ
てＰＬＬ系は定常ジッタを発生することがないと云う大
きい効果がある。
第１図は本発明の原理図である。
第２図（ａｌは本発明に依るタイミングＰＬＬ方式の一
実施例を示す図である。 第２図（ｂ）は本発明の説明図である。 第３図は従来のタイミングＰＬＬ方式の一例を示す図で
ある。 第４図は従来方式の説明図である。 図中、■はＡ−Ｄ変換器、２はタイミング抽出回路、３
はベクトル変換回路、５は自動位相制御（ＡＰＣ）回路
、５゛ は発振器、１０は定常ジッタ除去回路、１１．
１２、及び１３は夫々比較器、１４．１５、及び１６は
夫々ゲート、１７はオア回路である。 Ａく介’ＥｒＦｆｌ−社３タイミン７”ｆ’ＬＬ乃べの
一尖ム艷イグ・Ｊ卒２叫（α） 不〔昶のクイ５ングｐ＝ＩＪｏ −イタ′ｊ￥ ３ 聞 茅 ４ ト４
実施例を示す図である。 第２図（ｂ）は本発明の説明図である。 第３図は従来のタイミングＰＬＬ方式の一例を示す図で
ある。 第４図は従来方式の説明図である。 図中、■はＡ−Ｄ変換器、２はタイミング抽出回路、３
はベクトル変換回路、５は自動位相制御（ＡＰＣ）回路
、５゛ は発振器、１０は定常ジッタ除去回路、１１．
１２、及び１３は夫々比較器、１４．１５、及び１６は
夫々ゲート、１７はオア回路である。 Ａく介’ＥｒＦｆｌ−社３タイミン７”ｆ’ＬＬ乃べの
一尖ム艷イグ・Ｊ卒２叫（α） 不〔昶のクイ５ングｐ＝ＩＪｏ −イタ′ｊ￥ ３ 聞 茅 ４ ト４
Claims (1)
- 【特許請求の範囲】 Ａ−Ｄ変換器（１）により受信信号をサンプリングして
ディジタル化し、 タイミング抽出回路（２）により該サンプリング値から
タイミング信号を抽出し、 ベクトル変換回路（３）により該タイミング信号をベク
トル化し、 ベクトル化された該タイミング信号を基に、自動位相制
御回路（５）により該Ａ−Ｄ変換器（１）のサンプリン
グクロックの位相を制御するタイミングＰＬＬ方式のモ
デムに於いて、 入力位相が位相０を含む正負の或る範囲内の時は０を出
力し、 該入力位相が前記範囲より大きい時は正の或る有限値を
出力し、 該入力位相が前記範囲より小さい時は負の或る有限値を
出力する定常ジッタ除去回路（１０）を、該自動位相制
御回路（５）の前に設けたことを特徴とするタイミング
ＰＬＬ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62064716A JPS63229934A (ja) | 1987-03-19 | 1987-03-19 | タイミングｐｌｌ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62064716A JPS63229934A (ja) | 1987-03-19 | 1987-03-19 | タイミングｐｌｌ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63229934A true JPS63229934A (ja) | 1988-09-26 |
Family
ID=13266152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62064716A Pending JPS63229934A (ja) | 1987-03-19 | 1987-03-19 | タイミングｐｌｌ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63229934A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178038A (ja) * | 1983-03-28 | 1984-10-09 | Fujitsu Ltd | 位相同期回路 |
| JPS6017263A (ja) * | 1983-07-08 | 1985-01-29 | Honda Motor Co Ltd | 内燃機関の吸気装置 |
| JPS6024615A (ja) * | 1983-07-20 | 1985-02-07 | Matsushita Electric Ind Co Ltd | 信号発生器 |
| JPS6072345A (ja) * | 1983-09-28 | 1985-04-24 | Hitachi Ltd | デイジタル信号位相同期回路 |
| JPS61281737A (ja) * | 1985-06-07 | 1986-12-12 | Fujitsu Ltd | タイミング同期方法 |
-
1987
- 1987-03-19 JP JP62064716A patent/JPS63229934A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178038A (ja) * | 1983-03-28 | 1984-10-09 | Fujitsu Ltd | 位相同期回路 |
| JPS6017263A (ja) * | 1983-07-08 | 1985-01-29 | Honda Motor Co Ltd | 内燃機関の吸気装置 |
| JPS6024615A (ja) * | 1983-07-20 | 1985-02-07 | Matsushita Electric Ind Co Ltd | 信号発生器 |
| JPS6072345A (ja) * | 1983-09-28 | 1985-04-24 | Hitachi Ltd | デイジタル信号位相同期回路 |
| JPS61281737A (ja) * | 1985-06-07 | 1986-12-12 | Fujitsu Ltd | タイミング同期方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20180060100A (ko) | 하이브리드 클럭 데이터 복원 회로 및 수신기 | |
| Lorenzo et al. | Initialization of fractional differential equations: theory and application | |
| JPS63229934A (ja) | タイミングｐｌｌ方式 | |
| US7773006B2 (en) | Systems and methods of parallel to serial conversion | |
| US7298307B2 (en) | ΣΔ-analog-to-digital modulator and digital filter for improved noise immunity | |
| GB1519933A (en) | Digital phase comparison apparatus | |
| JPH04115722A (ja) | Ｄａ変換装置 | |
| KR20210127739A (ko) | 비동기식 샘플링 아키텍쳐 및 칩 | |
| JP2001160832A (ja) | シリアルデータ受信回路およびシリアルデータ処理装置 | |
| JPH04331517A (ja) | 信号加算装置および信号加算方法 | |
| CN110995257B (zh) | 一种环路滤波电路 | |
| JP2525979Y2 (ja) | 簡易形デジタルフィルタ | |
| JPH01269297A (ja) | 標本化周波数変換装置 | |
| SU936424A1 (ru) | Дельта-модул тор | |
| JPS6019363A (ja) | デイジタル信号処理系における位相同期方式 | |
| JPH1041748A (ja) | クロック発生回路 | |
| JPS6035685B2 (ja) | デ−タ取込み方式 | |
| JPS62108643A (ja) | タイミング同期方式 | |
| JPS6238645A (ja) | 復調器 | |
| JPH05327356A (ja) | 周波数変換装置 | |
| JPS62230242A (ja) | ノンリタ−ンゼロデ−タ受信回路 | |
| JPH04299617A (ja) | Ａ／ｄ変換方式 | |
| JPS59226516A (ja) | 高速並列比較形ａ／ｄ変換用集積回路 | |
| JPS63149934A (ja) | クロツク抽出回路 | |
| JPS63193627A (ja) | リタイミング回路 |