JPS63227394A - Ｉｃモジユ−ルおよびその組立方法 - Google Patents
Ｉｃモジユ−ルおよびその組立方法Info
- Publication number
- JPS63227394A JPS63227394A JP62061536A JP6153687A JPS63227394A JP S63227394 A JPS63227394 A JP S63227394A JP 62061536 A JP62061536 A JP 62061536A JP 6153687 A JP6153687 A JP 6153687A JP S63227394 A JPS63227394 A JP S63227394A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- module
- terminal electrode
- internal conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000002788 crimping Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910004353 Ti-Cu Inorganic materials 0.000 description 1
- 229910003086 Ti–Pt Inorganic materials 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Landscapes
- Credit Cards Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＩＣカードに用いられるＩＣモジュールとその
組立方法に関する。
組立方法に関する。
従来の技術
近年、第４図に示すような名刺サイズのＩＣカード１０
０が実用化され、広い用途が期待されている。第６図に
ＩＣカード中に埋め込まれたＩＣチップモジュールの端
子側部分ｘ（ＩＣカードでは表側、ＩＣチップモジュー
ルでは裏側になる）の拡大図を示す。この端子電極８に
リーダ／ライタの電極を接触させてＩＣチップ内の情報
を読み出しや書き込みを行なうわけである（参考文献二
日経エレクトロニクス１９８６年９月２２号Ｐ。
０が実用化され、広い用途が期待されている。第６図に
ＩＣカード中に埋め込まれたＩＣチップモジュールの端
子側部分ｘ（ＩＣカードでは表側、ＩＣチップモジュー
ルでは裏側になる）の拡大図を示す。この端子電極８に
リーダ／ライタの電極を接触させてＩＣチップ内の情報
を読み出しや書き込みを行なうわけである（参考文献二
日経エレクトロニクス１９８６年９月２２号Ｐ。
１３３〜Ｐ１４４）。このＩＣチップモジュールの断面
図を第６図に示す。先ず半導体ＩＣチップ１をパッケー
ジ１１に金−シリコン共晶や、接着剤でダイボンドを行
なう。次にＩＣチップの表面保護膜２：り露出されたパ
ッド部と、パッケージ１１のリード１３とに金線１２等
でワイヤボンディングを行ない結線し、チップ保護の為
、樹脂のコーティングを行なう。このリードは更に電気
的に接続されているスルーホール１４を介してもう一層
のパッケージ１５のリード１６につながりモジュール裏
側の端子電極８に電気的に接続されでいる。このモジュ
ールをカードに埋め込むラミネート処理を行なって名刺
大のＩＣカードが出来る。
図を第６図に示す。先ず半導体ＩＣチップ１をパッケー
ジ１１に金−シリコン共晶や、接着剤でダイボンドを行
なう。次にＩＣチップの表面保護膜２：り露出されたパ
ッド部と、パッケージ１１のリード１３とに金線１２等
でワイヤボンディングを行ない結線し、チップ保護の為
、樹脂のコーティングを行なう。このリードは更に電気
的に接続されているスルーホール１４を介してもう一層
のパッケージ１５のリード１６につながりモジュール裏
側の端子電極８に電気的に接続されでいる。このモジュ
ールをカードに埋め込むラミネート処理を行なって名刺
大のＩＣカードが出来る。
発明が解決しようとする問題点
しかし、かかる構成によれば、ＩＣチップモジュールは
０．５〜０．８８位と非常に薄い物が要求される為に、
以下の問題がある。
０．５〜０．８８位と非常に薄い物が要求される為に、
以下の問題がある。
（ｉ） ワイヤ１２の高さを出来るだけ低くし、更に
折り曲げに、充分耐えうる強度？保証する必要があり、
高度な技術を要求する為、歩留りの低下が生じる。
折り曲げに、充分耐えうる強度？保証する必要があり、
高度な技術を要求する為、歩留りの低下が生じる。
（ｉＤｘｃチップ１のダイボンド及びワイヤボンドの為
の約０．５肌程度のパッケージと０．２〜０．３脇程度
の端子電極付パッケージを張り合わし折り曲げに対して
も確実に電気的導通を維持する必要があり、高度な技術
全要求する為、歩留りの低下が生じる。
の約０．５肌程度のパッケージと０．２〜０．３脇程度
の端子電極付パッケージを張り合わし折り曲げに対して
も確実に電気的導通を維持する必要があり、高度な技術
全要求する為、歩留りの低下が生じる。
これらの問題は、（ｉ）ＩＣチップ全ダイボンドし、そ
の表面よりワイヤボンディング金張る事（１１）チップ
を収納するパッケージと、電極端子のあるパッケージと
を個別に製作し張り合わさないと目的の物が得ら九ない
所より発生する。本発明は、上述の問題点に鑑みて為さ
ｎたもので、高度な技術を用いる事なく、簡易な方法で
工程数を減少せしめ、歩留りを向上する事が出来るＩＣ
チップモジュールを提供する事を目的とする。
の表面よりワイヤボンディング金張る事（１１）チップ
を収納するパッケージと、電極端子のあるパッケージと
を個別に製作し張り合わさないと目的の物が得ら九ない
所より発生する。本発明は、上述の問題点に鑑みて為さ
ｎたもので、高度な技術を用いる事なく、簡易な方法で
工程数を減少せしめ、歩留りを向上する事が出来るＩＣ
チップモジュールを提供する事を目的とする。
問題点を解決するための手段
本発明は上述の問題点を解決する為、端子電極全主面に
有し、他の一生面にチップを収納しうる凹部と、この凹
部周辺部に前記端子電極につながる導電リードとを有す
るパッケージを用い、前記パッケージの導電リード部に
バンプを設けるか、もしくはＩＣチップのパッド部にバ
ンプを形成するかのいずれかを採用して、ＩＣチンプバ
ッド部をパッケージ凹部側に相対させ、所定の位置で接
合させる構成を備えたものである。
有し、他の一生面にチップを収納しうる凹部と、この凹
部周辺部に前記端子電極につながる導電リードとを有す
るパッケージを用い、前記パッケージの導電リード部に
バンプを設けるか、もしくはＩＣチップのパッド部にバ
ンプを形成するかのいずれかを採用して、ＩＣチンプバ
ッド部をパッケージ凹部側に相対させ、所定の位置で接
合させる構成を備えたものである。
作用
本発明は上述の構成によって、パッケージの主面に端子
電極、他の一生面に導電リードを有する事によって、パ
ッケージ１層で導電性を確保する事が可能となり、更に
ＩＣチップを裏向きにバンプ接合する事によって、ダイ
スボンド及びワイヤボンド工程が不要になる。
電極、他の一生面に導電リードを有する事によって、パ
ッケージ１層で導電性を確保する事が可能となり、更に
ＩＣチップを裏向きにバンプ接合する事によって、ダイ
スボンド及びワイヤボンド工程が不要になる。
実施例
第１図に本発明の一実施例による最終ＩＣモジュールの
組立断面図を示す。第２図にＩＣチップ、第３図にパッ
ケージの構造を示す。第１の実施例を述べる。先ず表面
保護膜２で被覆されたＩＣチップ１のパッド部３にバン
プ４を形成する。通常ＩＣチップのバンドのＡＪ電極上
にバリヤメタル（多層金属膜）を介してＡｕ、ノ・ンダ
等のバンプ全形成する。バリヤメタルは２〜３層からな
り、Ｔｉ−Ｐｔ 、 Ｔｉ−Ｗ 、 Ｔｉ−Ｃｕ 、
０ｒ−１ｕ、Ｃｒ−Ａｕ。
組立断面図を示す。第２図にＩＣチップ、第３図にパッ
ケージの構造を示す。第１の実施例を述べる。先ず表面
保護膜２で被覆されたＩＣチップ１のパッド部３にバン
プ４を形成する。通常ＩＣチップのバンドのＡＪ電極上
にバリヤメタル（多層金属膜）を介してＡｕ、ノ・ンダ
等のバンプ全形成する。バリヤメタルは２〜３層からな
り、Ｔｉ−Ｐｔ 、 Ｔｉ−Ｗ 、 Ｔｉ−Ｃｕ 、
０ｒ−１ｕ、Ｃｒ−Ａｕ。
Ｏｒ −Ａｇ 、 Ｏｒ −Ｎｉ等の構成で、最下層の
Ｔｉ、Ｃｒ膜はＡ／電極あるいは基板と密着力が高（Ａ
ｕのバリヤとなる材料を用いる事が多い。パッケージ６
は工０チップ全装着しうる凹部１０ｉ有する箱型をした
もので、チップ収納部に内部導電リードｅを金メッキ等
で作成しである。各リードは第１図に示すように導電接
続孔７全通してパッケージ裏面の所定の端子電極８に接
続される。
Ｔｉ、Ｃｒ膜はＡ／電極あるいは基板と密着力が高（Ａ
ｕのバリヤとなる材料を用いる事が多い。パッケージ６
は工０チップ全装着しうる凹部１０ｉ有する箱型をした
もので、チップ収納部に内部導電リードｅを金メッキ等
で作成しである。各リードは第１図に示すように導電接
続孔７全通してパッケージ裏面の所定の端子電極８に接
続される。
導電部は通常人Ｕで作られ、パッケージ６は強度等の関
係でセラミックが使われる事が多いが、プラスチックパ
ッケージであっても良い。この端子電極に外部より検出
ビンがあたるわけである。
係でセラミックが使われる事が多いが、プラスチックパ
ッケージであっても良い。この端子電極に外部より検出
ビンがあたるわけである。
パッケージ６の内部導電リード６に対して、ＩＣチップ
１のバンプ４が所定の位置に来るようにＩＣチップを裏
返して目合わせ全行ない、圧着する事に：って電気的接
続を行なうものである。チップ１金裏向きに位置合わせ
を行なう事は、−見困難なようであるが、パッケージと
ＩＣチップとの相対的な位置さえ明確であｎば問題は生
じない。つまり、ＩＣチップ１をパッケージ６の凹部１
０内に収納する時、パンケージ端部から等距離に存在す
るようにＸ方向及びＹ方向の位置決めを行ったり、ある
いはチップ位置に合わせてパッケージ側に目印金つける
かすれば良い。逆にチップを固定して、パッケージをか
ぶせる場合も同じ様にすればよく、後は圧力を加えるだ
けで圧着接続されるわけである。
１のバンプ４が所定の位置に来るようにＩＣチップを裏
返して目合わせ全行ない、圧着する事に：って電気的接
続を行なうものである。チップ１金裏向きに位置合わせ
を行なう事は、−見困難なようであるが、パッケージと
ＩＣチップとの相対的な位置さえ明確であｎば問題は生
じない。つまり、ＩＣチップ１をパッケージ６の凹部１
０内に収納する時、パンケージ端部から等距離に存在す
るようにＸ方向及びＹ方向の位置決めを行ったり、ある
いはチップ位置に合わせてパッケージ側に目印金つける
かすれば良い。逆にチップを固定して、パッケージをか
ぶせる場合も同じ様にすればよく、後は圧力を加えるだ
けで圧着接続されるわけである。
次に第２の実施例を述べる。第１の実施例が、ＩＣチッ
プ１にバンプを形成したのに対し、パッケージ側の内部
導電リードｅ上にバンプを形成する方法が第２の実施例
となる。
プ１にバンプを形成したのに対し、パッケージ側の内部
導電リードｅ上にバンプを形成する方法が第２の実施例
となる。
今度の場合は、ムＵから成るバンプ上にバリアメタル層
を堆積した状態でリード部ｅ上に形成される事になる。
を堆積した状態でリード部ｅ上に形成される事になる。
従って、パッケージ側に形成されたバンプに対して、Ｉ
Ｃチップのパッド部３を合わせて圧着するわけであり、
接続された状態は第１図と同じである。その後、樹脂等
を塗布して、チップの固定の強度アップや外部汚染に対
する保護膜として使用する。最後にこのＩＣモジュール
をＩＣカード中に埋め込む事で、工程は終了する。
Ｃチップのパッド部３を合わせて圧着するわけであり、
接続された状態は第１図と同じである。その後、樹脂等
を塗布して、チップの固定の強度アップや外部汚染に対
する保護膜として使用する。最後にこのＩＣモジュール
をＩＣカード中に埋め込む事で、工程は終了する。
本発明は、前述の構成を用いる事にＬｖ、ワイヤボンド
接合をバンプ接合とし、従来の２層パッケージ構造を１
層のパッケージ構造とする事が出来た。従って、厚さの
制限が厳しくかつ折り曲げ等の外部引っ張りカの作用す
るＩＣモジュールにおいて、従来のワイヤボンドの高さ
の制限による高度な技術の要求や引張り強度の弱さある
いは配線間のショート等をなくす事が出来、歩留りが向
上した。更に、パッケージを１層とする事にょジ、工程
の複雑さを減少し、コストダウンに太いに寄与すると共
に、歩留りも大幅に改善する事が出来た。
接合をバンプ接合とし、従来の２層パッケージ構造を１
層のパッケージ構造とする事が出来た。従って、厚さの
制限が厳しくかつ折り曲げ等の外部引っ張りカの作用す
るＩＣモジュールにおいて、従来のワイヤボンドの高さ
の制限による高度な技術の要求や引張り強度の弱さある
いは配線間のショート等をなくす事が出来、歩留りが向
上した。更に、パッケージを１層とする事にょジ、工程
の複雑さを減少し、コストダウンに太いに寄与すると共
に、歩留りも大幅に改善する事が出来た。
なお、本発明は、ＩＣカード用モジュールとして実施例
を示したが、通常のＩＣチップの組立工程にも使用する
事が出来る。ＩＣチップがｃｏｏｓ品種であれば、特に
チップ基板裏面より電位をとる必要はなく、本発明を採
用する事も可能である。
を示したが、通常のＩＣチップの組立工程にも使用する
事が出来る。ＩＣチップがｃｏｏｓ品種であれば、特に
チップ基板裏面より電位をとる必要はなく、本発明を採
用する事も可能である。
発明の効果
本発明は前述のように、ＩＣチップの表面部とパッケー
ジのチップ装着部を相対して圧着し、更にパッケージを
１層とする事によって、工程の簡略化？実現するもので
ある。更にワイヤボンドをなくす事によって、ワイヤを
使用する事によって発生していた、配線間のショートや
引張りによる断線等を減少する事が出来た。更に、高さ
の制限から来た高度なワイヤボンド技術をも必要としな
くなった。又、強固なセラミックあるいはプラスチック
パッケージ１層にする事によって、材料も少なくて済み
、従来の２層に比べ、技術的にもより簡易になる。従っ
て組立歩留りが向上し、更に折り曲げ等による劣化も少
なく信頼性がはるかに良好となる。
ジのチップ装着部を相対して圧着し、更にパッケージを
１層とする事によって、工程の簡略化？実現するもので
ある。更にワイヤボンドをなくす事によって、ワイヤを
使用する事によって発生していた、配線間のショートや
引張りによる断線等を減少する事が出来た。更に、高さ
の制限から来た高度なワイヤボンド技術をも必要としな
くなった。又、強固なセラミックあるいはプラスチック
パッケージ１層にする事によって、材料も少なくて済み
、従来の２層に比べ、技術的にもより簡易になる。従っ
て組立歩留りが向上し、更に折り曲げ等による劣化も少
なく信頼性がはるかに良好となる。
第１図は本発明の一実施例のＩＣモジュールの断面図、
第２図（ａ） 、 （１））はバンプ全形成前、後のＩ
Ｃチップの斜視図および断面図、第３図（＆） 、 （
ｂ）はＩＣチップを裏向けに装着しつるパッケージ構造
の斜視図、第４図、第６図は各々ＩＣカードの表面図及
び裏面図、第６図はＩＣカード中のＩＣモジュールの従
来の構成による断面図である。 １・・・・・・ＩＣチップ、４・・・・・・バンプ、５
・・・・・・パッケージ、θ・・・・・・リード、８・
・・・・・端子電極、１０・・・・・・凹部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
−−ｒ（んデ ４−一−へ゛）γ ８−７島与質１牝 ろ 第２図
第２図（ａ） 、 （１））はバンプ全形成前、後のＩ
Ｃチップの斜視図および断面図、第３図（＆） 、 （
ｂ）はＩＣチップを裏向けに装着しつるパッケージ構造
の斜視図、第４図、第６図は各々ＩＣカードの表面図及
び裏面図、第６図はＩＣカード中のＩＣモジュールの従
来の構成による断面図である。 １・・・・・・ＩＣチップ、４・・・・・・バンプ、５
・・・・・・パッケージ、θ・・・・・・リード、８・
・・・・・端子電極、１０・・・・・・凹部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
−−ｒ（んデ ４−一−へ゛）γ ８−７島与質１牝 ろ 第２図
Claims (3)
- （１） 一主面に端子電極を有し、前記端子電極と電気
的に接続された内部導電リードが、他主面の凹部底部周
辺部より内側に一定の長さで延び、前記凹部がＩＣチッ
プを収納しうるべく形成されたパッケージを用い、前記
内部導電リードとＩＣチップパッドが互いに向かい合い
バンプを介して所望の位置で接続されてなるＩＣモジュ
ール。 - （２） ＩＣチップパッド部に各バンプを形成する工程
と、一主面に端子電極を有し、前記端子電極と電気的に
接続され、他主面凹部に位置する内部導電リードと前記
ＩＣチップを所望の位置に相対させる工程と、チップパ
ッド部バンプと前記内部導電リードを圧着接続させる工
程とから成るＩＣモジュールの組立方法。 - （３） 一主面に端子電極を有し、前記端子電極と電気
的に接続された内部導電リードが、他主面の凹部周辺部
より内側に一定の長さに延びたパッケージを用い、前記
内部導電リードの先端にバンプを形成する工程と、ＩＣ
チップの表面パッド部と前記バンプとを所望の位置に相
対させる工程と、前記ＩＣチップをバンプを介して前記
内部導電リードに圧着接続させる工程とから成るＩＣモ
ジュールの組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061536A JPS63227394A (ja) | 1987-03-17 | 1987-03-17 | Ｉｃモジユ−ルおよびその組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061536A JPS63227394A (ja) | 1987-03-17 | 1987-03-17 | Ｉｃモジユ−ルおよびその組立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63227394A true JPS63227394A (ja) | 1988-09-21 |
Family
ID=13173927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62061536A Pending JPS63227394A (ja) | 1987-03-17 | 1987-03-17 | Ｉｃモジユ−ルおよびその組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63227394A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05509268A (ja) * | 1991-01-28 | 1993-12-22 | シーメンス アクチエンゲゼルシヤフト | 携帯可能なデータ媒体装置の製造方法 |
| JP2004506985A (ja) * | 2000-08-18 | 2004-03-04 | シーメンス アクチエンゲゼルシヤフト | 封入された有機電子構成素子、その製造方法および使用 |
-
1987
- 1987-03-17 JP JP62061536A patent/JPS63227394A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05509268A (ja) * | 1991-01-28 | 1993-12-22 | シーメンス アクチエンゲゼルシヤフト | 携帯可能なデータ媒体装置の製造方法 |
| JPH05509267A (ja) * | 1991-01-28 | 1993-12-22 | シーメンス アクチエンゲゼルシヤフト | 携帯可能なデータ媒体装置の製造方法 |
| JP2004506985A (ja) * | 2000-08-18 | 2004-03-04 | シーメンス アクチエンゲゼルシヤフト | 封入された有機電子構成素子、その製造方法および使用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4795895A (en) | Multi-layered electronic card carrying integrated circuit pellet and having two-pad layered structure for electrical connection thereto | |
| US4774633A (en) | Method for assembling an integrated circuit with raised contacts on a substrate, device thereby produced and an electronic microcircuit card incorporating said device | |
| US5583375A (en) | Semiconductor device with lead structure within the planar area of the device | |
| JP4195804B2 (ja) | デュアルダイパッケージ | |
| EP0594299A2 (en) | Multi-layered lead frame assembly and method for integrated circuits | |
| US4889980A (en) | Electronic memory card and method of manufacturing same | |
| KR100514023B1 (ko) | 반도체장치 | |
| JPS63149191A (ja) | Ｉｃカ−ド | |
| JP2953899B2 (ja) | 半導体装置 | |
| US20030127719A1 (en) | Structure and process for packaging multi-chip | |
| JPH054914B2 (ja) | ||
| JPH03112688A (ja) | Ｉｃカード | |
| JPH06227189A (ja) | Ｉｃカード用モジュールの製造方法 | |
| JP2839941B2 (ja) | 半導体装置 | |
| JPS63227394A (ja) | Ｉｃモジユ−ルおよびその組立方法 | |
| JP3043484B2 (ja) | 半導体装置 | |
| JP3248853B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP2002536733A (ja) | 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JPH06268151A (ja) | 半導体装置 | |
| KR100212095B1 (ko) | 반도체장치 | |
| JPH118348A (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP3485736B2 (ja) | 半導体装置とその製造方法 | |
| JPH0810746B2 (ja) | メモリーモジュール | |
| JP2000091490A (ja) | 半導体装置 |