JPS632144B2 - - Google Patents
Info
- Publication number
- JPS632144B2 JPS632144B2 JP56160940A JP16094081A JPS632144B2 JP S632144 B2 JPS632144 B2 JP S632144B2 JP 56160940 A JP56160940 A JP 56160940A JP 16094081 A JP16094081 A JP 16094081A JP S632144 B2 JPS632144 B2 JP S632144B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- wiring
- main wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 102
- 239000002184 metal Substances 0.000 claims description 102
- 230000004888 barrier function Effects 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 81
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明は、半導体基板上に形成されたバリア
メタル層およびその上の主配線金属層からなる積
層構造の金属配線を有する半導体装置の製造方法
に関するものである。
メタル層およびその上の主配線金属層からなる積
層構造の金属配線を有する半導体装置の製造方法
に関するものである。
浅い接合を有する半導体装置たとえば高集積密
度の低電力シヨツトキーTTLなどの半導体集積
回路においては、第１図に示すような金属配線構
造が採られている。すなわち、SiO2膜２で被覆
された半導体基板１上に、主配線金属であるたと
えばAlに対するバリアーを目的として、高融点
金属層たとえばＷ，Ti，Moの単層あるいはこれ
らの２層構造や合金層などからなるバリアメタル
層３を配置し、その上にAlまたはAl系合金から
なる主配線金属層４を形成している。
度の低電力シヨツトキーTTLなどの半導体集積
回路においては、第１図に示すような金属配線構
造が採られている。すなわち、SiO2膜２で被覆
された半導体基板１上に、主配線金属であるたと
えばAlに対するバリアーを目的として、高融点
金属層たとえばＷ，Ti，Moの単層あるいはこれ
らの２層構造や合金層などからなるバリアメタル
層３を配置し、その上にAlまたはAl系合金から
なる主配線金属層４を形成している。
このような金属配線構造では、バリアメタルと
しての高融点金属が、半導体基板と主配線金属と
してのAlとの間に挿入されることによつて、そ
の後の熱処理により、主配線金属であるAlが半
導体基板と反応するのを阻止するので、熱的に安
定な信頼性の高い半導体装置を得ることができ
る。
しての高融点金属が、半導体基板と主配線金属と
してのAlとの間に挿入されることによつて、そ
の後の熱処理により、主配線金属であるAlが半
導体基板と反応するのを阻止するので、熱的に安
定な信頼性の高い半導体装置を得ることができ
る。
第２図は上記のような金属配線の従来の形成方
法、特にパターン化工程を示す図である。この図
により従来のパターン化工程ついて述べると、ま
ず第２図Ａで示すように、主配線金属層４をホト
エツチで選択除去した後、図示しないレジストを
除去する。続いて、パターニングされた主配線金
属層４をマスクとして、第２図Ｂに示すように下
層のバリアメタル層３をエツチングする。
法、特にパターン化工程を示す図である。この図
により従来のパターン化工程ついて述べると、ま
ず第２図Ａで示すように、主配線金属層４をホト
エツチで選択除去した後、図示しないレジストを
除去する。続いて、パターニングされた主配線金
属層４をマスクとして、第２図Ｂに示すように下
層のバリアメタル層３をエツチングする。
しかるに、このような方法では、バリアメタル
層３のエツチング時に、主配線金属層４に対して
バリアメタル層３がサイドエツチされるので、第
２図Ｂに示されるように主配線金属層４がオーバ
ー・ハングになるという欠点があつた。
層３のエツチング時に、主配線金属層４に対して
バリアメタル層３がサイドエツチされるので、第
２図Ｂに示されるように主配線金属層４がオーバ
ー・ハングになるという欠点があつた。
したがつて、このような半導体装置で多層配線
を実現する場合、第２図Ｂで示される構造を有す
る半導体装置の上に、CVDで形成されたPSG（リ
ンガラス）などの層間絶縁膜を形成し、さらにそ
の上に第２層の金属配線を形成する方法が一般的
であるが、第１層の金属配線が第２図Ｂで示され
るようにオーバー・ハング状になつていると、第
１層金属配線で作られる段差が厳しく、この部分
を層間絶縁膜が充分覆うことができなくなり、た
とえば層間絶縁膜が段差部で異常成長したり、局
部的に薄くなつたりあるいは完全にカバーできな
くなるという所謂ステツプ・カバーレツジが悪く
なり、第２層の金属配線が断線あるいは第１層の
金属配線とシヨートするという問題が発生し、歩
留りを大幅に低下させる欠点があつた。
を実現する場合、第２図Ｂで示される構造を有す
る半導体装置の上に、CVDで形成されたPSG（リ
ンガラス）などの層間絶縁膜を形成し、さらにそ
の上に第２層の金属配線を形成する方法が一般的
であるが、第１層の金属配線が第２図Ｂで示され
るようにオーバー・ハング状になつていると、第
１層金属配線で作られる段差が厳しく、この部分
を層間絶縁膜が充分覆うことができなくなり、た
とえば層間絶縁膜が段差部で異常成長したり、局
部的に薄くなつたりあるいは完全にカバーできな
くなるという所謂ステツプ・カバーレツジが悪く
なり、第２層の金属配線が断線あるいは第１層の
金属配線とシヨートするという問題が発生し、歩
留りを大幅に低下させる欠点があつた。
また、多層構造の場合、第１層の金属配線は、
層間絶縁膜のステツプ・カバーレツジをよくする
ため、エツジ部の段差を極力小さくする必要があ
る。そのため、第１層の金属配線にバリアメタル
を使用する場合は、バリアメタル層の厚さの分だ
け主配線金属層の膜厚を減らすなどの配慮が必要
であつたが、主配線金属層の膜厚を減らすと、ス
ルーホール形成時に第１層の主配線金属たとえば
Alがスルホールのエツチヤントによつてエツチ
ングされるため、第１層―第２層金属配線間の導
通不良を起こす危険が高くなるという欠点を有し
ていた。
層間絶縁膜のステツプ・カバーレツジをよくする
ため、エツジ部の段差を極力小さくする必要があ
る。そのため、第１層の金属配線にバリアメタル
を使用する場合は、バリアメタル層の厚さの分だ
け主配線金属層の膜厚を減らすなどの配慮が必要
であつたが、主配線金属層の膜厚を減らすと、ス
ルーホール形成時に第１層の主配線金属たとえば
Alがスルホールのエツチヤントによつてエツチ
ングされるため、第１層―第２層金属配線間の導
通不良を起こす危険が高くなるという欠点を有し
ていた。
この発明は上記の点に鑑みなされたもので、バ
リアメタル層と主配線金属層からなる金属配線を
有する半導体装置において、簡単な製造工程によ
り安定で歩留りのよい多層配線を実現できる半導
体装置の製造方法を提供することを目的とする。
リアメタル層と主配線金属層からなる金属配線を
有する半導体装置において、簡単な製造工程によ
り安定で歩留りのよい多層配線を実現できる半導
体装置の製造方法を提供することを目的とする。
以下この発明の実施例を第３図を参照して説明
する。
する。
第３図Ａにおいて、１１は半導体基板であり、
まず、その表面にSiO2膜１２を形成し、この
SiO2膜１２にコンタクト窓１３を形成する。
まず、その表面にSiO2膜１２を形成し、この
SiO2膜１２にコンタクト窓１３を形成する。
次に、半導体基板１１上に、詳しくはコンタク
ト窓１３を含むSiO2膜１２上にバリアメタル層
１４を形成する。このバリアメタル層１４は、そ
の上に形成される主配線金属としてのAlが、そ
の後の熱処理によりコンタクト窓１３を介して
PN接合に侵入し、接合が破壊されるのを防ぐた
めに形成されるものであり、接合に対する信頼
性、安定性、再現性の面から1000Å以上の厚みが
必要である。また、バリアメタル層１４は、高融
点金属たとえばＷ，Ti，Moの単層あるいはこれ
らの２層構造や合金からなり、蒸着またはスパツ
タ法で形成される。
ト窓１３を含むSiO2膜１２上にバリアメタル層
１４を形成する。このバリアメタル層１４は、そ
の上に形成される主配線金属としてのAlが、そ
の後の熱処理によりコンタクト窓１３を介して
PN接合に侵入し、接合が破壊されるのを防ぐた
めに形成されるものであり、接合に対する信頼
性、安定性、再現性の面から1000Å以上の厚みが
必要である。また、バリアメタル層１４は、高融
点金属たとえばＷ，Ti，Moの単層あるいはこれ
らの２層構造や合金からなり、蒸着またはスパツ
タ法で形成される。
続いて、バリアメタル層１４と同様の方法で、
このバリアメタル層１４上に主配線金属層１５を
形成する。この主配線金属層１５は電気的良導体
で形成されるものであり、ここではAlを用いて
0.5〜1μmの厚さに形成される。なお、主配線金
属層１５にはAlの他にAl系合金たとえばAl―Si
やAl―Cuを用いることもできる。
このバリアメタル層１４上に主配線金属層１５を
形成する。この主配線金属層１５は電気的良導体
で形成されるものであり、ここではAlを用いて
0.5〜1μmの厚さに形成される。なお、主配線金
属層１５にはAlの他にAl系合金たとえばAl―Si
やAl―Cuを用いることもできる。
次に、主配線金属層１５上にレジスト１６を回
転塗布した後、そのレジスト１６を通常のホトリ
ソ工程でパターニングする。
転塗布した後、そのレジスト１６を通常のホトリ
ソ工程でパターニングする。
そして、パターニングされたレジスト１６をマ
スクにして、まず上層の主配線金属層１５をエツ
チングする。続いて、レジスト１６を残したま
ま、パターニングされた主配線金属層１５をマス
クとして下層のバリアメタル層１４をエツチング
する。このエツチング終了後の状態が第３図Ａに
示されている。この図から明らかなように、この
段階では、上層の主配線金属層１５は下層のバリ
アメタル層１４に対してオーバー・ハングになつ
ている。
スクにして、まず上層の主配線金属層１５をエツ
チングする。続いて、レジスト１６を残したま
ま、パターニングされた主配線金属層１５をマス
クとして下層のバリアメタル層１４をエツチング
する。このエツチング終了後の状態が第３図Ａに
示されている。この図から明らかなように、この
段階では、上層の主配線金属層１５は下層のバリ
アメタル層１４に対してオーバー・ハングになつ
ている。
しかる後、Alの選択エツチヤントを用いて再
度主配線金属層１５のエツチングを一定時間行う
とにより、主配線金属層１５のオーバー・ハング
部およびその内側所定部分をサイドエツチにより
第３図Ｂに示すように除去する。この場合、主配
線金属層１５の表面はレジスト１６で保護されて
いるため、主配線金属層１５のサイドエツチだけ
が進行する。また、バリアメタル層１４および
SiO2膜１２はAlのエツチヤントではエツチング
されない。
度主配線金属層１５のエツチングを一定時間行う
とにより、主配線金属層１５のオーバー・ハング
部およびその内側所定部分をサイドエツチにより
第３図Ｂに示すように除去する。この場合、主配
線金属層１５の表面はレジスト１６で保護されて
いるため、主配線金属層１５のサイドエツチだけ
が進行する。また、バリアメタル層１４および
SiO2膜１２はAlのエツチヤントではエツチング
されない。
したがつて、このエツチングを終了すると、バ
リアメタル層１４（下層）および主配線金属層１
５（上層）からなる積層構造の第１層の金属配線
１７が、そのエツジ部が前記第３図Ｂに示すよう
に階段状になつて形成される。
リアメタル層１４（下層）および主配線金属層１
５（上層）からなる積層構造の第１層の金属配線
１７が、そのエツジ部が前記第３図Ｂに示すよう
に階段状になつて形成される。
次に、レジスト１６を除去した後、第３図Ｃに
示すように、全面に層間絶縁膜１８であるPSG
をCVDで形成し、通常のホトリソーエツチング
工程でスルーホール１９をあける。ついで、第２
層の配線金属たとえばAlを蒸着またはスパツタ
で形成した上、パターンエツチを行つて第２層の
金属配線２０を形成し、２層配線構造を完成す
る。
示すように、全面に層間絶縁膜１８であるPSG
をCVDで形成し、通常のホトリソーエツチング
工程でスルーホール１９をあける。ついで、第２
層の配線金属たとえばAlを蒸着またはスパツタ
で形成した上、パターンエツチを行つて第２層の
金属配線２０を形成し、２層配線構造を完成す
る。
以上説明したように、実施例においては、第１
層の金属配線１７のエツジ部では、下層のバリア
メタル層１４と上層の主配線金属層１５が階段状
に構成されるため、層間絶縁膜１８のステツプ・
カバーレツジが良好となり、したがつて第２層の
金属配線２０が第１層の金属配線１７の段部にお
いて断線したりあるいはシヨートするという問題
を解決できる。また、従来の方法では、第１層の
金属配線による段差を小さくするため、バリアメ
タル層の厚さの分だけ主配線金属層の膜厚を減ら
すなどの配慮が必要であつたが、実施例によれ
ば、第１層の金属配線１７のエツジ部は階段状で
あるため、主配線金属層１５の膜厚を減らす必要
はなく２層配線構造の導通不良を減少させること
ができる。
層の金属配線１７のエツジ部では、下層のバリア
メタル層１４と上層の主配線金属層１５が階段状
に構成されるため、層間絶縁膜１８のステツプ・
カバーレツジが良好となり、したがつて第２層の
金属配線２０が第１層の金属配線１７の段部にお
いて断線したりあるいはシヨートするという問題
を解決できる。また、従来の方法では、第１層の
金属配線による段差を小さくするため、バリアメ
タル層の厚さの分だけ主配線金属層の膜厚を減ら
すなどの配慮が必要であつたが、実施例によれ
ば、第１層の金属配線１７のエツジ部は階段状で
あるため、主配線金属層１５の膜厚を減らす必要
はなく２層配線構造の導通不良を減少させること
ができる。
なお、上記実施例では多層配線において第１層
の金属配線を上述のように形成する場合について
説明したが、１層構造においてその金属配線（勿
論、バリアメタル層と主配線金属層からなる）を
実施例のように形成してもよく、その場合はパツ
シベーシヨン膜のカバーレツジに対して有効であ
り、耐湿性の向上を期待することができる。ま
た、３層以上の配線においても同様に適用できる
ものである。
の金属配線を上述のように形成する場合について
説明したが、１層構造においてその金属配線（勿
論、バリアメタル層と主配線金属層からなる）を
実施例のように形成してもよく、その場合はパツ
シベーシヨン膜のカバーレツジに対して有効であ
り、耐湿性の向上を期待することができる。ま
た、３層以上の配線においても同様に適用できる
ものである。
以上詳述したように、この発明の半導体装置の
製造方法によれば、金属配線を構成する下層のバ
リアメタル層と上層の主配線金属層のエツジ部が
階段状に形成されるようにしたので、簡単な製造
工程により安定で歩留りのよい多層配線を実現で
き、また１層配線の場合は耐湿性の向上を期待す
ることができる。また、この製造方法によれば、
レジスト以外の特別のマスク材料を必要とせず
に、あるいは途中でレジストマスクを作り直すな
どすることなしに目的形状の金属配線を形成する
ことができるから、工程が簡略になる上に、上層
の主配線金属層と下層のバリアメタル層の合わせ
ずれがなくパターンマージンをとる必要がないか
ら配線の縮小化が可能となる。
製造方法によれば、金属配線を構成する下層のバ
リアメタル層と上層の主配線金属層のエツジ部が
階段状に形成されるようにしたので、簡単な製造
工程により安定で歩留りのよい多層配線を実現で
き、また１層配線の場合は耐湿性の向上を期待す
ることができる。また、この製造方法によれば、
レジスト以外の特別のマスク材料を必要とせず
に、あるいは途中でレジストマスクを作り直すな
どすることなしに目的形状の金属配線を形成する
ことができるから、工程が簡略になる上に、上層
の主配線金属層と下層のバリアメタル層の合わせ
ずれがなくパターンマージンをとる必要がないか
ら配線の縮小化が可能となる。
第１図はバリアメタル層および主配線金属層か
らなる金属配線を採用した半導体装置の断面図、
第２図は上記金属配線の従来の製造方法を説明す
るための断面図、第３図はこの発明の半導体装置
の製造方法の実施例を説明するための断面図であ
る。 １１…半導体基板、１４…バリアメタル層、１
５…主配線金属層、１６…レジスト、１７…第１
層の金属配線。
らなる金属配線を採用した半導体装置の断面図、
第２図は上記金属配線の従来の製造方法を説明す
るための断面図、第３図はこの発明の半導体装置
の製造方法の実施例を説明するための断面図であ
る。 １１…半導体基板、１４…バリアメタル層、１
５…主配線金属層、１６…レジスト、１７…第１
層の金属配線。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に、バリアメタル層およびその
上の主配線金属層からなる積層構造の金属配線を
形成するようにした半導体装置の製造方法におい
て、 (a) 半導体基板上にバリアメタル層および主配線
金属層を順次形成した後、主配線金属層上にレ
ジストパターンを形成する工程と、 (b) そのレジストパターンをマスクとして主配線
金属層を配線パターンにエツチングし、更にレ
ジストパターンを残したまま、前記パターン化
された主配線金属層をマスクとして下層のバリ
アメタル層をエツチングする工程と、 (c) その後、主配線金属層の選択エツチヤントを
用いて前記レジストパターンをマスクとして主
配線金属層をサイドエツチングすることによ
り、該主配線金属層のエツジをバリアメタル層
のエツジの内側に位置させる工程と、 (d) その後、前記レジストパターンを除去する工
程とを具備してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16094081A JPS5863150A (ja) | 1981-10-12 | 1981-10-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16094081A JPS5863150A (ja) | 1981-10-12 | 1981-10-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5863150A JPS5863150A (ja) | 1983-04-14 |
| JPS632144B2 true JPS632144B2 (ja) | 1988-01-18 |
Family
ID=15725509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16094081A Granted JPS5863150A (ja) | 1981-10-12 | 1981-10-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5863150A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144468A (ja) * | 1984-08-09 | 1986-03-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0195536A (ja) * | 1987-10-07 | 1989-04-13 | Mitsubishi Electric Corp | 多重膜配線体の製造方法 |
| JP3866783B2 (ja) | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| EP1338914A3 (en) | 1995-11-21 | 2003-11-19 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS526477A (en) * | 1975-07-07 | 1977-01-18 | Hitachi Ltd | Method for multi-layer film formation |
| JPS526597A (en) * | 1975-07-04 | 1977-01-19 | Hitachi Ltd | Column device for fluid chromatograph |
-
1981
- 1981-10-12 JP JP16094081A patent/JPS5863150A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS526597A (en) * | 1975-07-04 | 1977-01-19 | Hitachi Ltd | Column device for fluid chromatograph |
| JPS526477A (en) * | 1975-07-07 | 1977-01-18 | Hitachi Ltd | Method for multi-layer film formation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5863150A (ja) | 1983-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4968643A (en) | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPS632144B2 (ja) | ||
| JPS6364057B2 (ja) | ||
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08306786A (ja) | 半導体装置 | |
| JP2587103B2 (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JP2867443B2 (ja) | 半導体装置の製造方法 | |
| JP2557281B2 (ja) | 半導体装置 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPS6143855B2 (ja) | ||
| JP2897313B2 (ja) | 配線形成法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPH0542139B2 (ja) | ||
| JPH09199591A (ja) | 半導体装置の製造方法 |