JPS63202108A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS63202108A JPS63202108A JP62033844A JP3384487A JPS63202108A JP S63202108 A JPS63202108 A JP S63202108A JP 62033844 A JP62033844 A JP 62033844A JP 3384487 A JP3384487 A JP 3384487A JP S63202108 A JPS63202108 A JP S63202108A
- Authority
- JP
- Japan
- Prior art keywords
- current
- collector
- mirror circuit
- current mirror
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003503 early effect Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路に用いられるカレントミラー回
路に関するものである。
路に関するものである。
従来の技術
一般に、半導体集積回路に用いられるカレントミラー回
路は、第2図に示すように、ダイオード接続のトランジ
スタ16のコレクタに入力電流を供給し、このダイオー
ドの両端子間の電位差によって、トランジスタ17を駆
動し、同トランジスタ17の電流を、第2のカレントミ
ラ一対のトランジスタ18.19を介し、そのトランジ
スタ19のコレクタからダイオード接続の出力トランジ
スタ20を通じて出力電流をとり出す回路構成が多く用
いられてきた。
路は、第2図に示すように、ダイオード接続のトランジ
スタ16のコレクタに入力電流を供給し、このダイオー
ドの両端子間の電位差によって、トランジスタ17を駆
動し、同トランジスタ17の電流を、第2のカレントミ
ラ一対のトランジスタ18.19を介し、そのトランジ
スタ19のコレクタからダイオード接続の出力トランジ
スタ20を通じて出力電流をとり出す回路構成が多く用
いられてきた。
発明が解決しようとする問題点
ところがこのような回路構成では、一般に、トランジス
タ16およびトランジスタ17の各コレクタ、エミッタ
間電圧(以下VQEと記す)と、トランジスタ18およ
びトランジスタ19の各VCBとが等しくないために、
アーリー効果の影響を受けて、入力電流と出力電流の比
、すなわち、ミラー係数が1にならない。また、トラン
ジスタ17とトランジスタ19の各VCEは電源電圧の
変動によっても変化するため、ミラー係数は電源電圧依
存性を持つこととなる。
タ16およびトランジスタ17の各コレクタ、エミッタ
間電圧(以下VQEと記す)と、トランジスタ18およ
びトランジスタ19の各VCBとが等しくないために、
アーリー効果の影響を受けて、入力電流と出力電流の比
、すなわち、ミラー係数が1にならない。また、トラン
ジスタ17とトランジスタ19の各VCEは電源電圧の
変動によっても変化するため、ミラー係数は電源電圧依
存性を持つこととなる。
本発明は、このような従来の問題を解消し、ミラー係数
を、電源電圧に関係なく、正確に1に保つことができる
カレントミラー回路を提供することを目的とする。
を、電源電圧に関係なく、正確に1に保つことができる
カレントミラー回路を提供することを目的とする。
問題点を解決するための手段
この目的を達成するために、本発明のカレントミラー回
路は、入力電流が供給される第1カレントミラー回路部
の出力トランジスタのベース、コレクタに、差動増幅回
路の2つの入力端子を各々接続し、前記差動増幅回路の
出力端子を複数の出力端子をもつ第2カレントミラー回
路部の入力端子と接続し、前記第2カレントミラー回路
部の第1出力端子を前記第1カレントミラー回路部の出
力側トランジスタのコレクタと接続し、前記第2カレン
トミラー回路部の第2出力端子を出力ダイオードに接続
し、2の出力ダイオードの両端子間の電圧によって出力
電流をとり出す構成を有している。
路は、入力電流が供給される第1カレントミラー回路部
の出力トランジスタのベース、コレクタに、差動増幅回
路の2つの入力端子を各々接続し、前記差動増幅回路の
出力端子を複数の出力端子をもつ第2カレントミラー回
路部の入力端子と接続し、前記第2カレントミラー回路
部の第1出力端子を前記第1カレントミラー回路部の出
力側トランジスタのコレクタと接続し、前記第2カレン
トミラー回路部の第2出力端子を出力ダイオードに接続
し、2の出力ダイオードの両端子間の電圧によって出力
電流をとり出す構成を有している。
作用
この構成によって第1カレントミ5ラー回路部の出力ト
ランジスタのVCRは、入力電流が供給されるダイオー
ドの両端子間の電位差と等しくなり、第1カレントミラ
ー回路部でのアーリー効果の影響を打ち消すことができ
る。
ランジスタのVCRは、入力電流が供給されるダイオー
ドの両端子間の電位差と等しくなり、第1カレントミラ
ー回路部でのアーリー効果の影響を打ち消すことができ
る。
また、第2カレントミラー回路部の入力端子に流れる電
流と第1カレントミラー回路部の出力側トランジスタの
コレクタ電流とが等しくなるように差動増幅回路が動作
するため、第1カレントミラー回路部の出力側トランジ
スタおよび第2カレントミラー回路部の出力側トランジ
スタの各コレクタ電流は共に等しい。
流と第1カレントミラー回路部の出力側トランジスタの
コレクタ電流とが等しくなるように差動増幅回路が動作
するため、第1カレントミラー回路部の出力側トランジ
スタおよび第2カレントミラー回路部の出力側トランジ
スタの各コレクタ電流は共に等しい。
さらに、第2カレントミラー回路部の複数の出力端子の
うち、第1出力端子と第2出力端子とが、各々、第1カ
レントミラー回路部の出力トランジスタのコレクタと出
力ダイオードとに接続されることにより、第1カレント
ミラー回路部の出力側トランジスタのVCEと出力ダイ
オードを構成しているトランジスタのvcEとは、電源
電圧が変化しても、常に等しくなる。
うち、第1出力端子と第2出力端子とが、各々、第1カ
レントミラー回路部の出力トランジスタのコレクタと出
力ダイオードとに接続されることにより、第1カレント
ミラー回路部の出力側トランジスタのVCEと出力ダイ
オードを構成しているトランジスタのvcEとは、電源
電圧が変化しても、常に等しくなる。
従って第2カレントミラー回路部においてアーリー効果
の打ち消しならびにミラー係数の電源電圧依存性の打ち
消しを併せて達成することがモき、全体としてミラー係
数を電源電圧に関係なく正確に1に保つことができる。
の打ち消しならびにミラー係数の電源電圧依存性の打ち
消しを併せて達成することがモき、全体としてミラー係
数を電源電圧に関係なく正確に1に保つことができる。
実施例
以下、本発明の一実施例のカレントミラー回路を図面を
参照して説明する。第1図に実施例回路図を示すように
、トランジスタ1.トランジスタ2、抵抗9および抵抗
10で第1カレントミラー回路部を構成し、ダイオード
の接続のトランジスタ1のコレクタへ入力電流が流入す
る。トランジスタ2のコレクタ、ベースの各端をトラン
ジスタ3、トランジスタ4および抵抗11で構成された
差動アンプの2つの入力端子に各々接続し、トランジス
タ6.7.8および抵抗12.13.14で構成された
第2カレントミラー回路部の入力端子であるトランジス
タ7のコレクタと前記差動アンプの出力端子であるトラ
ンジスタ4のコレクタとを接続し、前記第2カレントミ
ラー回路部の第1出力端子であるトランジスタ6のコレ
クタと、前記第1カレントミラー回路部の出力端子であ
るトランジスタ2のコレクタとを接続し、前記第2カレ
ントミラー回路部の第2出力端子であるトランジスタ8
のコレクタと、トランジスタ5のコレクタとを接続し、
トランジスタ5は、コレクタ。
参照して説明する。第1図に実施例回路図を示すように
、トランジスタ1.トランジスタ2、抵抗9および抵抗
10で第1カレントミラー回路部を構成し、ダイオード
の接続のトランジスタ1のコレクタへ入力電流が流入す
る。トランジスタ2のコレクタ、ベースの各端をトラン
ジスタ3、トランジスタ4および抵抗11で構成された
差動アンプの2つの入力端子に各々接続し、トランジス
タ6.7.8および抵抗12.13.14で構成された
第2カレントミラー回路部の入力端子であるトランジス
タ7のコレクタと前記差動アンプの出力端子であるトラ
ンジスタ4のコレクタとを接続し、前記第2カレントミ
ラー回路部の第1出力端子であるトランジスタ6のコレ
クタと、前記第1カレントミラー回路部の出力端子であ
るトランジスタ2のコレクタとを接続し、前記第2カレ
ントミラー回路部の第2出力端子であるトランジスタ8
のコレクタと、トランジスタ5のコレクタとを接続し、
トランジスタ5は、コレクタ。
ベースを共通接続し、そのエミッタに抵抗15を接続し
て、そのベース、エミッタ間電圧によって出力電流をと
り出す構成である。
て、そのベース、エミッタ間電圧によって出力電流をと
り出す構成である。
この構成によると、トランジスタ2のvCIllは、差
動アンプによりトランジスタ1のVCEと同じ電圧にな
るため、第1カレントミラー回路部はアーリー効果の影
響を受けなくなる。また差動アンプはトランジスタ6の
コレクタ電流がトランジスタ2のコレクタ電流と等しく
なるように、第2カレントミラー回路部へ入力電流を与
える状態でバランスするため、トランジスタ6のコレク
タ電流は第1カレントミラー回路部の出力電流であるト
ランジスタ2のコレクタ電流と常に等しい。さらにトラ
ンジスタ6とトランジスタ8はベース、エミッタ間電圧
、コレクタ、エミッタ間電圧が共に等しくなるから、そ
のコレクタ電流は常に等しい。従って出力電流であるト
ランジスタ8のコレクタ電流は、トランジスタ2のコレ
クタ電流と等しくなり、結局入力電流と正確に等しい出
力電流が得られる。また、トランジスタ6とトランジス
タ8との各VCEは、電源電圧が変化しても常に共に等
しい電圧になるため、アーリー効果は打ち消されて、ミ
ラー係数は電源電圧依存性をもたなくなる。
動アンプによりトランジスタ1のVCEと同じ電圧にな
るため、第1カレントミラー回路部はアーリー効果の影
響を受けなくなる。また差動アンプはトランジスタ6の
コレクタ電流がトランジスタ2のコレクタ電流と等しく
なるように、第2カレントミラー回路部へ入力電流を与
える状態でバランスするため、トランジスタ6のコレク
タ電流は第1カレントミラー回路部の出力電流であるト
ランジスタ2のコレクタ電流と常に等しい。さらにトラ
ンジスタ6とトランジスタ8はベース、エミッタ間電圧
、コレクタ、エミッタ間電圧が共に等しくなるから、そ
のコレクタ電流は常に等しい。従って出力電流であるト
ランジスタ8のコレクタ電流は、トランジスタ2のコレ
クタ電流と等しくなり、結局入力電流と正確に等しい出
力電流が得られる。また、トランジスタ6とトランジス
タ8との各VCEは、電源電圧が変化しても常に共に等
しい電圧になるため、アーリー効果は打ち消されて、ミ
ラー係数は電源電圧依存性をもたなくなる。
発明の効果
以上のように、本発明のカレントミラー回路は、第1.
第2の各カレントミラー回路部の入力端子を構成するト
ランジスタと出力端子を構成するトランジスタのVCE
を著しくすることにより、アーリー効果を打ち消して正
確なミラー係数1を得ることができ、さらに、前述のV
CEは、電源電圧が変化しても常に共に著しい電圧にな
るため、ミラー係数の電源電圧に依存性もなく、安定な
カレントミラー回路の実現を容易にするものであり、半
導体集積回路の回路動作精度の向上に太いに貢献でき、
実用上きわめて有効なものである。
第2の各カレントミラー回路部の入力端子を構成するト
ランジスタと出力端子を構成するトランジスタのVCE
を著しくすることにより、アーリー効果を打ち消して正
確なミラー係数1を得ることができ、さらに、前述のV
CEは、電源電圧が変化しても常に共に著しい電圧にな
るため、ミラー係数の電源電圧に依存性もなく、安定な
カレントミラー回路の実現を容易にするものであり、半
導体集積回路の回路動作精度の向上に太いに貢献でき、
実用上きわめて有効なものである。
第1図は本発明の一実施例におけるカレントミラー回路
の回路図、第2図は従来のカレントミラー回路の回路図
である。 1〜8・・・・・・トランジスタ、9〜15・・・・・
・抵抗、16〜20・・・・・・トランジスタ。
の回路図、第2図は従来のカレントミラー回路の回路図
である。 1〜8・・・・・・トランジスタ、9〜15・・・・・
・抵抗、16〜20・・・・・・トランジスタ。
Claims (1)
- 第1カレントミラー回路部の出力側トランジスタのベー
ス、コレクタに、差動増幅回路の2つの入力端子を各々
接続し、前記差動増幅回路の出力端子を、複数の出力端
子をもつ第2カレントミラー回路部の入力端子と接続し
、前記第2カレントミラー回路部の第1出力端子を前記
第1カレントミラー回路部の出力側トランジスタのコレ
クタと接続し、前記第2カレントミラー回路部の第2出
力端子を出力ダイオードに接続した構成のカレントミラ
ー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62033844A JPS63202108A (ja) | 1987-02-17 | 1987-02-17 | カレントミラ−回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62033844A JPS63202108A (ja) | 1987-02-17 | 1987-02-17 | カレントミラ−回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63202108A true JPS63202108A (ja) | 1988-08-22 |
Family
ID=12397801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62033844A Pending JPS63202108A (ja) | 1987-02-17 | 1987-02-17 | カレントミラ−回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63202108A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112034924A (zh) * | 2020-08-10 | 2020-12-04 | 唯捷创芯(天津)电子技术股份有限公司 | 一种自适应快速响应的ldo电路及其芯片 |
-
1987
- 1987-02-17 JP JP62033844A patent/JPS63202108A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112034924A (zh) * | 2020-08-10 | 2020-12-04 | 唯捷创芯(天津)电子技术股份有限公司 | 一种自适应快速响应的ldo电路及其芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6093530A (ja) | 定電流源回路を有する差動増幅回路 | |
JPH04266110A (ja) | バンドギャップ基準回路 | |
US4591804A (en) | Cascode current-source arrangement having dual current paths | |
US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
JPH03244207A (ja) | ベース電流補償を備えた電流ミラー | |
KR0128251B1 (ko) | 정전압 회로 | |
US4485313A (en) | Low-value current source circuit | |
JPS63202108A (ja) | カレントミラ−回路 | |
JPH0252892B2 (ja) | ||
JP2609749B2 (ja) | 電流供給回路 | |
JPH04127703A (ja) | 演算増幅回路 | |
JPS6325769Y2 (ja) | ||
JPS6333726B2 (ja) | ||
JP3406468B2 (ja) | 定電圧発生回路 | |
JPS59144209A (ja) | 演算増幅器のオフセツト電圧トリミング回路 | |
JPH0420209B2 (ja) | ||
JPS60117312A (ja) | 定電圧回路 | |
JP2888612B2 (ja) | 電流源回路 | |
JPS634962B2 (ja) | ||
JPS593608Y2 (ja) | 差動増幅器 | |
JP2567135B2 (ja) | 複合電流ミラー回路 | |
JPH08102627A (ja) | 半導体集積回路 | |
JPH0430761B2 (ja) | ||
JPS59147538A (ja) | 信号遮断回路 | |
JPH05251955A (ja) | 定電流源回路 |