JPS63202034A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63202034A JPS63202034A JP3486087A JP3486087A JPS63202034A JP S63202034 A JPS63202034 A JP S63202034A JP 3486087 A JP3486087 A JP 3486087A JP 3486087 A JP3486087 A JP 3486087A JP S63202034 A JPS63202034 A JP S63202034A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- manufacturing
- semiconductor device
- uneven portion
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000005498 polishing Methods 0.000 claims abstract description 9
- 230000000295 complement effect Effects 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 239000011344 liquid material Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052710 silicon Inorganic materials 0.000 abstract description 23
- 239000010703 silicon Substances 0.000 abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229920005591 polysilicon Polymers 0.000 abstract description 10
- 230000000694 effects Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置の製造方法に関し、特に絶縁層に
よって分離される半導体装置の製造方法に関するもので
ある。
よって分離される半導体装置の製造方法に関するもので
ある。
［従来の技術］
第２図は従来の絶縁層で分離される半導体装置の製造工
程を示す断面図である。
程を示す断面図である。
以下、図を参照して従来の製造方法を説明する。
まず、シリコン基板１の上に熱酸化法またはＣＶＤ法等
によって酸化膜２を形成し、これを写真製版等でバター
ニングする（第２図（ａ）参照）。
によって酸化膜２を形成し、これを写真製版等でバター
ニングする（第２図（ａ）参照）。
バターニングされた酸化膜２をマスクとして湿式または
乾式のエツチングで半導体基板１をエツチングする（第
２図（ｂ）参照）。
乾式のエツチングで半導体基板１をエツチングする（第
２図（ｂ）参照）。
酸化膜２を除去した後、凹凸となったシリコン基板１の
表面全体に高濃度不純物を注入し、拡散法等を用いて高
濃度不純物拡散層３を形成する（第２図（ｃ）参照）。
表面全体に高濃度不純物を注入し、拡散法等を用いて高
濃度不純物拡散層３を形成する（第２図（ｃ）参照）。
次に連続して凹凸部に形成された高濃度不純物拡散層３
の上にＣＶＤ法で絶縁層となる酸化膜４を形成し、さら
にその上に同じ＜ＣＶＤ法で数１１００ｔ１程度のポリ
シリコン層７を形成する（第２図（ｄ）参照）。
の上にＣＶＤ法で絶縁層となる酸化膜４を形成し、さら
にその上に同じ＜ＣＶＤ法で数１１００ｔ１程度のポリ
シリコン層７を形成する（第２図（ｄ）参照）。
最後に基板を反転した後、シリコン基板１の凹凸部の裏
面からポリシリコン層７の凸部まで研磨してシリコン基
板１の一群が相互に独立するような絶縁層分離の半導体
装置が製造される（第２図（ｅ）参照）。
面からポリシリコン層７の凸部まで研磨してシリコン基
板１の一群が相互に独立するような絶縁層分離の半導体
装置が製造される（第２図（ｅ）参照）。
［発明が解決しようとする問題点］
上記のような従来の製造方法では、ポリシリコン層を数
１００μｍ程度の厚さまでＣＶＤ法で形成するのに膨大
な時間を要し、さらにポリシリコン層の形成時の熱影響
によって生じた残留応力で半導体基板に反りが生じるの
で、後の研磨工程において研磨量が一定でなくなり精度
の良い絶縁層分離とならないという問題点があった。
１００μｍ程度の厚さまでＣＶＤ法で形成するのに膨大
な時間を要し、さらにポリシリコン層の形成時の熱影響
によって生じた残留応力で半導体基板に反りが生じるの
で、後の研磨工程において研磨量が一定でなくなり精度
の良い絶縁層分離とならないという問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、ポリシリコン層の長時間の形成を必要とせず、さら
に半導体基板に反りを生じさせない絶縁層分離された半
導体装置の製造方法を提供することを目的とする。
で、ポリシリコン層の長時間の形成を必要とせず、さら
に半導体基板に反りを生じさせない絶縁層分離された半
導体装置の製造方法を提供することを目的とする。
［問題点を解決するための手段］
この発明に係る製造方法は、従来のポリシリコン層を形
成する代わりに半導体基板の凹凸部に相補する凸凹部を
有した半導体基板を別途製造し、両者を絶縁膜を介して
接合した後研磨するものである。
成する代わりに半導体基板の凹凸部に相補する凸凹部を
有した半導体基板を別途製造し、両者を絶縁膜を介して
接合した後研磨するものである。
［作用〕
この発明においては従来のポリシリコン層に相当する部
分に別途製造した半導体基板を使用するので、その形成
に時間を要せず熱影響を受ける時間が激減するため半導
体基板に反りを生じさせることもない。
分に別途製造した半導体基板を使用するので、その形成
に時間を要せず熱影響を受ける時間が激減するため半導
体基板に反りを生じさせることもない。
［実施例］
第１図はこの発明の一実施例における製造工程を示す断
面図である。
面図である。
以下、図を参照してこの発明の製造方法を説明する。
まず、従来例と同じくたとえばシリコン基板１ａの上に
熱酸化法またはＣＶＤ法等によって酸化膜２ａを形成し
、これを写真製版等でバターニングするが、一方別途準
備されたシリコン基板１ｂの」二にも同様にバターニン
グされた酸化膜２ｂを形成する。
熱酸化法またはＣＶＤ法等によって酸化膜２ａを形成し
、これを写真製版等でバターニングするが、一方別途準
備されたシリコン基板１ｂの」二にも同様にバターニン
グされた酸化膜２ｂを形成する。
このとき酸化膜２ａおよび２ｂのバターニングは互いに
相補的なものである（第１図（ａ）参照）バターニング
された酸化膜２ａおよび２ｂをマスクとしてシリコン基
板１ａおよび１ｂをそれぞれ湿式または乾式のエツチン
グでエツチングする（第１図（ｂ）参照）。
相補的なものである（第１図（ａ）参照）バターニング
された酸化膜２ａおよび２ｂをマスクとしてシリコン基
板１ａおよび１ｂをそれぞれ湿式または乾式のエツチン
グでエツチングする（第１図（ｂ）参照）。
酸化膜２ａおよび２ｂを除去した後、シリコン基板１ａ
の方についてはその凹凸部全体に高濃度不純物を注入し
、拡散法等を用いて高濃度不純物拡散層３を形成する（
第１図（ｃ）参照）。
の方についてはその凹凸部全体に高濃度不純物を注入し
、拡散法等を用いて高濃度不純物拡散層３を形成する（
第１図（ｃ）参照）。
次に、シリコン基板１ａの高濃度不純物拡散層３の上と
シリコン基板１ｂの上とにそれぞれＣＶＤ法等で絶縁層
となる酸化膜４ａおよび４ｂを形成しく第１図（ｄ）参
照）、さらにシリコン基板１ａについては酸化膜４ａの
上に５ＯＧ５を数１００〜数１０００人の厚さに塗布す
る（第１図（ｅ）参照）。
シリコン基板１ｂの上とにそれぞれＣＶＤ法等で絶縁層
となる酸化膜４ａおよび４ｂを形成しく第１図（ｄ）参
照）、さらにシリコン基板１ａについては酸化膜４ａの
上に５ＯＧ５を数１００〜数１０００人の厚さに塗布す
る（第１図（ｅ）参照）。
さらに、シリコン基板１ａの凹凸部とシリコン基板１ｂ
の凸凹部とを合致させるように密着させ、約６００〜１
ｏｏｏ°Ｃ程度で熱処理を施すと５ＯＧ５がガラス化さ
れ酸化膜４ａおよび４ｂと化学結合することによって、
両者は一体に接合される（第１図（ｆ）参照）。
の凸凹部とを合致させるように密着させ、約６００〜１
ｏｏｏ°Ｃ程度で熱処理を施すと５ＯＧ５がガラス化さ
れ酸化膜４ａおよび４ｂと化学結合することによって、
両者は一体に接合される（第１図（ｆ）参照）。
最後に、一体となった基板を反転してシリコン基板１ａ
をシリコン基板１ｂの凸部まで研磨することによって絶
縁層となる酸化膜６で分離された半導体装置が完成する
（第１図（ｇ）参照）。
をシリコン基板１ｂの凸部まで研磨することによって絶
縁層となる酸化膜６で分離された半導体装置が完成する
（第１図（ｇ）参照）。
なお、上記実施例では半導体基板の凹凸部の形成はエツ
チング法によったが、他の方法であっても同様の効果を
奏することは言うまでもない。
チング法によったが、他の方法であっても同様の効果を
奏することは言うまでもない。
また、上記実施例では、５ＯＧ５をシリコン基板ｌａ側
に塗布したがシリコン基板ｌｂ側に塗布しても、または
両側に塗布しても同様の効果を奏する。
に塗布したがシリコン基板ｌｂ側に塗布しても、または
両側に塗布しても同様の効果を奏する。
さらに、上記実施例では、接合時にＳＯＧを使用してい
るが他のガラス化液体材料であってもよく、またＳＯＧ
においても砒素、リン、ボロン、アンチモン等の不純物
を含むものであってもよい。
るが他のガラス化液体材料であってもよく、またＳＯＧ
においても砒素、リン、ボロン、アンチモン等の不純物
を含むものであってもよい。
［発明の効果］
この発明は以上説明したとおり、別途製造した２枚の半
導体基板を接合した後研磨加工を行なうので、従来のよ
うなポリシリコン層の形成にかかる膨大な時間が不要と
なり、またそのための影響であった半導体基板の反りの
問題も解消されるので、研磨量のばらつきのない精度の
良い絶縁層で分離された半導体装置の製造方法となる効
果がある。
導体基板を接合した後研磨加工を行なうので、従来のよ
うなポリシリコン層の形成にかかる膨大な時間が不要と
なり、またそのための影響であった半導体基板の反りの
問題も解消されるので、研磨量のばらつきのない精度の
良い絶縁層で分離された半導体装置の製造方法となる効
果がある。
さらに、ポリシリコン層の形成時に生じる熱影響を受け
る時間が短縮されることから不純物拡散層の再拡散も最
小限に抑えられ、良好な電気特性を有した半導体装置が
製造できる効果がある。
る時間が短縮されることから不純物拡散層の再拡散も最
小限に抑えられ、良好な電気特性を有した半導体装置が
製造できる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例における工程断面図、第２
図は従来の製造方法による工程断面図である。 図において、ｌａ、ｌｂはシリコン基板、２ａ。 ２ｂは酸化膜、３は高濃度不純物拡散層、４ａ＋４ｂは
酸化膜、５はＳＯＧ、６は酸化膜である。 なお、各図中同一符号は同一または相当部分を示す。
図は従来の製造方法による工程断面図である。 図において、ｌａ、ｌｂはシリコン基板、２ａ。 ２ｂは酸化膜、３は高濃度不純物拡散層、４ａ＋４ｂは
酸化膜、５はＳＯＧ、６は酸化膜である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (9)
- （１）第１主面および第２主面を有する第１の半導体基
板の前記第１主面に凹凸部を形成する工程と、 前記第１の半導体基板の前記凹凸部に不純物の拡散層を
形成する工程と、 第１主面および第２主面を有する第２の半導体基板の前
記第１主面に前記第１の半導体基板の前記凹凸部と相補
する凸凹部を形成する工程と、前記第１の半導体基板の
前記凹凸部と、前記第２の半導体基板の前記凸凹部とを
絶縁層を介して接合する工程と、 接合された前記第１の半導体基板の前記第２の主面を接
合された前記第２の半導体基板が露出するまで研磨する
工程とを備えた、絶縁層によって分離された半導体装置
の製造方法。 - （２）前記凹凸部を形成する工程は、 前記第１の半導体基板の前記第１主面上にエッチングす
るためのマスクとして第１のパターンを有した第１の膜
を形成する工程と、 前記第１の膜をマスクとして前記第１主面をエッチング
する工程とからなる、特許請求の範囲第１項記載の半導
体装置の製造方法。 - （３）前記凸凹部を形成する工程は、 前記第２の半導体基板の前記第１主面上にエッチングす
るためのマスクとして、前記第１のパターンに相補的な
第２のパターンを有した第２の膜を形成する工程と、 前記第２の膜をマスクとして前記第１主面をエッチング
する工程とからなる、特許請求の範囲第２項記載の半導
体装置の製造方法。 - （４）前記絶縁層は、前記第１の半導体基板の前記凹凸
部上と、前記第２の半導体基板の前記凸凹部上とに形成
される酸化膜である、特許請求の範囲第１項、第２項ま
たは第３項記載の半導体装置の製造方法。 - （５）前記第１の半導体基板と前記第２の半導体基板と
がガラス化液体材料の塗布によって接合される、特許請
求の範囲第４項記載の半導体装置の製造方法。 - （６）前記ガラス化液体材料は、スピン・オン・グラス
（ＳＯＧ）である、特許請求の範囲第５項記載の半導体
装置の製造方法。 - （７）前記スピン・オン・グラスは、不純物を含む、特
許請求の範囲第６項記載の半導体装置の製造方法。 - （８）前記不純物は、砒素、リン、ボロンおよびアンチ
モンよりなる一群の元素から選択される、特許請求の範
囲第７項記載の半導体装置の製造方法。 - （９）前記スピン・オン・グラスと前記酸化膜とは、熱
処理されることによって化学結合する、特許請求の範囲
第６項、第７項または第８項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3486087A JPS63202034A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3486087A JPS63202034A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63202034A true JPS63202034A (ja) | 1988-08-22 |
Family
ID=12425922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3486087A Pending JPS63202034A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63202034A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5484738A (en) * | 1992-06-17 | 1996-01-16 | International Business Machines Corporation | Method of forming silicon on oxide semiconductor device structure for BiCMOS integrated circuits |
| US5681775A (en) * | 1995-11-15 | 1997-10-28 | International Business Machines Corporation | Soi fabrication process |
| US6225154B1 (en) | 1993-07-27 | 2001-05-01 | Hyundai Electronics America | Bonding of silicon wafers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5413273A (en) * | 1977-07-01 | 1979-01-31 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPS5455181A (en) * | 1977-10-12 | 1979-05-02 | Hitachi Ltd | Production of semiconductor substrate |
| JPS624338A (ja) * | 1985-06-29 | 1987-01-10 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-02-17 JP JP3486087A patent/JPS63202034A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5413273A (en) * | 1977-07-01 | 1979-01-31 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPS5455181A (en) * | 1977-10-12 | 1979-05-02 | Hitachi Ltd | Production of semiconductor substrate |
| JPS624338A (ja) * | 1985-06-29 | 1987-01-10 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5484738A (en) * | 1992-06-17 | 1996-01-16 | International Business Machines Corporation | Method of forming silicon on oxide semiconductor device structure for BiCMOS integrated circuits |
| US6225154B1 (en) | 1993-07-27 | 2001-05-01 | Hyundai Electronics America | Bonding of silicon wafers |
| US6570221B1 (en) | 1993-07-27 | 2003-05-27 | Hyundai Electronics America | Bonding of silicon wafers |
| US5681775A (en) * | 1995-11-15 | 1997-10-28 | International Business Machines Corporation | Soi fabrication process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243881B1 (ko) | 반도체 기판 및 반도체장치의 제조방법 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| US3412456A (en) | Production method of semiconductor devices | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPS63202035A (ja) | 半導体装置の製造方法 | |
| JPS5827335A (ja) | 半導体装置の製造方法 | |
| JPH03136346A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JPH04372163A (ja) | 貼り合わせ基板の製造方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| KR940005704B1 (ko) | 규소기판 직접 접착방법을 이용한 규소박막 제조방법 | |
| JPH0191435A (ja) | 半導体装置の製造方法 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JPH04119648A (ja) | 半導体装置の製造方法 | |
| JPS5833703B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH01135016A (ja) | 半導体装置の製造方法 | |
| JPH0322686B2 (ja) | ||
| JPH0661340A (ja) | 張り合わせ半導体基板の製造方法 | |
| JPH0344912A (ja) | 半導体装置及びその製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 |