JPS63191397A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63191397A JPS63191397A JP62021832A JP2183287A JPS63191397A JP S63191397 A JPS63191397 A JP S63191397A JP 62021832 A JP62021832 A JP 62021832A JP 2183287 A JP2183287 A JP 2183287A JP S63191397 A JPS63191397 A JP S63191397A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- dynamic memory
- address
- access signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特にダイナミックメモリ
を有する情報処理装置に関する。
を有する情報処理装置に関する。
従来、この糧のダイナミックメモリを有する情報処理装
置は、第2図に示される様な構成になっている。通常、
ダイナミックメモリ205へのデータの入出力はバス2
06より行なわれる。まず。
置は、第2図に示される様な構成になっている。通常、
ダイナミックメモリ205へのデータの入出力はバス2
06より行なわれる。まず。
通常のメモリアクセス信号がアービタ回路203へ送出
され、調停後パス206からのメモリアクセス信号が許
可されると、セレクタ204はパス206側へ切替えら
れ、・クス206からのアドレスがダイナミックメモリ
205へ与えられることによシ、該当するダイナミック
メモリ205のアドレスにあるデータの入出力が行なわ
れる。
され、調停後パス206からのメモリアクセス信号が許
可されると、セレクタ204はパス206側へ切替えら
れ、・クス206からのアドレスがダイナミックメモリ
205へ与えられることによシ、該当するダイナミック
メモリ205のアドレスにあるデータの入出力が行なわ
れる。
ここで、タイマ201は所定周期毎にす7レツ゛り!
又、このリフレッシュ要求信号は、直接、リフレ ′−
ッシュアクセス信号としてアービタ回路203へ通知さ
れる。リフレッシュアドレスカウンタ202はリフレッ
シュ要求信号を受けると、現在保持しているリフレッシ
ュアドレスを次のリフレッシュアドレスへ変更する。ア
ービタ回路203は、リフレッシュアクセス信号と通常
のメモリアクセス信号によるダイナミックメモリ205
に対するアクセス調停を行なう。アービタ回路203が
リフレッシュアクセス信号を許可すると、セレクタ20
4はリフレッシュアドレスカウンタ202側へ切替えら
れ、リフレッシュすべきリフレッシュアドレスがダイナ
ミックメモリ205へ与えられ。
ッシュアクセス信号としてアービタ回路203へ通知さ
れる。リフレッシュアドレスカウンタ202はリフレッ
シュ要求信号を受けると、現在保持しているリフレッシ
ュアドレスを次のリフレッシュアドレスへ変更する。ア
ービタ回路203は、リフレッシュアクセス信号と通常
のメモリアクセス信号によるダイナミックメモリ205
に対するアクセス調停を行なう。アービタ回路203が
リフレッシュアクセス信号を許可すると、セレクタ20
4はリフレッシュアドレスカウンタ202側へ切替えら
れ、リフレッシュすべきリフレッシュアドレスがダイナ
ミックメモリ205へ与えられ。
リフレッシュが行なわれる。
上述した従来の情報処理装置は、一定周期毎に必らずダ
イナミックメモリのリフレッシュがなされるので、ダイ
ナミックメモリの使用効率を落とし、情報処理装置の性
能を低下させるという欠点がある。
イナミックメモリのリフレッシュがなされるので、ダイ
ナミックメモリの使用効率を落とし、情報処理装置の性
能を低下させるという欠点がある。
本発明によるリフレッシュ動作を要するダイナミックメ
モリ108を有する情報処理装置は、所定周期毎にリフ
レッシュ要求信号を送出する手段101と、前記リフレ
ッシュ要求信号に応答して前記ダイナミックメモリをリ
フレッシュすべきりフレッシュアドレスを送出する手段
102と、過去にアクセスされた前記ダイナミックメモ
リのアドレスに対応するアドレス情報を記憶、する記憶
手段104と、該記は手段に記憶された全アドレス情報
を一定時間毎に一斉に消去する手段103と。
モリ108を有する情報処理装置は、所定周期毎にリフ
レッシュ要求信号を送出する手段101と、前記リフレ
ッシュ要求信号に応答して前記ダイナミックメモリをリ
フレッシュすべきりフレッシュアドレスを送出する手段
102と、過去にアクセスされた前記ダイナミックメモ
リのアドレスに対応するアドレス情報を記憶、する記憶
手段104と、該記は手段に記憶された全アドレス情報
を一定時間毎に一斉に消去する手段103と。
前記アドレス情報に基づいて、前記リフレッシュアドレ
スが既にアクセスされているか否かを判定し、アクセス
されていないと判定されたときにリフレッシュアクセス
信号を送出する手段105と。
スが既にアクセスされているか否かを判定し、アクセス
されていないと判定されたときにリフレッシュアクセス
信号を送出する手段105と。
前記リフレッシュアクセス信号と通常のメモリアクセス
信号による前記ダイナミックメモリの使用権を調停する
アービタ回路106とを有する。
信号による前記ダイナミックメモリの使用権を調停する
アービタ回路106とを有する。
次に6本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例による情報処理装置の構成を
示すブロック図である。
示すブロック図である。
タイマ101は所定時間毎にリフレッシュ要求信号を送
出する為のタイマである。リフレッシュアドレスカウン
タ102はリフレッシュすべきリフレッシュアドレスを
保持しておル、リフレッ、シェアクセス終了時に次のリ
フレッシュアドレスへ変更される。リフレッシュテーブ
ル104は全リフレッシュアドレス毎に1ピツトの情報
を記憶でき、ダイナミックメモリ108がアクセスされ
た時そのアクセスアドレスに対応したビットがセットさ
れる。
出する為のタイマである。リフレッシュアドレスカウン
タ102はリフレッシュすべきリフレッシュアドレスを
保持しておル、リフレッ、シェアクセス終了時に次のリ
フレッシュアドレスへ変更される。リフレッシュテーブ
ル104は全リフレッシュアドレス毎に1ピツトの情報
を記憶でき、ダイナミックメモリ108がアクセスされ
た時そのアクセスアドレスに対応したビットがセットさ
れる。
タイマ101がリフレッシュ要求信号を送出すると、リ
フレッシュテーブル104よシリフレッシュアドレスカ
ウンタ102の値に対応したピットの値が出力され、リ
フレッシュ制御部105へ入力される。リフレッシュ制
御部105u、前記ピット値がりセット状態であれば、
アービタ回路106ヘリフレツシユアクセス信号を送出
し、セット状態であれば、リフレッシュアクセス信号を
送出せず2次のリフレッシュ要求信号がタイマ101よ
シ通知されるまで待つ。なお、実際にダイナミックメモ
リ108のリフレッシュが行なわれなくても、リフレッ
シュアドレスカウンタ102の値は次のリフレッシュア
ドレスへ更新される。
フレッシュテーブル104よシリフレッシュアドレスカ
ウンタ102の値に対応したピットの値が出力され、リ
フレッシュ制御部105へ入力される。リフレッシュ制
御部105u、前記ピット値がりセット状態であれば、
アービタ回路106ヘリフレツシユアクセス信号を送出
し、セット状態であれば、リフレッシュアクセス信号を
送出せず2次のリフレッシュ要求信号がタイマ101よ
シ通知されるまで待つ。なお、実際にダイナミックメモ
リ108のリフレッシュが行なわれなくても、リフレッ
シュアドレスカウンタ102の値は次のリフレッシュア
ドレスへ更新される。
リフレッシュテーブル104はタイマ103によって一
定時間毎に全ビットがリセットされる。アービタ回路1
06は、リフレッシュアクセス信号とパス109からの
メモリアクセス信号と全調停し、どちらかのアクセス信
号に許可を与える回路であシ、この調停結果に従って、
セレクタ107は選択されたアドレスをダイナミックメ
モリ108及びリフレッシュテーブル104へ与よる。
定時間毎に全ビットがリセットされる。アービタ回路1
06は、リフレッシュアクセス信号とパス109からの
メモリアクセス信号と全調停し、どちらかのアクセス信
号に許可を与える回路であシ、この調停結果に従って、
セレクタ107は選択されたアドレスをダイナミックメ
モリ108及びリフレッシュテーブル104へ与よる。
以上説明した様に本発明は1次にリフレッシュしようと
するダイナミックメモリのアドレスが最近アクセスされ
ていれば、リフレッシュ不要とし會リフレッシュ動作を
行なわないようにしたことにより、ダイナミックメモリ
の使用効率を高め、装置の情報処理性能を高めることが
できるという効果がある。
するダイナミックメモリのアドレスが最近アクセスされ
ていれば、リフレッシュ不要とし會リフレッシュ動作を
行なわないようにしたことにより、ダイナミックメモリ
の使用効率を高め、装置の情報処理性能を高めることが
できるという効果がある。
第1図は本発明の一実施例による情報処理装置の構成を
示すブロック図1.第2図は従来の情報処理装置の構成
例を示すブロック図である。 101・・・タイマ、102・・・リフレッシユアドレ
・スカウンタ、103・・・タイマ、104・・・リフ
レッシュテーブル、105・・・リフレッシュffd[
l。 106・・・アービタ回路、107・・・セレクタ、1
08・・・ダイナミックメモリ、109・・・)9ス。 第1図
示すブロック図1.第2図は従来の情報処理装置の構成
例を示すブロック図である。 101・・・タイマ、102・・・リフレッシユアドレ
・スカウンタ、103・・・タイマ、104・・・リフ
レッシュテーブル、105・・・リフレッシュffd[
l。 106・・・アービタ回路、107・・・セレクタ、1
08・・・ダイナミックメモリ、109・・・)9ス。 第1図
Claims (1)
- 1、リフレッシュ動作を要するダイナミックメモリを有
する情報処理装置において、所定周期毎にリフレッシュ
要求信号を送出する手段と、前記リフレッシュ要求信号
に応答して前記ダイナミックメモリをリフレッシュすべ
きリフレッシュアドレスを送出する手段と、過去にアク
セスされた前記ダイナミックメモリのアドレスに対応す
るアドレス情報を記憶する記憶手段と、該記憶手段に記
憶された全アドレス情報を一定時間毎に一斉に消去する
手段と、前記アドレス情報に基づいて、前記リフレッシ
ュアドレスが既にアクセスされているか否かを判定し、
アクセスされていないと判定されたときにリフレッシュ
アクセス信号を送出する手段と、前記リフレッシュアク
セス信号と通常のメモリアクセス信号による前記ダイナ
ミックメモリの使用権を調停するアービタ回路とを有す
ることを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62021832A JPS63191397A (ja) | 1987-02-03 | 1987-02-03 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62021832A JPS63191397A (ja) | 1987-02-03 | 1987-02-03 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63191397A true JPS63191397A (ja) | 1988-08-08 |
Family
ID=12066044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62021832A Pending JPS63191397A (ja) | 1987-02-03 | 1987-02-03 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63191397A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02223092A (ja) * | 1989-02-23 | 1990-09-05 | Fujitsu Ltd | ダイナミックramリフレッシュ方式 |
JPH03102696A (ja) * | 1989-09-16 | 1991-04-30 | Nec Home Electron Ltd | リフレッシュ制御装置 |
JPH0461093A (ja) * | 1990-06-29 | 1992-02-27 | Nec Home Electron Ltd | ダイナミックramのリフレッシュ方式 |
JP2009216970A (ja) * | 2008-03-11 | 2009-09-24 | Yamaha Corp | 電子音楽装置及び奏法対応処理プログラム |
-
1987
- 1987-02-03 JP JP62021832A patent/JPS63191397A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02223092A (ja) * | 1989-02-23 | 1990-09-05 | Fujitsu Ltd | ダイナミックramリフレッシュ方式 |
JPH03102696A (ja) * | 1989-09-16 | 1991-04-30 | Nec Home Electron Ltd | リフレッシュ制御装置 |
JPH0461093A (ja) * | 1990-06-29 | 1992-02-27 | Nec Home Electron Ltd | ダイナミックramのリフレッシュ方式 |
JP2009216970A (ja) * | 2008-03-11 | 2009-09-24 | Yamaha Corp | 電子音楽装置及び奏法対応処理プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4839856A (en) | Memory access control circuit | |
JPH03254497A (ja) | マイクロコンピュータ | |
JPS63191397A (ja) | 情報処理装置 | |
JPS61217861A (ja) | デ−タ処理方式 | |
JPS63191398A (ja) | 情報処理装置 | |
EP0818008B1 (en) | Dynamic ram in a microprocessor system | |
JPS62241045A (ja) | 記憶装置 | |
JPH047761A (ja) | メモリアクセス方法 | |
JPH06325570A (ja) | ダイナミックメモリリフレッシュ回路 | |
JPH08249289A (ja) | メモリ制御装置およびその制御方法 | |
JPS62195792A (ja) | 描画メモリ制御回路 | |
JPH04143993A (ja) | Dramコントローラ | |
JPS60151894A (ja) | ダイナミツクramのリフレツシユ回路 | |
JP2837893B2 (ja) | マイクロコンピュータ装置 | |
JPS62273692A (ja) | メモリアクセス方式 | |
JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
JPH01258152A (ja) | メモリ制御装置 | |
JPH047762A (ja) | メモリアクセス方法 | |
JPS60103590A (ja) | リフレツシユ制御装置 | |
JPH06111568A (ja) | 画像メモリ装置 | |
JPH11176155A (ja) | Dramリフレッシュ回路 | |
JPS61250766A (ja) | メモリアクセス制御方式 | |
JPH02188856A (ja) | メモリアクセス回路 | |
JPH04344548A (ja) | 共有メモリ制御回路 | |
JPH04262432A (ja) | 高速アクセスモード記憶装置 |