JPS63189052A - 水平ａｐｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、デジタルテレビジョン受像機に係り、特に
その水平偏向のための水平ドライブパルスを生成する水
平ＡＰＣ（自動位相制御）回路の改良に関する。

（従来の技術） 近時、デジタル技術の進歩に伴って、テレビジョン受像
機ｉ；おいても、映像信号処理や同期信号処理等をデジ
タル化して行なうようにした、デジタルテレビジョン受
像機が盛んに開発されてきている。そして、このように
テレビジョン受像機の各種信号処理をデジタル化するこ
とは、例えば画像メモリを用いた各種機能の拡大や、マ
イクロコンピュータを用いることによる複雑な動作の制
御等を、簡易な構成で容易に実現することができるとと
もに、動作の信頼性が高くなる等の種々の利点を有する
ものである。

第３図は、このような従来のデジタルテレビジョン受像
機を示すものである。すなわち０、入力端子１１に供給
されたベースバンドのビデオ信号ｖｓは、ビデオ信号処
理回路１２及び同期分離回路１３にそれぞれ導かれる。

このうち、ビデオ信号処理回路１２は、入力されたビデ
オ信号ＶＳに対して、Ｙ／Ｃ（輝度／色）分離及び色復
調等の処理を施し、Ｙ信号、（Ｒ−Ｙ）信号及び（Ｂ−
Ｙ）信号を生成して、マトリクス回路１４に出力する。

このマトリクス回路１４は、入力されたＹ信号。

（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号からＲ信号。

Ｇ信号及びＢ信号をそれぞれ生成し、カソードレイチュ
ーブ（以下ＣＲＴという）１５に出力している。

一方、上記同期分離回路１２は、入力されたビデオ信号
■Ｓから同期信号成分を分離し、水平コンポジットシン
ク信号１０１及び垂直コンポジットシンク信号１０２を
それぞれ出力する。このうち、垂直コンポジットシンク
信号１０２は、垂直同期回路１６に供給される。この垂
直同期回路１Ｂは、垂直コンポジットシンク信号１０２
から垂直同期信号の検出及び再生を行ない、垂直ドライ
ブパルスＶＤを偏向出力回路１７に出力する。

ここで、上記偏向出力回路１７は、垂直同期回路１６か
ら出力される垂直ドライブパルスＶＤと、後述する水平
ＡＰＣ回路１８から出力される水平ドライブパルスＨＤ
とに基づいて、垂直方向及び水平方向の偏向電流１０３
を生成し、上記ＣＲＴ　１５をドライブするとともに、
水平フライバックパルス１０４を水平ＡＰＣ回路１８に
出力する。

また、上記同期分離回路１３から出力される水平コンポ
ジットシンク信号１０１は、位相比較回路１９に供給さ
れる。この位相比較回路１９は、上記水平コンポジット
シンク信号１０１と水平カウンタ２ｏがら出力される水
平リファレンス信号１０５とを位相比較し、その位相差
信号１０６をループフィルタ２ｍに出力する。

ここで、上記ループフィルタ２ｍは、位相差信号１０Ｂ
に所定の時定数を与えるもので、その出力信号１０７に
よって電圧制御発振器（以下ＶＣＯという）２２が駆動
される。このＶＣＯ２２は、ループフィルタ２ｍの出力
信号１０７に基づいて、水平周波数ｆＨのｎ倍（ｎは整
数）の周波数を有するクロック信号）０８を生成し、上
記水平カウンタ２ｏに出力する。

そして、上記水平カウンタ２ｏは、クロック信号１０８
をｎ分周し、上記水平周波数ｆＨの水平リファレンス信
号１０５を発生するとともに、クロック信号１０８を水
平周波数ｆＨの周期で循環計数したカウント値１０９を
発生する。すなわち、上記位相比較回路１９．ループフ
ィルタ２ｍ．ＶＣＯ２２及び水平カウンタ２０は、水平
ＡＦＣループを構成しており、ビデオ信号ＶＳ中の水平
同期信号と水平カウンタ２０の出力とが、位相同期する
ように制御される。

次に、上記水平ＡＰＣ回路１８について説明する。

すなわち、上記偏向出力回路１７から出力される水平フ
ライバックパルス１０４と、上記ＶＣＯ２２から出力さ
れるクロック信号１０８とは、位相検出回路２３に供給
される。この位相検出回路２３は、水平フライバックパ
ルス１０４の位相をクロック信号１０ｇを基準にして検
出するもので、クロック信号１０Ｂに立上り位相が同期
化された同期化フライバック信号１１０と、水平フライ
バックパルス１０４のクロック信号１０８未満の位相成
分信号ｉｌｌとを発生する。

このうち、同期化フライバック信号１１０は、ラッチ回
路２４に供給される。このラッチ回路２４は、同期化フ
ライバック信号１１０の立上りで、上記水平カウンタ２
０から出力されるカウント値１０９をラッチし、水平フ
ライバックパルス１０４のクロック信号１０８単位の位
相成分信号１１２を発生する。

そして、上記位相成分信号１１２の下位ビット側に、上
記位相検出回路２３から出力される位相成分信号Ｉｌｌ
が付加されることにより、水平フライバックパルス１０
４の位相に対応する水平フライバック位相信号１１３が
得られ、加算回路２５の負入力端一に供給される。

この加算回路２５の正入力端＋には、入力端子２６を介
して水平画面位置制御信号ＨＰＨが供給されている。こ
のため、加算回路２５は、水平画面位置制御信号ＨＰＨ
から水平フライバック位相信号１１３を減算して位相誤
差信号１１４を生成し、その位相誤差信号１１４をリミ
ッタ回路２７に出力する。

ここで、上記リミッタ回路２７は、位相誤差信号”　　
　１１４の大きな値を制限し、その出力信号１１５を加
算回路２Ｂ及びラッチ回路２９よりなる積分回路３０に
供給する。この積分回路３０は、リミッタ回路２７の出
力信号１１５に所定の時定数を与え、水平ドライブ位相
信号１１Ｂを生成する。

そして、この水平ドライブ位相信号１１６は、上記クロ
ック信号１０８単位の位相信号１１７と、クロック信号
１０８未満の位相信号１１８とに分けられ、クロック信
号１０８単位の位相信号１１７が一致検出回路３１に供
給される。この−数構出回路３１は、位相信号１１７と
水平カウンタ２０の出力カウント値１０９とが一致した
ときに、水平ドライブ立上り信号１１９を発生する。

ここで、上記水平ドライブ立上り信号１１９は、セット
リセットフリップフロップ回路（以下５Ｒ−ＦＦ回路と
いう）３２をセットするとともに、幅カウンタ３３の力
φント動作を開始させる。この幅カウンタ３３は、上記
水平カウンタ２０と同じビット数を持つカウンタで、幅
カウント値１２０を一致検出回路３４に出力する。

そして、上記−数構出回路３４は、幅カウント値１２Ｇ
と、入力端子３５に供給される幅制御信号ＨＰＷとが一
致したときに、水平ドライブ立下り信号１２ｍを発生す
る。この水平ドライブ立下り信号１２ｍは、上記５Ｒ−
ＦＦ回路３２をリセ・ン卜する。

このため、５Ｒ−ＦＦ回路３２からは、位相信号１１７
の位相で立上り、幅制御信号ＨＰＷで規定される幅で、
上記クロック信号１０８単位の水平ドライブ信号１２２
が出力され、ゲート遅延回路３Ｂに供給される。

このゲート遅延回路３Ｂは、上記水平ドライブ信号１２
２に対し、上記位相信号１１８に基づ０てクロック信号
１０８未満の位相成分の補正を行な０、ここに前記水平
ドライブパルスｆ（Ｄが生成されるものである。

そして、上記のような処理が行なわれることにより、水
平フライバックパルス１０４が、水平カウンタ２０の出
力に対して水平画面位置制御信号ＨＰＨで示される位相
に収束するものである。

ここで、上記のような従来の水平ＡＰＣ回路１８では、
通常の水平周波数ｆＨで水平ドライブノクルスＨＤが発
生される。一方、近時では、画質を向上させるために、
通常のインターレース画像をデジタルメモリを用いてノ
ンインターレース画像に変換する、インターレース変換
が実用化されてきている。そして、このインターレース
変換を行なった場合、水平ドライブパルスＨＤは、水平
周波数ｆ　１１の２倍の周波数で発生される必要がある
。

このため、インターレースによる画像再生と、ノンイン
ターレースによる画像再生との両方のモードに対応でき
るように、ｆＨと２ｆＨとの水平ドライブパルスＨＤを
選択的に発生することができる水平ＡＰＣ回路の開発が
強く望まれている。

（発明が解決しようとする問題点） 以上のように、従来の水平ＡＰＣ回路では、インターレ
ースによる画像再生に対応する水平周波数ｆｌ（の水平
下ライブパルス［１）　Ｌか発生することができず、ノ
ンインターレースによる画像再生に対応することができ
ないものである。

そこで、この発明は上記事情を考慮してなされたもので
、インターレースによる画像再生とノンインターレース
による画像再生とに対応できるように、ｆｌｌと２ｆｌ
ｌとの水平ドライブパルスＨＤを選択的に発生すること
ができる極めて良好な水平ＡＰＣ回路を提供することを
目的とする。

（問題点を解決するための手段） すなわち、この発明に係る水平ＡＦ’Ｃ回路は、水平同
期信号に位相同期し水平周波数ｆ　１１の２ｆＨ１倍の
周波数を有するクロック信号を、水平周期−ＴＨで循環
計数しｍビットのカウント出力を発生する水平カウント
手段と、この水平カウント手段の出力の最上位ビットを
、インターレースによる画像再生が要求された状態で有
効とし、ノンインターレースによる画像再生が要求され
た状態で無効とすることにより水平カウント手段の循環
計数周期をＴｌ（／２となすゲート手段と、このゲート
手段の出力信号に基づいて水平フライバックパルスの位
相を検出する検出手段と、この検出手段から出力される
フライバック位相信号をインターレースによる画像再生
が要求された状態で選択し、ノンインターレースによる
画像再生が要求された状態でフライバック位相信号を２
倍しその最上位ビットから２番目のビットを反転した信
号を選択する第１の選択手段と、この第１の選択手段で
選択された信号に所定の時定数を与えるループフィルタ
と、このループフィルタの出力信号をインターレースに
よる画像再生が要求された状態で選択し、ノンインター
レースによる画像再生が要求された状態でループフィル
タの出力信号を１／２倍した信号を選択する第２の選択
手段と、この第２の選択手段で選択された信号に基づい
て、水平カウント手段の出力に応じて位相制御されｆ　
１１または２ｆ）ｌの周波数を有する水平偏向用の水平
ドライブパルスを発生する発生手段とを備えたものであ
る。

（作用） そして、上記のような構成によれば、ゲート手段により
、水平カウント手段の出力の最上位ビットを、インター
レースによる画像再生が要求された状態で有効とし、ノ
ンインターレースによる　　−画像再生が要求された状
態で無効とするようにしたので、水平カウント手段の循
環計数周期をＴｌｌ及びＴｌｌ／２、つまりｆ　Ｈ及び
２ｆＨの周波数に選択的に対応させることができる。

また、フライバック位相信号を、ノンインターレースに
よる画像再生が要求された状態で２倍することにより、
インターレース画像再生時と振幅を合わせ、その最上位
ビットから２番目のビットを反転することにより、中心
位相を合わせる。さらに、ノンインターレースによる画
像再生が要求された状態では、ループフィルタの出力信
号を１／２倍して２　ｆ　１１の水平ドライブパルスＨ
Ｄにも対応できるようにしている。

このため、インターレースによる画像再生とノンインタ
ーレースによる画像再生とに対応できるように、ｆＨと
２ｆＨとの水平ドライブパルスＨＤを選択的に発生する
ことができるようになる。

（実施例） 以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、入力端子３７に供給され
たベースバンドのビデオ信号ｖＳは、ビデオ信号処理回
路３８及び同期分離回路３９にそれぞれ導かれる。この
うち、ビデオ信号処理回路３８は、入力されたビデオ信
号ＶＳに対して、Ｙ／Ｃ（輝度／色）分離及び色復調等
の処理を施し、Ｙ信号、（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）
信号を生成して、インターレース変換回路４０に出力す
る。

このインターレース変換回路４０は、インターレースさ
れた上記Ｙ信号、（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号を
インターレース変換して、水平周波数ｆＨが２倍に変換
されたノンインターレースのＹ信号、（Ｒ−Ｙ）信号及
び（Ｂ−Ｙ）信号を、マトリクス回路４１に出力する。

そして、このマトリクス回路４１は、人力されたＹ信号
、（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号からＲ信号、Ｇ信
号及びＢ信号をそれぞれ生成し、ＣＲＴ４２に出力して
いる。

一方、上記同期分離回路３９は、入力されたビデオ信号
ＶＳから同期信号成分を分離し、水平コンポジットシン
ク信号１２３及び垂直コンポジットシンク信号１２４を
それぞれ出力する。このうち、垂直コンポジットシンク
信号１２４は、垂直同期回路４３に供給される。この垂
直同期回路４３は、垂直コンポジットシンク信号１２４
から垂直同期信号の検出及び再生を行ない、垂直ドライ
ブパルスＶＤを偏向出力回路４４に出力する。

ここで、上記偏向出力回路４４は、垂直同期回路４３か
ら出力される垂直ドライブパルスＶＤと、後述する水平
ＡＰＣ回路４５から出力される水平ドライブパルスＨＤ
とに基づいて、垂直方向及び水平方向の偏向電流１２５
を生成し、上記ＣＲＴ４２をドライブするとともに、水
平フライバックパルス１２Ｂを水平ＡＰＣ回路４５に出
力する。

また、上記同期分離回路３９から出力される水平コンポ
ジットシンク信号１２３は、位相比較回路４６に供給さ
れる。この位相比較回路４６は、上記水平コンポジット
シンク信号１２３と水平カウンタ４７から出力される水
平リファレンス信号１２７とを位相比較し、その位相差
信号１２８をループフィルタ４８に出力する。

ここで、上記ループフィルタ４８は、位相差信号１２８
に所定の時定数を与えるもので、その出力信号１２９に
よってＶＣＯ４９が駆動される。このＶＣ０４９は、ル
ープフィルタ４８の出力信号１２９に基づいて、水平周
波数ｆＨの２ｍ倍（ｍは整数）の周波数を有するクロッ
ク信号１３０を生成し、上記水平カウンタ４７に出力す
る。

そして、上記水平カウンタ４７は、クロック信号１３０
を２ｍ分周し、上記水平周波数ｆＨの水平リファレンス
信号１２７を発生するとともに、クロック信号１３０を
水平周波数ｆ　ＩＩの周期で循環計数したｍビットのカ
ウント値１３１を発生する。すなわち、上記位相比較回
路４６．ループフィルタ４８゜ＶＣＯ４９及び水平カウ
ンタ４７は、水平ＡＦＣループを構成しており、ビデオ
信号ｖＳ中の水平同期信号と水平カウンタ４７の出力と
が、位相同期するように制御される。

次に、上記水平ＡＰＣ回路４５について説明する。

すなわち、上記水平カウンタ４７から出力されるカウン
ト値１３１は、その最上位ビット１３２と、該最上位ビ
ット１３２以外の下位ビット１３３とに分けられる。こ
のうち、上記最上位ビット１３２は、アンド回路５０に
よって、入力端子５１に供給されるモード切換信号１３
４と論理積がとられる。

このモード切換信号１３４は、インターレースによる画
像再生と、ノンインターレースによる画像再生とを切換
えるためのもの＋、上記水平ドライブパルスＨＤをｆＨ
の周波数で出力する場合、つまりインターレース画像再
生の場合、Ｈ（ハイ）レベルとなり、水平ドライブパル
スＨＤを２ｆＨの周波数で出力する場合、つまりノンイ
ンターレース画像再生の場合、Ｌ（ロー）レベルとなる
。

そして、上記アンド回路５０の出力１３５は、上記下位
ビット１３３の最上位に付加され、ここにｍビットの水
平カウント値１３Ｂが得られる。すなわち、上記モード
切換信号１３４がＨレベルの場合、水平カウント値１３
Ｂは、第２図（ａ）に示すように、その周期が水平周期
Ｔ　ＩＩとなる。また、上記モード切換信号１３４がＬ
レベルの場合、水平カウント値１３６は、同図（ｂ）に
示すように、その周期及び値が水平周期Ｔｌｌの　ｌ／
２、つまり２ｆＨの周波数を有するようになる。

ここで、上記偏向出力回路４４から出力される水平フラ
イバックパルス１２Ｂと、上記ＶＣＯ４９から出力され
るクロック信号１３０とは、位相検出回路５２に供給さ
れる。この位相検出回路５２は、水平フライバックパル
ス１２Ｂの位相をクロック信号１３０を基準にして検出
するもので、クロック信号１３０に立上り位相が同期化
された同期化フライバック信号１３７と、水平フライバ
ックパルス１２Ｂのクロック信号１３０未満の位相成分
信号１３８とを発生する。

このうち、同期化フライバック信号１３７は、ラッチ回
路５３に供給される。このラッチ回路５３は、同期化フ
ライバック信号１３７の立上りで、上記水平カウント値
′１３６をラッチし、水平フライバックパルス１２Ｂの
クロツク信号１３０単位の位相成分信号１３９を発生す
る。

そして、上記位相成分信号１３９の下位ビット側に、上
記位相検出回路５２から出力される位相成分信号１３８
が付加されることにより、水平フライバックパルス１２
Ｂの位相に対応する水平フライバッり位相信号１４０が
得られる。

この水平フライバック位相信号＋４０は、セレクタ回路
５４の入力端Ａに供給される。また、水平フライバック
位相信号１４０は、乗算回路５５で２倍された後、最上
位ビットがら２番目のビットがノット回路５６で反転さ
れて、上記セレクタ回路５４の入力端Ｂに供給される。

ここで、上記セレクタ回路５４は、上記モード切換信号
１３４がＨレベルの場合、入力端Ａに供給された信号を
選択出力し、モード切換信号１３４がＬレベルの場合、
入力端Ｂに供給された信号を選択出力する。

ここにおいて、上記セレクタ回路５４の人力端Ｂに供給
される信号は、水平フライバック位相信号１４０を乗算
回路５５で２倍することにより、第２図（Ｃ）に示すよ
うに、その値が同図（ａ）に示すｆＨの水平カウント値
Ｌ４Ｑと等しくなされている。

また、ノット回路５Ｂにより最上位ビットから２番目の
ビットが反転されることにより、第２図（ｄ）に示すよ
うに、水平画像位置制御信号ＨＰＨと一致するタイミン
グが、第２図（ａ）に示すｆ　Ｈの水平カウント値１４
０が水平画像位置制御信号ＨＰＨと一致するタイミング
と等しくなるようになされている。

すなわち、セレクタ回路５４の両人カ端Ａ、Ｂに供給さ
れる信号は、その値と、水平画像位置制御信号ＨＰＨと
一致するタイミングとが揃えられることになる。

そして、上記セレクタ回路５４で選択出力された信号１
．４１は、加算回路５７の負入力端一に供給される。こ
の加算回路５７の正入力端＋には、入力端子５８を介し
て水平画面位置制御信号ＨＰＨが供給されている。この
ため、加算回路５７は、水平画面位置制御信号ＨＰＨか
ら信号１４１を減算して、位相誤差信号１４２を生成し
、その位相誤差信号１４２をリミッタ回路５９に出力す
る。そして、リミッタ回路５９は、位相誤差信号１４２
の大きな値を制限した出力信号１４３を発生する。

ここで、上記セレクタ回路５４が入力端Ｂの入力信号を
選択出力している場合、加算回路５７がら出力される位
相誤差信号１４２は、第２図（ｅ）に示すようになり、
リミッタ回路５９の出力信号１４３は同図（ｆ）に示す
ようになる。また、上記セレクタ回路５４が入力端Ａの
入力信号を選択出力している場合、加算回路５７から出
力される位相誤差信号１４２は、第２図（ｇ）に示すよ
うになり、リミッタ回路５９の出力信号１４３は同図（
ｈ）に示すようになる。

そして、上記リミッタ回路５９からの出力信号１４３は
、セレクタ回路６０の入力端Ａに供給される。

このセレクタ回路ＢＯの入力端Ｂには、入力端子６１を
介して、幅制御信号ＨＰＷが供給されている。

そして、上記セレクタ回路６０は、後述するクロツク信
号１３０単位の水平ドライブ信号１４４がＨレベルのと
き、入力端Ｂに供給される幅制御信号ＨＰＷを選択出力
し、水平ドライブ信号１４４がＬレベルのとき、入力端
Ａに供給される出力信号１４３を選択出力する。

ここで、セレクタ回路６０で選択出力された信号１４５
は、加算回路Ｂ２及びラッチ回路Ｂ３よりなるループフ
ィルタ６４に供給される。このループフィルタ６４の出
力信号１４Ｂは、セレクタ回路６ｏが入力端Ａを選択出
力している場合、つまり水平ドライブ信号１４４がＬレ
ベルの場合、ループフィルタ出力の立上り位相信号どな
り、セレクタ回路６ｏが入力端Ｂを選択出力している場
合、つまり水平ドライブ信号１４４がＨレベルの場合、
上記立上り位相信号に幅制御信号ＨＰＷを加算した立下
り位相信号となる。

そして、上記ループフィルタ８４の出方信号１４Ｂは、
セレクタ回路６５の人力端Ａに供給されるとともに、乗
算回路６Ｂで１７２倍されて該セレクタ回路６５の入力
端Ｂに供給される。このセレクタ回路６５は、前記モー
下切換信号１３４がＨレベルのとき、入力端Ａに供給さ
れる信号を選択出力し、モード切換信号１３４がＬレベ
ルのとき、入力端Ｂに供給される信号を選択出力して、
水平ドライブ位相信号１４７を発生する。

ここで、上記水平ドライブ位相信号１４７は、上記クロ
ツク信号１３０単位の位相信号１４８と、クロツク信号
１３０未満の位相信号１４９とに分けられ、クロツク信
号１３０単位の位相信号１４８が一致検出回路６７に供
給される。この−数構出回路６７は、位相信号１４８と
前記水平カウント値１３６とが−゛致したときに、水平
ドライブトリガ信号１５０を発生する。

そして、上記水平ドライブトリガ信号１５０は、５Ｒ−
ＦＦ回路６８の出力端Ｑから出力される前記クロツク信
号１３０単位の水平ドライブ信号１４４がＨレベルの場
合、ナンド回路６９を介して５Ｒ−ＦＦ回路６８をリセ
ットし、水平ドライブ信号１４４がＬレベルの場合、ナ
ンド回路７ｏを介して５Ｒ−ＦＦ回路６８をセ・ン卜す
る。

このように、５Ｒ−ＦＦ回路６８は、セット及びリセッ
トを繰り返され、上記クロツク信号１３０単位の水平ド
ライブ信号１４４がゲート遅延回路７１に供給される。

このゲート遅延回路７１は、上記水平ドライブ信号１４
４に対し、上記位相信号１４９に基づいてクロック信号
１３０未満の位相成分の補正を行ない、ここに前記水平
ドライブパルスＨＤが生成されるものである。

そして、上記のような処理が行なわれることにより、モ
ード切換信号１８４がＨレベルのときはｆｌｌの水平ド
ライブパルスＨＤが発生され、モード切換信号１３４が
Ｌレベルの２ときは２ｆＨの水平ドライブパルスＨＤが
発生されるようになり、水平フライバックパルス１２６
が、水平画面位置制御信号ＨＰＨで示される位相に収束
するものである。

したがって、上記実施例のような構成によれば、入力端
子５１に供給するモード切換信号１３４をＨレベルにす
るかＬレベルにするかにより、ｆＨの水平ドライブパル
スＨＤと２ｆＨの水平ドライブパルスＨＤとを選択的に
発生させることができ、インターレース画像再生及びノ
ンインターレース画像再生のどちらにも対応することが
できるものである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

［発明の効果］ したがって、以上詳述したようにこの発明によれば、イ
ンターレースによる画像再生とノンインターレースによ
る画像再生とに対応できるように、ｆ　Ｉ＋と２ｆＨと
の水平ドライブパルスＨＤを選択的に発生することがで
きる極めて良好な水平ＡＰＣ回路を提供することができ
る。

【図面の簡単な説明】

第１図及び第２図はそれぞれこの発明に係る水平ＡＰＣ
回路の一実施例を示すブロック構成図及びその動作を説
明するための波形図、第３図は従来の水平ＡＰＣ回路を
示すブロック構成図である。 １１・・・入力端子、１２・・・ビデオ信号処理回路、
１３・・・同期分離回路、１４・・・マトリクス回路、
１５・・・ＣＲＴ、ｌθ・・・垂直同期口・路、１７・
・・偏向出力回路、１８・・・水平ＡＰＣ回路、１９・
・・位相比較回路、２０・・・水平カウンタ、２ｍ・・
・ループフィルタ、２２・・・ＶＣＯ１２３・・・位相
検出回路、２４・・・ラッチ回路、２５・・・加算回路
、２Ｂ・・・入力端子、２７・・・リミッタ回路、２８
・・・加算回路、２９・・・ラッチ回路、３ｏ・・・積
分回路、３Ｉ・・・−数構出回路、３２・・・５Ｒ−Ｆ
Ｆ回路、３３・・・幅カウンタ、３４・・・−数構出回
路、３５・・・入力端子、３６・・・ゲート遅延回路、
３７・・・入力端子、３８・・・ビデオ信号処理回路、
３９・・・同期分離回路、４ｏ・・・インターレース変
換回路、４１・・・マトリクス回路、チ２・・・ＣＲＴ
、４Ｂ・・・垂直同期回路、４４・・・偏向出力回路、
４５・・・水平ＡＰＣ回路、４Ｂ・・・位相比較回路、
４７・・・水平カウンタ、４８・・・ループフィルタ、
４９・・・ＶＣｏ、５０・・・アンド回路、５１・・・
入力端子、５２・・・位相検出回路、５３・・・ラッチ
回路、５４・・・セレクタ回路、５５・・・乗算回路、
５６・・・ノット回路、５７・・・加算回路、５８・・
・入力端子、５９・・・リミッタ回路、６０・・・セレ
クタ回路、６１・・・入力端子、６２・・・加算回路、
６３・・・ラシチ回路、６４すｔ−ブフィルタ、Ｂ５・
・・セレクタ回路、６Ｂ・・・乗算回路、Ｂ７・・・−
数構出回路、６８・・・５Ｒ−ＦＦ回路、６９．７０・
・・ナンド回路、７１・・・ゲート遅延回路。

Claims (1)

【特許請求の範囲】
1. 水平同期信号に位相同期し水平周波数ｆＨの２＾ｍ倍の
   周波数を有するクロック信号を、水平周期ＴＨで循環計
   数しｍビットのカウント出力を発生する水平カウント手
   段と、この水平カウント手段の出力の最上位ビットを、
   インターレースによる画像再生が要求された状態で有効
   とし、ノンインターレースによる画像再生が要求された
   状態で無効とすることにより前記水平カウント手段の循
   環計数周期をＴＨ／２となすゲート手段と、このゲート
   手段の出力信号に基づいて水平フライバックパルスの位
   相を検出する検出手段と、この検出手段から出力される
   フライバック位相信号を前記インターレースによる画像
   再生が要求された状態で選択し、前記ノンインターレー
   スによる画像再生が要求された状態で前記フライバック
   位相信号を２倍しその最上位ビットから２番目のビット
   を反転した信号を選択する第１の選択手段と、この第１
   の選択手段で選択された信号に所定の時定数を与えるル
   ープフィルタと、このループフィルタの出力信号を前記
   インターレースによる画像再生が要求された状態で選択
   し、前記ノンインターレースによる画像再生が要求され
   た状態で前記ループフィルタの出力信号を１／２倍した
   信号を選択する第２の選択手段と、この第２の選択手段
   で選択された信号に基づいて、前記水平カウント手段の
   出力に応じて位相制御されｆＨまたは２ｆＨの周波数を
   有する水平偏向用の水平ドライブパルスを発生する発生
   手段とを具備してなることを特徴とする水平ＡＰＣ回路
   。