JPS63189052A - 水平apc回路 - Google Patents
水平apc回路Info
- Publication number
- JPS63189052A JPS63189052A JP2100587A JP2100587A JPS63189052A JP S63189052 A JPS63189052 A JP S63189052A JP 2100587 A JP2100587 A JP 2100587A JP 2100587 A JP2100587 A JP 2100587A JP S63189052 A JPS63189052 A JP S63189052A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- circuit
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 claims description 14
- 239000002131 composite material Substances 0.000 description 12
- 238000000926 separation method Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000003079 width control Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、デジタルテレビジョン受像機に係り、特に
その水平偏向のための水平ドライブパルスを生成する水
平APC(自動位相制御)回路の改良に関する。
その水平偏向のための水平ドライブパルスを生成する水
平APC(自動位相制御)回路の改良に関する。
(従来の技術)
近時、デジタル技術の進歩に伴って、テレビジョン受像
機i;おいても、映像信号処理や同期信号処理等をデジ
タル化して行なうようにした、デジタルテレビジョン受
像機が盛んに開発されてきている。そして、このように
テレビジョン受像機の各種信号処理をデジタル化するこ
とは、例えば画像メモリを用いた各種機能の拡大や、マ
イクロコンピュータを用いることによる複雑な動作の制
御等を、簡易な構成で容易に実現することができるとと
もに、動作の信頼性が高くなる等の種々の利点を有する
ものである。
機i;おいても、映像信号処理や同期信号処理等をデジ
タル化して行なうようにした、デジタルテレビジョン受
像機が盛んに開発されてきている。そして、このように
テレビジョン受像機の各種信号処理をデジタル化するこ
とは、例えば画像メモリを用いた各種機能の拡大や、マ
イクロコンピュータを用いることによる複雑な動作の制
御等を、簡易な構成で容易に実現することができるとと
もに、動作の信頼性が高くなる等の種々の利点を有する
ものである。
第3図は、このような従来のデジタルテレビジョン受像
機を示すものである。すなわち0、入力端子11に供給
されたベースバンドのビデオ信号vsは、ビデオ信号処
理回路12及び同期分離回路13にそれぞれ導かれる。
機を示すものである。すなわち0、入力端子11に供給
されたベースバンドのビデオ信号vsは、ビデオ信号処
理回路12及び同期分離回路13にそれぞれ導かれる。
このうち、ビデオ信号処理回路12は、入力されたビデ
オ信号VSに対して、Y/C(輝度/色)分離及び色復
調等の処理を施し、Y信号、(R−Y)信号及び(B−
Y)信号を生成して、マトリクス回路14に出力する。
オ信号VSに対して、Y/C(輝度/色)分離及び色復
調等の処理を施し、Y信号、(R−Y)信号及び(B−
Y)信号を生成して、マトリクス回路14に出力する。
このマトリクス回路14は、入力されたY信号。
(R−Y)信号及び(B−Y)信号からR信号。
G信号及びB信号をそれぞれ生成し、カソードレイチュ
ーブ(以下CRTという)15に出力している。
ーブ(以下CRTという)15に出力している。
一方、上記同期分離回路12は、入力されたビデオ信号
■Sから同期信号成分を分離し、水平コンポジットシン
ク信号101及び垂直コンポジットシンク信号102を
それぞれ出力する。このうち、垂直コンポジットシンク
信号102は、垂直同期回路16に供給される。この垂
直同期回路1Bは、垂直コンポジットシンク信号102
から垂直同期信号の検出及び再生を行ない、垂直ドライ
ブパルスVDを偏向出力回路17に出力する。
■Sから同期信号成分を分離し、水平コンポジットシン
ク信号101及び垂直コンポジットシンク信号102を
それぞれ出力する。このうち、垂直コンポジットシンク
信号102は、垂直同期回路16に供給される。この垂
直同期回路1Bは、垂直コンポジットシンク信号102
から垂直同期信号の検出及び再生を行ない、垂直ドライ
ブパルスVDを偏向出力回路17に出力する。
ここで、上記偏向出力回路17は、垂直同期回路16か
ら出力される垂直ドライブパルスVDと、後述する水平
APC回路18から出力される水平ドライブパルスHD
とに基づいて、垂直方向及び水平方向の偏向電流103
を生成し、上記CRT 15をドライブするとともに、
水平フライバックパルス104を水平APC回路18に
出力する。
ら出力される垂直ドライブパルスVDと、後述する水平
APC回路18から出力される水平ドライブパルスHD
とに基づいて、垂直方向及び水平方向の偏向電流103
を生成し、上記CRT 15をドライブするとともに、
水平フライバックパルス104を水平APC回路18に
出力する。
また、上記同期分離回路13から出力される水平コンポ
ジットシンク信号101は、位相比較回路19に供給さ
れる。この位相比較回路19は、上記水平コンポジット
シンク信号101と水平カウンタ2oがら出力される水
平リファレンス信号105とを位相比較し、その位相差
信号106をループフィルタ2mに出力する。
ジットシンク信号101は、位相比較回路19に供給さ
れる。この位相比較回路19は、上記水平コンポジット
シンク信号101と水平カウンタ2oがら出力される水
平リファレンス信号105とを位相比較し、その位相差
信号106をループフィルタ2mに出力する。
ここで、上記ループフィルタ2mは、位相差信号10B
に所定の時定数を与えるもので、その出力信号107に
よって電圧制御発振器(以下VCOという)22が駆動
される。このVCO22は、ループフィルタ2mの出力
信号107に基づいて、水平周波数fHのn倍(nは整
数)の周波数を有するクロック信号)08を生成し、上
記水平カウンタ2oに出力する。
に所定の時定数を与えるもので、その出力信号107に
よって電圧制御発振器(以下VCOという)22が駆動
される。このVCO22は、ループフィルタ2mの出力
信号107に基づいて、水平周波数fHのn倍(nは整
数)の周波数を有するクロック信号)08を生成し、上
記水平カウンタ2oに出力する。
そして、上記水平カウンタ2oは、クロック信号108
をn分周し、上記水平周波数fHの水平リファレンス信
号105を発生するとともに、クロック信号108を水
平周波数fHの周期で循環計数したカウント値109を
発生する。すなわち、上記位相比較回路19.ループフ
ィルタ2m.VCO22及び水平カウンタ20は、水平
AFCループを構成しており、ビデオ信号VS中の水平
同期信号と水平カウンタ20の出力とが、位相同期する
ように制御される。
をn分周し、上記水平周波数fHの水平リファレンス信
号105を発生するとともに、クロック信号108を水
平周波数fHの周期で循環計数したカウント値109を
発生する。すなわち、上記位相比較回路19.ループフ
ィルタ2m.VCO22及び水平カウンタ20は、水平
AFCループを構成しており、ビデオ信号VS中の水平
同期信号と水平カウンタ20の出力とが、位相同期する
ように制御される。
次に、上記水平APC回路18について説明する。
すなわち、上記偏向出力回路17から出力される水平フ
ライバックパルス104と、上記VCO22から出力さ
れるクロック信号108とは、位相検出回路23に供給
される。この位相検出回路23は、水平フライバックパ
ルス104の位相をクロック信号10gを基準にして検
出するもので、クロック信号10Bに立上り位相が同期
化された同期化フライバック信号110と、水平フライ
バックパルス104のクロック信号108未満の位相成
分信号illとを発生する。
ライバックパルス104と、上記VCO22から出力さ
れるクロック信号108とは、位相検出回路23に供給
される。この位相検出回路23は、水平フライバックパ
ルス104の位相をクロック信号10gを基準にして検
出するもので、クロック信号10Bに立上り位相が同期
化された同期化フライバック信号110と、水平フライ
バックパルス104のクロック信号108未満の位相成
分信号illとを発生する。
このうち、同期化フライバック信号110は、ラッチ回
路24に供給される。このラッチ回路24は、同期化フ
ライバック信号110の立上りで、上記水平カウンタ2
0から出力されるカウント値109をラッチし、水平フ
ライバックパルス104のクロック信号108単位の位
相成分信号112を発生する。
路24に供給される。このラッチ回路24は、同期化フ
ライバック信号110の立上りで、上記水平カウンタ2
0から出力されるカウント値109をラッチし、水平フ
ライバックパルス104のクロック信号108単位の位
相成分信号112を発生する。
そして、上記位相成分信号112の下位ビット側に、上
記位相検出回路23から出力される位相成分信号Ill
が付加されることにより、水平フライバックパルス10
4の位相に対応する水平フライバック位相信号113が
得られ、加算回路25の負入力端一に供給される。
記位相検出回路23から出力される位相成分信号Ill
が付加されることにより、水平フライバックパルス10
4の位相に対応する水平フライバック位相信号113が
得られ、加算回路25の負入力端一に供給される。
この加算回路25の正入力端+には、入力端子26を介
して水平画面位置制御信号HPHが供給されている。こ
のため、加算回路25は、水平画面位置制御信号HPH
から水平フライバック位相信号113を減算して位相誤
差信号114を生成し、その位相誤差信号114をリミ
ッタ回路27に出力する。
して水平画面位置制御信号HPHが供給されている。こ
のため、加算回路25は、水平画面位置制御信号HPH
から水平フライバック位相信号113を減算して位相誤
差信号114を生成し、その位相誤差信号114をリミ
ッタ回路27に出力する。
ここで、上記リミッタ回路27は、位相誤差信号”
114の大きな値を制限し、その出力信号115を加
算回路2B及びラッチ回路29よりなる積分回路30に
供給する。この積分回路30は、リミッタ回路27の出
力信号115に所定の時定数を与え、水平ドライブ位相
信号11Bを生成する。
114の大きな値を制限し、その出力信号115を加
算回路2B及びラッチ回路29よりなる積分回路30に
供給する。この積分回路30は、リミッタ回路27の出
力信号115に所定の時定数を与え、水平ドライブ位相
信号11Bを生成する。
そして、この水平ドライブ位相信号116は、上記クロ
ック信号108単位の位相信号117と、クロック信号
108未満の位相信号118とに分けられ、クロック信
号108単位の位相信号117が一致検出回路31に供
給される。この−数構出回路31は、位相信号117と
水平カウンタ20の出力カウント値109とが一致した
ときに、水平ドライブ立上り信号119を発生する。
ック信号108単位の位相信号117と、クロック信号
108未満の位相信号118とに分けられ、クロック信
号108単位の位相信号117が一致検出回路31に供
給される。この−数構出回路31は、位相信号117と
水平カウンタ20の出力カウント値109とが一致した
ときに、水平ドライブ立上り信号119を発生する。
ここで、上記水平ドライブ立上り信号119は、セット
リセットフリップフロップ回路(以下5R−FF回路と
いう)32をセットするとともに、幅カウンタ33の力
φント動作を開始させる。この幅カウンタ33は、上記
水平カウンタ20と同じビット数を持つカウンタで、幅
カウント値120を一致検出回路34に出力する。
リセットフリップフロップ回路(以下5R−FF回路と
いう)32をセットするとともに、幅カウンタ33の力
φント動作を開始させる。この幅カウンタ33は、上記
水平カウンタ20と同じビット数を持つカウンタで、幅
カウント値120を一致検出回路34に出力する。
そして、上記−数構出回路34は、幅カウント値12G
と、入力端子35に供給される幅制御信号HPWとが一
致したときに、水平ドライブ立下り信号12mを発生す
る。この水平ドライブ立下り信号12mは、上記5R−
FF回路32をリセ・ン卜する。
と、入力端子35に供給される幅制御信号HPWとが一
致したときに、水平ドライブ立下り信号12mを発生す
る。この水平ドライブ立下り信号12mは、上記5R−
FF回路32をリセ・ン卜する。
このため、5R−FF回路32からは、位相信号117
の位相で立上り、幅制御信号HPWで規定される幅で、
上記クロック信号108単位の水平ドライブ信号122
が出力され、ゲート遅延回路3Bに供給される。
の位相で立上り、幅制御信号HPWで規定される幅で、
上記クロック信号108単位の水平ドライブ信号122
が出力され、ゲート遅延回路3Bに供給される。
このゲート遅延回路3Bは、上記水平ドライブ信号12
2に対し、上記位相信号118に基づ0てクロック信号
108未満の位相成分の補正を行な0、ここに前記水平
ドライブパルスf(Dが生成されるものである。
2に対し、上記位相信号118に基づ0てクロック信号
108未満の位相成分の補正を行な0、ここに前記水平
ドライブパルスf(Dが生成されるものである。
そして、上記のような処理が行なわれることにより、水
平フライバックパルス104が、水平カウンタ20の出
力に対して水平画面位置制御信号HPHで示される位相
に収束するものである。
平フライバックパルス104が、水平カウンタ20の出
力に対して水平画面位置制御信号HPHで示される位相
に収束するものである。
ここで、上記のような従来の水平APC回路18では、
通常の水平周波数fHで水平ドライブノクルスHDが発
生される。一方、近時では、画質を向上させるために、
通常のインターレース画像をデジタルメモリを用いてノ
ンインターレース画像に変換する、インターレース変換
が実用化されてきている。そして、このインターレース
変換を行なった場合、水平ドライブパルスHDは、水平
周波数f 11の2倍の周波数で発生される必要がある
。
通常の水平周波数fHで水平ドライブノクルスHDが発
生される。一方、近時では、画質を向上させるために、
通常のインターレース画像をデジタルメモリを用いてノ
ンインターレース画像に変換する、インターレース変換
が実用化されてきている。そして、このインターレース
変換を行なった場合、水平ドライブパルスHDは、水平
周波数f 11の2倍の周波数で発生される必要がある
。
このため、インターレースによる画像再生と、ノンイン
ターレースによる画像再生との両方のモードに対応でき
るように、fHと2fHとの水平ドライブパルスHDを
選択的に発生することができる水平APC回路の開発が
強く望まれている。
ターレースによる画像再生との両方のモードに対応でき
るように、fHと2fHとの水平ドライブパルスHDを
選択的に発生することができる水平APC回路の開発が
強く望まれている。
(発明が解決しようとする問題点)
以上のように、従来の水平APC回路では、インターレ
ースによる画像再生に対応する水平周波数fl(の水平
下ライブパルス[1) Lか発生することができず、ノ
ンインターレースによる画像再生に対応することができ
ないものである。
ースによる画像再生に対応する水平周波数fl(の水平
下ライブパルス[1) Lか発生することができず、ノ
ンインターレースによる画像再生に対応することができ
ないものである。
そこで、この発明は上記事情を考慮してなされたもので
、インターレースによる画像再生とノンインターレース
による画像再生とに対応できるように、fllと2fl
lとの水平ドライブパルスHDを選択的に発生すること
ができる極めて良好な水平APC回路を提供することを
目的とする。
、インターレースによる画像再生とノンインターレース
による画像再生とに対応できるように、fllと2fl
lとの水平ドライブパルスHDを選択的に発生すること
ができる極めて良好な水平APC回路を提供することを
目的とする。
(問題点を解決するための手段)
すなわち、この発明に係る水平AF’C回路は、水平同
期信号に位相同期し水平周波数f 11の2fH1倍の
周波数を有するクロック信号を、水平周期−THで循環
計数しmビットのカウント出力を発生する水平カウント
手段と、この水平カウント手段の出力の最上位ビットを
、インターレースによる画像再生が要求された状態で有
効とし、ノンインターレースによる画像再生が要求され
た状態で無効とすることにより水平カウント手段の循環
計数周期をTl(/2となすゲート手段と、このゲート
手段の出力信号に基づいて水平フライバックパルスの位
相を検出する検出手段と、この検出手段から出力される
フライバック位相信号をインターレースによる画像再生
が要求された状態で選択し、ノンインターレースによる
画像再生が要求された状態でフライバック位相信号を2
倍しその最上位ビットから2番目のビットを反転した信
号を選択する第1の選択手段と、この第1の選択手段で
選択された信号に所定の時定数を与えるループフィルタ
と、このループフィルタの出力信号をインターレースに
よる画像再生が要求された状態で選択し、ノンインター
レースによる画像再生が要求された状態でループフィル
タの出力信号を1/2倍した信号を選択する第2の選択
手段と、この第2の選択手段で選択された信号に基づい
て、水平カウント手段の出力に応じて位相制御されf
11または2f)lの周波数を有する水平偏向用の水平
ドライブパルスを発生する発生手段とを備えたものであ
る。
期信号に位相同期し水平周波数f 11の2fH1倍の
周波数を有するクロック信号を、水平周期−THで循環
計数しmビットのカウント出力を発生する水平カウント
手段と、この水平カウント手段の出力の最上位ビットを
、インターレースによる画像再生が要求された状態で有
効とし、ノンインターレースによる画像再生が要求され
た状態で無効とすることにより水平カウント手段の循環
計数周期をTl(/2となすゲート手段と、このゲート
手段の出力信号に基づいて水平フライバックパルスの位
相を検出する検出手段と、この検出手段から出力される
フライバック位相信号をインターレースによる画像再生
が要求された状態で選択し、ノンインターレースによる
画像再生が要求された状態でフライバック位相信号を2
倍しその最上位ビットから2番目のビットを反転した信
号を選択する第1の選択手段と、この第1の選択手段で
選択された信号に所定の時定数を与えるループフィルタ
と、このループフィルタの出力信号をインターレースに
よる画像再生が要求された状態で選択し、ノンインター
レースによる画像再生が要求された状態でループフィル
タの出力信号を1/2倍した信号を選択する第2の選択
手段と、この第2の選択手段で選択された信号に基づい
て、水平カウント手段の出力に応じて位相制御されf
11または2f)lの周波数を有する水平偏向用の水平
ドライブパルスを発生する発生手段とを備えたものであ
る。
(作用)
そして、上記のような構成によれば、ゲート手段により
、水平カウント手段の出力の最上位ビットを、インター
レースによる画像再生が要求された状態で有効とし、ノ
ンインターレースによる −画像再生が要求された状
態で無効とするようにしたので、水平カウント手段の循
環計数周期をTll及びTll/2、つまりf H及び
2fHの周波数に選択的に対応させることができる。
、水平カウント手段の出力の最上位ビットを、インター
レースによる画像再生が要求された状態で有効とし、ノ
ンインターレースによる −画像再生が要求された状
態で無効とするようにしたので、水平カウント手段の循
環計数周期をTll及びTll/2、つまりf H及び
2fHの周波数に選択的に対応させることができる。
また、フライバック位相信号を、ノンインターレースに
よる画像再生が要求された状態で2倍することにより、
インターレース画像再生時と振幅を合わせ、その最上位
ビットから2番目のビットを反転することにより、中心
位相を合わせる。さらに、ノンインターレースによる画
像再生が要求された状態では、ループフィルタの出力信
号を1/2倍して2 f 11の水平ドライブパルスH
Dにも対応できるようにしている。
よる画像再生が要求された状態で2倍することにより、
インターレース画像再生時と振幅を合わせ、その最上位
ビットから2番目のビットを反転することにより、中心
位相を合わせる。さらに、ノンインターレースによる画
像再生が要求された状態では、ループフィルタの出力信
号を1/2倍して2 f 11の水平ドライブパルスH
Dにも対応できるようにしている。
このため、インターレースによる画像再生とノンインタ
ーレースによる画像再生とに対応できるように、fHと
2fHとの水平ドライブパルスHDを選択的に発生する
ことができるようになる。
ーレースによる画像再生とに対応できるように、fHと
2fHとの水平ドライブパルスHDを選択的に発生する
ことができるようになる。
(実施例)
以下、この発明の一実施例について図面を参照して詳細
に説明する。第1図において、入力端子37に供給され
たベースバンドのビデオ信号vSは、ビデオ信号処理回
路38及び同期分離回路39にそれぞれ導かれる。この
うち、ビデオ信号処理回路38は、入力されたビデオ信
号VSに対して、Y/C(輝度/色)分離及び色復調等
の処理を施し、Y信号、(R−Y)信号及び(B−Y)
信号を生成して、インターレース変換回路40に出力す
る。
に説明する。第1図において、入力端子37に供給され
たベースバンドのビデオ信号vSは、ビデオ信号処理回
路38及び同期分離回路39にそれぞれ導かれる。この
うち、ビデオ信号処理回路38は、入力されたビデオ信
号VSに対して、Y/C(輝度/色)分離及び色復調等
の処理を施し、Y信号、(R−Y)信号及び(B−Y)
信号を生成して、インターレース変換回路40に出力す
る。
このインターレース変換回路40は、インターレースさ
れた上記Y信号、(R−Y)信号及び(B−Y)信号を
インターレース変換して、水平周波数fHが2倍に変換
されたノンインターレースのY信号、(R−Y)信号及
び(B−Y)信号を、マトリクス回路41に出力する。
れた上記Y信号、(R−Y)信号及び(B−Y)信号を
インターレース変換して、水平周波数fHが2倍に変換
されたノンインターレースのY信号、(R−Y)信号及
び(B−Y)信号を、マトリクス回路41に出力する。
そして、このマトリクス回路41は、人力されたY信号
、(R−Y)信号及び(B−Y)信号からR信号、G信
号及びB信号をそれぞれ生成し、CRT42に出力して
いる。
、(R−Y)信号及び(B−Y)信号からR信号、G信
号及びB信号をそれぞれ生成し、CRT42に出力して
いる。
一方、上記同期分離回路39は、入力されたビデオ信号
VSから同期信号成分を分離し、水平コンポジットシン
ク信号123及び垂直コンポジットシンク信号124を
それぞれ出力する。このうち、垂直コンポジットシンク
信号124は、垂直同期回路43に供給される。この垂
直同期回路43は、垂直コンポジットシンク信号124
から垂直同期信号の検出及び再生を行ない、垂直ドライ
ブパルスVDを偏向出力回路44に出力する。
VSから同期信号成分を分離し、水平コンポジットシン
ク信号123及び垂直コンポジットシンク信号124を
それぞれ出力する。このうち、垂直コンポジットシンク
信号124は、垂直同期回路43に供給される。この垂
直同期回路43は、垂直コンポジットシンク信号124
から垂直同期信号の検出及び再生を行ない、垂直ドライ
ブパルスVDを偏向出力回路44に出力する。
ここで、上記偏向出力回路44は、垂直同期回路43か
ら出力される垂直ドライブパルスVDと、後述する水平
APC回路45から出力される水平ドライブパルスHD
とに基づいて、垂直方向及び水平方向の偏向電流125
を生成し、上記CRT42をドライブするとともに、水
平フライバックパルス12Bを水平APC回路45に出
力する。
ら出力される垂直ドライブパルスVDと、後述する水平
APC回路45から出力される水平ドライブパルスHD
とに基づいて、垂直方向及び水平方向の偏向電流125
を生成し、上記CRT42をドライブするとともに、水
平フライバックパルス12Bを水平APC回路45に出
力する。
また、上記同期分離回路39から出力される水平コンポ
ジットシンク信号123は、位相比較回路46に供給さ
れる。この位相比較回路46は、上記水平コンポジット
シンク信号123と水平カウンタ47から出力される水
平リファレンス信号127とを位相比較し、その位相差
信号128をループフィルタ48に出力する。
ジットシンク信号123は、位相比較回路46に供給さ
れる。この位相比較回路46は、上記水平コンポジット
シンク信号123と水平カウンタ47から出力される水
平リファレンス信号127とを位相比較し、その位相差
信号128をループフィルタ48に出力する。
ここで、上記ループフィルタ48は、位相差信号128
に所定の時定数を与えるもので、その出力信号129に
よってVCO49が駆動される。このVC049は、ル
ープフィルタ48の出力信号129に基づいて、水平周
波数fHの2m倍(mは整数)の周波数を有するクロッ
ク信号130を生成し、上記水平カウンタ47に出力す
る。
に所定の時定数を与えるもので、その出力信号129に
よってVCO49が駆動される。このVC049は、ル
ープフィルタ48の出力信号129に基づいて、水平周
波数fHの2m倍(mは整数)の周波数を有するクロッ
ク信号130を生成し、上記水平カウンタ47に出力す
る。
そして、上記水平カウンタ47は、クロック信号130
を2m分周し、上記水平周波数fHの水平リファレンス
信号127を発生するとともに、クロック信号130を
水平周波数f IIの周期で循環計数したmビットのカ
ウント値131を発生する。すなわち、上記位相比較回
路46.ループフィルタ48゜VCO49及び水平カウ
ンタ47は、水平AFCループを構成しており、ビデオ
信号vS中の水平同期信号と水平カウンタ47の出力と
が、位相同期するように制御される。
を2m分周し、上記水平周波数fHの水平リファレンス
信号127を発生するとともに、クロック信号130を
水平周波数f IIの周期で循環計数したmビットのカ
ウント値131を発生する。すなわち、上記位相比較回
路46.ループフィルタ48゜VCO49及び水平カウ
ンタ47は、水平AFCループを構成しており、ビデオ
信号vS中の水平同期信号と水平カウンタ47の出力と
が、位相同期するように制御される。
次に、上記水平APC回路45について説明する。
すなわち、上記水平カウンタ47から出力されるカウン
ト値131は、その最上位ビット132と、該最上位ビ
ット132以外の下位ビット133とに分けられる。こ
のうち、上記最上位ビット132は、アンド回路50に
よって、入力端子51に供給されるモード切換信号13
4と論理積がとられる。
ト値131は、その最上位ビット132と、該最上位ビ
ット132以外の下位ビット133とに分けられる。こ
のうち、上記最上位ビット132は、アンド回路50に
よって、入力端子51に供給されるモード切換信号13
4と論理積がとられる。
このモード切換信号134は、インターレースによる画
像再生と、ノンインターレースによる画像再生とを切換
えるためのもの+、上記水平ドライブパルスHDをfH
の周波数で出力する場合、つまりインターレース画像再
生の場合、H(ハイ)レベルとなり、水平ドライブパル
スHDを2fHの周波数で出力する場合、つまりノンイ
ンターレース画像再生の場合、L(ロー)レベルとなる
。
像再生と、ノンインターレースによる画像再生とを切換
えるためのもの+、上記水平ドライブパルスHDをfH
の周波数で出力する場合、つまりインターレース画像再
生の場合、H(ハイ)レベルとなり、水平ドライブパル
スHDを2fHの周波数で出力する場合、つまりノンイ
ンターレース画像再生の場合、L(ロー)レベルとなる
。
そして、上記アンド回路50の出力135は、上記下位
ビット133の最上位に付加され、ここにmビットの水
平カウント値13Bが得られる。すなわち、上記モード
切換信号134がHレベルの場合、水平カウント値13
Bは、第2図(a)に示すように、その周期が水平周期
T IIとなる。また、上記モード切換信号134がL
レベルの場合、水平カウント値136は、同図(b)に
示すように、その周期及び値が水平周期Tllの l/
2、つまり2fHの周波数を有するようになる。
ビット133の最上位に付加され、ここにmビットの水
平カウント値13Bが得られる。すなわち、上記モード
切換信号134がHレベルの場合、水平カウント値13
Bは、第2図(a)に示すように、その周期が水平周期
T IIとなる。また、上記モード切換信号134がL
レベルの場合、水平カウント値136は、同図(b)に
示すように、その周期及び値が水平周期Tllの l/
2、つまり2fHの周波数を有するようになる。
ここで、上記偏向出力回路44から出力される水平フラ
イバックパルス12Bと、上記VCO49から出力され
るクロック信号130とは、位相検出回路52に供給さ
れる。この位相検出回路52は、水平フライバックパル
ス12Bの位相をクロック信号130を基準にして検出
するもので、クロック信号130に立上り位相が同期化
された同期化フライバック信号137と、水平フライバ
ックパルス12Bのクロック信号130未満の位相成分
信号138とを発生する。
イバックパルス12Bと、上記VCO49から出力され
るクロック信号130とは、位相検出回路52に供給さ
れる。この位相検出回路52は、水平フライバックパル
ス12Bの位相をクロック信号130を基準にして検出
するもので、クロック信号130に立上り位相が同期化
された同期化フライバック信号137と、水平フライバ
ックパルス12Bのクロック信号130未満の位相成分
信号138とを発生する。
このうち、同期化フライバック信号137は、ラッチ回
路53に供給される。このラッチ回路53は、同期化フ
ライバック信号137の立上りで、上記水平カウント値
′136をラッチし、水平フライバックパルス12Bの
クロツク信号130単位の位相成分信号139を発生す
る。
路53に供給される。このラッチ回路53は、同期化フ
ライバック信号137の立上りで、上記水平カウント値
′136をラッチし、水平フライバックパルス12Bの
クロツク信号130単位の位相成分信号139を発生す
る。
そして、上記位相成分信号139の下位ビット側に、上
記位相検出回路52から出力される位相成分信号138
が付加されることにより、水平フライバックパルス12
Bの位相に対応する水平フライバッり位相信号140が
得られる。
記位相検出回路52から出力される位相成分信号138
が付加されることにより、水平フライバックパルス12
Bの位相に対応する水平フライバッり位相信号140が
得られる。
この水平フライバック位相信号+40は、セレクタ回路
54の入力端Aに供給される。また、水平フライバック
位相信号140は、乗算回路55で2倍された後、最上
位ビットがら2番目のビットがノット回路56で反転さ
れて、上記セレクタ回路54の入力端Bに供給される。
54の入力端Aに供給される。また、水平フライバック
位相信号140は、乗算回路55で2倍された後、最上
位ビットがら2番目のビットがノット回路56で反転さ
れて、上記セレクタ回路54の入力端Bに供給される。
ここで、上記セレクタ回路54は、上記モード切換信号
134がHレベルの場合、入力端Aに供給された信号を
選択出力し、モード切換信号134がLレベルの場合、
入力端Bに供給された信号を選択出力する。
134がHレベルの場合、入力端Aに供給された信号を
選択出力し、モード切換信号134がLレベルの場合、
入力端Bに供給された信号を選択出力する。
ここにおいて、上記セレクタ回路54の人力端Bに供給
される信号は、水平フライバック位相信号140を乗算
回路55で2倍することにより、第2図(C)に示すよ
うに、その値が同図(a)に示すfHの水平カウント値
L4Qと等しくなされている。
される信号は、水平フライバック位相信号140を乗算
回路55で2倍することにより、第2図(C)に示すよ
うに、その値が同図(a)に示すfHの水平カウント値
L4Qと等しくなされている。
また、ノット回路5Bにより最上位ビットから2番目の
ビットが反転されることにより、第2図(d)に示すよ
うに、水平画像位置制御信号HPHと一致するタイミン
グが、第2図(a)に示すf Hの水平カウント値14
0が水平画像位置制御信号HPHと一致するタイミング
と等しくなるようになされている。
ビットが反転されることにより、第2図(d)に示すよ
うに、水平画像位置制御信号HPHと一致するタイミン
グが、第2図(a)に示すf Hの水平カウント値14
0が水平画像位置制御信号HPHと一致するタイミング
と等しくなるようになされている。
すなわち、セレクタ回路54の両人カ端A、Bに供給さ
れる信号は、その値と、水平画像位置制御信号HPHと
一致するタイミングとが揃えられることになる。
れる信号は、その値と、水平画像位置制御信号HPHと
一致するタイミングとが揃えられることになる。
そして、上記セレクタ回路54で選択出力された信号1
.41は、加算回路57の負入力端一に供給される。こ
の加算回路57の正入力端+には、入力端子58を介し
て水平画面位置制御信号HPHが供給されている。この
ため、加算回路57は、水平画面位置制御信号HPHか
ら信号141を減算して、位相誤差信号142を生成し
、その位相誤差信号142をリミッタ回路59に出力す
る。そして、リミッタ回路59は、位相誤差信号142
の大きな値を制限した出力信号143を発生する。
.41は、加算回路57の負入力端一に供給される。こ
の加算回路57の正入力端+には、入力端子58を介し
て水平画面位置制御信号HPHが供給されている。この
ため、加算回路57は、水平画面位置制御信号HPHか
ら信号141を減算して、位相誤差信号142を生成し
、その位相誤差信号142をリミッタ回路59に出力す
る。そして、リミッタ回路59は、位相誤差信号142
の大きな値を制限した出力信号143を発生する。
ここで、上記セレクタ回路54が入力端Bの入力信号を
選択出力している場合、加算回路57がら出力される位
相誤差信号142は、第2図(e)に示すようになり、
リミッタ回路59の出力信号143は同図(f)に示す
ようになる。また、上記セレクタ回路54が入力端Aの
入力信号を選択出力している場合、加算回路57から出
力される位相誤差信号142は、第2図(g)に示すよ
うになり、リミッタ回路59の出力信号143は同図(
h)に示すようになる。
選択出力している場合、加算回路57がら出力される位
相誤差信号142は、第2図(e)に示すようになり、
リミッタ回路59の出力信号143は同図(f)に示す
ようになる。また、上記セレクタ回路54が入力端Aの
入力信号を選択出力している場合、加算回路57から出
力される位相誤差信号142は、第2図(g)に示すよ
うになり、リミッタ回路59の出力信号143は同図(
h)に示すようになる。
そして、上記リミッタ回路59からの出力信号143は
、セレクタ回路60の入力端Aに供給される。
、セレクタ回路60の入力端Aに供給される。
このセレクタ回路BOの入力端Bには、入力端子61を
介して、幅制御信号HPWが供給されている。
介して、幅制御信号HPWが供給されている。
そして、上記セレクタ回路60は、後述するクロツク信
号130単位の水平ドライブ信号144がHレベルのと
き、入力端Bに供給される幅制御信号HPWを選択出力
し、水平ドライブ信号144がLレベルのとき、入力端
Aに供給される出力信号143を選択出力する。
号130単位の水平ドライブ信号144がHレベルのと
き、入力端Bに供給される幅制御信号HPWを選択出力
し、水平ドライブ信号144がLレベルのとき、入力端
Aに供給される出力信号143を選択出力する。
ここで、セレクタ回路60で選択出力された信号145
は、加算回路B2及びラッチ回路B3よりなるループフ
ィルタ64に供給される。このループフィルタ64の出
力信号14Bは、セレクタ回路6oが入力端Aを選択出
力している場合、つまり水平ドライブ信号144がLレ
ベルの場合、ループフィルタ出力の立上り位相信号どな
り、セレクタ回路6oが入力端Bを選択出力している場
合、つまり水平ドライブ信号144がHレベルの場合、
上記立上り位相信号に幅制御信号HPWを加算した立下
り位相信号となる。
は、加算回路B2及びラッチ回路B3よりなるループフ
ィルタ64に供給される。このループフィルタ64の出
力信号14Bは、セレクタ回路6oが入力端Aを選択出
力している場合、つまり水平ドライブ信号144がLレ
ベルの場合、ループフィルタ出力の立上り位相信号どな
り、セレクタ回路6oが入力端Bを選択出力している場
合、つまり水平ドライブ信号144がHレベルの場合、
上記立上り位相信号に幅制御信号HPWを加算した立下
り位相信号となる。
そして、上記ループフィルタ84の出方信号14Bは、
セレクタ回路65の人力端Aに供給されるとともに、乗
算回路6Bで172倍されて該セレクタ回路65の入力
端Bに供給される。このセレクタ回路65は、前記モー
下切換信号134がHレベルのとき、入力端Aに供給さ
れる信号を選択出力し、モード切換信号134がLレベ
ルのとき、入力端Bに供給される信号を選択出力して、
水平ドライブ位相信号147を発生する。
セレクタ回路65の人力端Aに供給されるとともに、乗
算回路6Bで172倍されて該セレクタ回路65の入力
端Bに供給される。このセレクタ回路65は、前記モー
下切換信号134がHレベルのとき、入力端Aに供給さ
れる信号を選択出力し、モード切換信号134がLレベ
ルのとき、入力端Bに供給される信号を選択出力して、
水平ドライブ位相信号147を発生する。
ここで、上記水平ドライブ位相信号147は、上記クロ
ツク信号130単位の位相信号148と、クロツク信号
130未満の位相信号149とに分けられ、クロツク信
号130単位の位相信号148が一致検出回路67に供
給される。この−数構出回路67は、位相信号148と
前記水平カウント値136とが−゛致したときに、水平
ドライブトリガ信号150を発生する。
ツク信号130単位の位相信号148と、クロツク信号
130未満の位相信号149とに分けられ、クロツク信
号130単位の位相信号148が一致検出回路67に供
給される。この−数構出回路67は、位相信号148と
前記水平カウント値136とが−゛致したときに、水平
ドライブトリガ信号150を発生する。
そして、上記水平ドライブトリガ信号150は、5R−
FF回路68の出力端Qから出力される前記クロツク信
号130単位の水平ドライブ信号144がHレベルの場
合、ナンド回路69を介して5R−FF回路68をリセ
ットし、水平ドライブ信号144がLレベルの場合、ナ
ンド回路7oを介して5R−FF回路68をセ・ン卜す
る。
FF回路68の出力端Qから出力される前記クロツク信
号130単位の水平ドライブ信号144がHレベルの場
合、ナンド回路69を介して5R−FF回路68をリセ
ットし、水平ドライブ信号144がLレベルの場合、ナ
ンド回路7oを介して5R−FF回路68をセ・ン卜す
る。
このように、5R−FF回路68は、セット及びリセッ
トを繰り返され、上記クロツク信号130単位の水平ド
ライブ信号144がゲート遅延回路71に供給される。
トを繰り返され、上記クロツク信号130単位の水平ド
ライブ信号144がゲート遅延回路71に供給される。
このゲート遅延回路71は、上記水平ドライブ信号14
4に対し、上記位相信号149に基づいてクロック信号
130未満の位相成分の補正を行ない、ここに前記水平
ドライブパルスHDが生成されるものである。
4に対し、上記位相信号149に基づいてクロック信号
130未満の位相成分の補正を行ない、ここに前記水平
ドライブパルスHDが生成されるものである。
そして、上記のような処理が行なわれることにより、モ
ード切換信号184がHレベルのときはfllの水平ド
ライブパルスHDが発生され、モード切換信号134が
Lレベルの2ときは2fHの水平ドライブパルスHDが
発生されるようになり、水平フライバックパルス126
が、水平画面位置制御信号HPHで示される位相に収束
するものである。
ード切換信号184がHレベルのときはfllの水平ド
ライブパルスHDが発生され、モード切換信号134が
Lレベルの2ときは2fHの水平ドライブパルスHDが
発生されるようになり、水平フライバックパルス126
が、水平画面位置制御信号HPHで示される位相に収束
するものである。
したがって、上記実施例のような構成によれば、入力端
子51に供給するモード切換信号134をHレベルにす
るかLレベルにするかにより、fHの水平ドライブパル
スHDと2fHの水平ドライブパルスHDとを選択的に
発生させることができ、インターレース画像再生及びノ
ンインターレース画像再生のどちらにも対応することが
できるものである。
子51に供給するモード切換信号134をHレベルにす
るかLレベルにするかにより、fHの水平ドライブパル
スHDと2fHの水平ドライブパルスHDとを選択的に
発生させることができ、インターレース画像再生及びノ
ンインターレース画像再生のどちらにも対応することが
できるものである。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
[発明の効果]
したがって、以上詳述したようにこの発明によれば、イ
ンターレースによる画像再生とノンインターレースによ
る画像再生とに対応できるように、f I+と2fHと
の水平ドライブパルスHDを選択的に発生することがで
きる極めて良好な水平APC回路を提供することができ
る。
ンターレースによる画像再生とノンインターレースによ
る画像再生とに対応できるように、f I+と2fHと
の水平ドライブパルスHDを選択的に発生することがで
きる極めて良好な水平APC回路を提供することができ
る。
第1図及び第2図はそれぞれこの発明に係る水平APC
回路の一実施例を示すブロック構成図及びその動作を説
明するための波形図、第3図は従来の水平APC回路を
示すブロック構成図である。 11・・・入力端子、12・・・ビデオ信号処理回路、
13・・・同期分離回路、14・・・マトリクス回路、
15・・・CRT、lθ・・・垂直同期口・路、17・
・・偏向出力回路、18・・・水平APC回路、19・
・・位相比較回路、20・・・水平カウンタ、2m・・
・ループフィルタ、22・・・VCO123・・・位相
検出回路、24・・・ラッチ回路、25・・・加算回路
、2B・・・入力端子、27・・・リミッタ回路、28
・・・加算回路、29・・・ラッチ回路、3o・・・積
分回路、3I・・・−数構出回路、32・・・5R−F
F回路、33・・・幅カウンタ、34・・・−数構出回
路、35・・・入力端子、36・・・ゲート遅延回路、
37・・・入力端子、38・・・ビデオ信号処理回路、
39・・・同期分離回路、4o・・・インターレース変
換回路、41・・・マトリクス回路、チ2・・・CRT
、4B・・・垂直同期回路、44・・・偏向出力回路、
45・・・水平APC回路、4B・・・位相比較回路、
47・・・水平カウンタ、48・・・ループフィルタ、
49・・・VCo、50・・・アンド回路、51・・・
入力端子、52・・・位相検出回路、53・・・ラッチ
回路、54・・・セレクタ回路、55・・・乗算回路、
56・・・ノット回路、57・・・加算回路、58・・
・入力端子、59・・・リミッタ回路、60・・・セレ
クタ回路、61・・・入力端子、62・・・加算回路、
63・・・ラシチ回路、64すt−ブフィルタ、B5・
・・セレクタ回路、6B・・・乗算回路、B7・・・−
数構出回路、68・・・5R−FF回路、69.70・
・・ナンド回路、71・・・ゲート遅延回路。
回路の一実施例を示すブロック構成図及びその動作を説
明するための波形図、第3図は従来の水平APC回路を
示すブロック構成図である。 11・・・入力端子、12・・・ビデオ信号処理回路、
13・・・同期分離回路、14・・・マトリクス回路、
15・・・CRT、lθ・・・垂直同期口・路、17・
・・偏向出力回路、18・・・水平APC回路、19・
・・位相比較回路、20・・・水平カウンタ、2m・・
・ループフィルタ、22・・・VCO123・・・位相
検出回路、24・・・ラッチ回路、25・・・加算回路
、2B・・・入力端子、27・・・リミッタ回路、28
・・・加算回路、29・・・ラッチ回路、3o・・・積
分回路、3I・・・−数構出回路、32・・・5R−F
F回路、33・・・幅カウンタ、34・・・−数構出回
路、35・・・入力端子、36・・・ゲート遅延回路、
37・・・入力端子、38・・・ビデオ信号処理回路、
39・・・同期分離回路、4o・・・インターレース変
換回路、41・・・マトリクス回路、チ2・・・CRT
、4B・・・垂直同期回路、44・・・偏向出力回路、
45・・・水平APC回路、4B・・・位相比較回路、
47・・・水平カウンタ、48・・・ループフィルタ、
49・・・VCo、50・・・アンド回路、51・・・
入力端子、52・・・位相検出回路、53・・・ラッチ
回路、54・・・セレクタ回路、55・・・乗算回路、
56・・・ノット回路、57・・・加算回路、58・・
・入力端子、59・・・リミッタ回路、60・・・セレ
クタ回路、61・・・入力端子、62・・・加算回路、
63・・・ラシチ回路、64すt−ブフィルタ、B5・
・・セレクタ回路、6B・・・乗算回路、B7・・・−
数構出回路、68・・・5R−FF回路、69.70・
・・ナンド回路、71・・・ゲート遅延回路。
Claims (1)
- 水平同期信号に位相同期し水平周波数fHの2^m倍の
周波数を有するクロック信号を、水平周期THで循環計
数しmビットのカウント出力を発生する水平カウント手
段と、この水平カウント手段の出力の最上位ビットを、
インターレースによる画像再生が要求された状態で有効
とし、ノンインターレースによる画像再生が要求された
状態で無効とすることにより前記水平カウント手段の循
環計数周期をTH/2となすゲート手段と、このゲート
手段の出力信号に基づいて水平フライバックパルスの位
相を検出する検出手段と、この検出手段から出力される
フライバック位相信号を前記インターレースによる画像
再生が要求された状態で選択し、前記ノンインターレー
スによる画像再生が要求された状態で前記フライバック
位相信号を2倍しその最上位ビットから2番目のビット
を反転した信号を選択する第1の選択手段と、この第1
の選択手段で選択された信号に所定の時定数を与えるル
ープフィルタと、このループフィルタの出力信号を前記
インターレースによる画像再生が要求された状態で選択
し、前記ノンインターレースによる画像再生が要求され
た状態で前記ループフィルタの出力信号を1/2倍した
信号を選択する第2の選択手段と、この第2の選択手段
で選択された信号に基づいて、前記水平カウント手段の
出力に応じて位相制御されfHまたは2fHの周波数を
有する水平偏向用の水平ドライブパルスを発生する発生
手段とを具備してなることを特徴とする水平APC回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2100587A JPS63189052A (ja) | 1987-01-31 | 1987-01-31 | 水平apc回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2100587A JPS63189052A (ja) | 1987-01-31 | 1987-01-31 | 水平apc回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63189052A true JPS63189052A (ja) | 1988-08-04 |
Family
ID=12042961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2100587A Pending JPS63189052A (ja) | 1987-01-31 | 1987-01-31 | 水平apc回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63189052A (ja) |
-
1987
- 1987-01-31 JP JP2100587A patent/JPS63189052A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0787596B2 (ja) | 信号処理回路 | |
WO1991015081A1 (en) | Display locked timing signals for video processing | |
US4864399A (en) | Television receiver having skew corrected clock | |
US4468687A (en) | Television synchronizing signal reproducing apparatus | |
JP2603096B2 (ja) | クロマ復調装置 | |
US4600937A (en) | Digital television receiver with digital sync/reproduction circuit | |
KR100210996B1 (ko) | 비디오 신호의 시간 스케이링 장치 | |
JPS63189052A (ja) | 水平apc回路 | |
US4772937A (en) | Skew signal generating apparatus for digital TV | |
JPS63220677A (ja) | 水平ドライブ信号発生回路 | |
EP0285350B1 (en) | Television receiver having skew corrected clock | |
JPS584352Y2 (ja) | 垂直同期回路 | |
JPH1169263A (ja) | 垂直ブランキング生成回路 | |
JP2609936B2 (ja) | Muse/ntscコンバータ | |
JP2560654B2 (ja) | 信号処理回路 | |
JP2507325B2 (ja) | テレビジョン信号処理装置 | |
CA1124842A (en) | Sync generator | |
KR970001901Y1 (ko) | 휘도신호와 색신호의 딜레이타임 자동 조절회로 | |
JP2975807B2 (ja) | Vtrの映像信号処理回路 | |
KR100219516B1 (ko) | 수평 동기 신호용 위상 동기 루프 | |
JPH08237675A (ja) | 発振信号発生器 | |
JPH07105897B2 (ja) | 垂直同期信号作成回路 | |
JPH0514831A (ja) | フイールド周波数判別回路 | |
JPS644712B2 (ja) | ||
JPS62108676A (ja) | 水平同期信号ブランキングパルス発生器 |