JPS63186468A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS63186468A JPS63186468A JP62019031A JP1903187A JPS63186468A JP S63186468 A JPS63186468 A JP S63186468A JP 62019031 A JP62019031 A JP 62019031A JP 1903187 A JP1903187 A JP 1903187A JP S63186468 A JPS63186468 A JP S63186468A
- Authority
- JP
- Japan
- Prior art keywords
- region
- ground
- potential
- resistor
- image sensing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000003384 imaging method Methods 0.000 claims description 72
- 239000007787 solid Substances 0.000 abstract 1
- 238000009825 accumulation Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、所謂COD (チャージ・カップルド・デバ
イス)等の固体撮像装置に関し、特に接地配線が周囲に
形成された撮像領域をウェル領域に形成した固体撮像装
置に関する。
イス)等の固体撮像装置に関し、特に接地配線が周囲に
形成された撮像領域をウェル領域に形成した固体撮像装
置に関する。
B1発明の概要
本発明は、接地配線が周囲に形成された撮像領域をウェ
ル領域に形成した固体撮像装置において、その撮像領域
の少なくとも三方を取り囲む接地配線に抵抗を介して接
地電位を供給するとともに、上記撮像領域を接地電位と
なる他の接続配線と抵抗を介して配することにより、上
記撮像領域の電位分布を均一となし、その撮像領域に形
成された各電荷蓄積領域の電荷量を一定にするものであ
る。
ル領域に形成した固体撮像装置において、その撮像領域
の少なくとも三方を取り囲む接地配線に抵抗を介して接
地電位を供給するとともに、上記撮像領域を接地電位と
なる他の接続配線と抵抗を介して配することにより、上
記撮像領域の電位分布を均一となし、その撮像領域に形
成された各電荷蓄積領域の電荷量を一定にするものであ
る。
C5従来の技術
所謂COD (チャージ・カップルド・デバイス)等の
固体撮像装置は、被写体等からの光学信号を撮像領域に
配列された各電荷蓄積領域において所要の電荷量に変換
し、これをjllIT次電気信号の形で出力し得る装置
である。
固体撮像装置は、被写体等からの光学信号を撮像領域に
配列された各電荷蓄積領域において所要の電荷量に変換
し、これをjllIT次電気信号の形で出力し得る装置
である。
第3図は、このような固体撮像装置の従来例を示す概略
平面図であり、第一導電型であるN型の半導体基体31
上に反対導電型であるP型のウェル領域32が形成され
、そのウェル領域32の中心部には複数の電荷蓄積領域
がマトリックス状に配列されてなる略方形状の撮像領域
33が形成されている。この撮像領域33の周囲であっ
て上記ウェル領域32内の周辺部ではAI等の材料でパ
ターニングされた接地配線34が配設されており、この
接地配線34には外部より接地電位(ディジタル・グラ
ンド)GNDが供給されている。
平面図であり、第一導電型であるN型の半導体基体31
上に反対導電型であるP型のウェル領域32が形成され
、そのウェル領域32の中心部には複数の電荷蓄積領域
がマトリックス状に配列されてなる略方形状の撮像領域
33が形成されている。この撮像領域33の周囲であっ
て上記ウェル領域32内の周辺部ではAI等の材料でパ
ターニングされた接地配線34が配設されており、この
接地配線34には外部より接地電位(ディジタル・グラ
ンド)GNDが供給されている。
上記撮像領域33に隣接し同じウェル領域32内には水
平レジスタ一部35と出力回路部36が形成されており
、その出力回路部36の周囲には接地電位(アナログ・
グランド)が供給される他の接地配線37が配線されて
いる。
平レジスタ一部35と出力回路部36が形成されており
、その出力回路部36の周囲には接地電位(アナログ・
グランド)が供給される他の接地配線37が配線されて
いる。
そして、被写体からの光は上記撮像領域33の各電荷蓄
積領域で光電変換され、例えば垂直レジスターから上記
水平レジスタ一部35へ変換された電荷が移動させられ
、上記出力回路36を介して出力されることになる。
積領域で光電変換され、例えば垂直レジスターから上記
水平レジスタ一部35へ変換された電荷が移動させられ
、上記出力回路36を介して出力されることになる。
D0発明が解決しようとする問題点
上述のような撮像領域33には、通常、垂直レジスター
(■−レジスター)駆動用の複数の電極が並べられて形
成されており、これら複数の電極にそれぞれ所定のクロ
ックΦのパルスを印加することにより、電荷の転送が行
われる。
(■−レジスター)駆動用の複数の電極が並べられて形
成されており、これら複数の電極にそれぞれ所定のクロ
ックΦのパルスを印加することにより、電荷の転送が行
われる。
しかしながら、上記撮像領域33は、ウェル領域32に
形成されており、このウェル領域32内体の抵抗弁Rw
によって、撮像領域33の各部分の電位は均一とならず
、出力される画像信号に乱れが生ずることになる。
形成されており、このウェル領域32内体の抵抗弁Rw
によって、撮像領域33の各部分の電位は均一とならず
、出力される画像信号に乱れが生ずることになる。
即ち、第4図に示すように、N型の半導体基体31に形
成されたP型のウェル領域32は、その周囲に配設され
た接地配線34に接続され、その接地配線34自体は接
地電位(0■)に維持されているが、このウェル領域3
2内体の抵抗弁Rwにより、例えば当該ウェル領域32
の端部(接地配線34の近傍部分)と中心部(接地配!
34から遠い部分)とを比較してみると、それぞれその
電位が異なることになる。このようにウェル領域32の
端部と中心部とでそれぞれ電位が異なって、ウェル領域
内の電位が不均一な状態において、上記垂直レジスター
駆動用の電極40を用いて電荷を転送したときには、そ
の転送状態は不揃いのものとなり出力される画像信号に
は乱れが生ずることになる。
成されたP型のウェル領域32は、その周囲に配設され
た接地配線34に接続され、その接地配線34自体は接
地電位(0■)に維持されているが、このウェル領域3
2内体の抵抗弁Rwにより、例えば当該ウェル領域32
の端部(接地配線34の近傍部分)と中心部(接地配!
34から遠い部分)とを比較してみると、それぞれその
電位が異なることになる。このようにウェル領域32の
端部と中心部とでそれぞれ電位が異なって、ウェル領域
内の電位が不均一な状態において、上記垂直レジスター
駆動用の電極40を用いて電荷を転送したときには、そ
の転送状態は不揃いのものとなり出力される画像信号に
は乱れが生ずることになる。
第5図は、このような従来例の固体撮像装置の等価回路
図であって、表面に形成される複数の駆動用の電極は抵
抗弁R1)L〜Rpn と表すことができ、これに対応
してウェル領域は抵抗弁Rw1〜Rwn と表すことが
できる。まずはじめに、ウェル領域の電位は、Cox(
ゲート酸化膜の容量)とCw(ウェル令頁域と基体間の
容量)で分割された電位になる。次に、駆動させる場合
には、接地CNDよりホールが上記ウェル領域の抵抗弁
Rw1〜Rwnを介して流入するが、ここでウェル領域
自体の抵抗弁Rw1〜Rwnが大きいときには、上記ホ
ールが中心部に至らないうちに次のパルスが印加される
ことになり、ウェル領域内の電位が不均一な状態で電荷
が転送されて動作して乱れた画像信号が出力されること
になる。なお、図中R3は基体の抵抗弁を示す。
図であって、表面に形成される複数の駆動用の電極は抵
抗弁R1)L〜Rpn と表すことができ、これに対応
してウェル領域は抵抗弁Rw1〜Rwn と表すことが
できる。まずはじめに、ウェル領域の電位は、Cox(
ゲート酸化膜の容量)とCw(ウェル令頁域と基体間の
容量)で分割された電位になる。次に、駆動させる場合
には、接地CNDよりホールが上記ウェル領域の抵抗弁
Rw1〜Rwnを介して流入するが、ここでウェル領域
自体の抵抗弁Rw1〜Rwnが大きいときには、上記ホ
ールが中心部に至らないうちに次のパルスが印加される
ことになり、ウェル領域内の電位が不均一な状態で電荷
が転送されて動作して乱れた画像信号が出力されること
になる。なお、図中R3は基体の抵抗弁を示す。
これに対してRWI〜Rwnを小さくすれば、ウェル領
域内の電位が均一となるが、逆に電荷を転送するための
特性が失われることになり、問題の本質的な解決とはな
らない。
域内の電位が均一となるが、逆に電荷を転送するための
特性が失われることになり、問題の本質的な解決とはな
らない。
そこで、本発明は上述の問題点に鑑み、撮像領域の電位
分布を均一とし、良好な画像信号を出力するような固体
撮像装置の提供を目的とする。
分布を均一とし、良好な画像信号を出力するような固体
撮像装置の提供を目的とする。
E9問題点を解決するための手段
本発明は、第一導電型の半導体基体上に反対導電型のウ
ェル領域が形成され、そのウェル領域に略方形状の撮像
領域が形成され、その撮像領域の周囲に接地配線が配設
されるものにおいて、上記接地配線は、上記撮像領域の
少なくとも三方を取り囲む形状とされ、且つ所要の抵抗
を介することにより接地電位と電位差を存するものとさ
れ、上記撮像領域は、接地電位となる他の接続配線とは
抵抗を介して配されることを特徴とする固体撮像装置に
より上述の問題点を解決する。
ェル領域が形成され、そのウェル領域に略方形状の撮像
領域が形成され、その撮像領域の周囲に接地配線が配設
されるものにおいて、上記接地配線は、上記撮像領域の
少なくとも三方を取り囲む形状とされ、且つ所要の抵抗
を介することにより接地電位と電位差を存するものとさ
れ、上記撮像領域は、接地電位となる他の接続配線とは
抵抗を介して配されることを特徴とする固体撮像装置に
より上述の問題点を解決する。
F1作用
本発明においては、略方形状の撮像領域は、少なくとも
三方で、所要の抵抗を介することにより接地電位と電位
差を有した接地配線に周囲を囲まれてなり、さらに接地
レヘル(OV)に維持された他の接続配線とも抵抗を介
して配されることになる。このため当該撮像領域の各部
分の電位は、ウェル領域自体の抵抗分にのみ依存するの
ではなく、ウェル領域自体のインピーダンスと上記各介
在してなる抵抗のインピーダンスの合成インピーダンス
によって決定され、その介在してな+抵抗を調整するこ
とによっては撮像領域の位置による電位の変動は問題と
ならなくなり、このような撮像領域の全域に亘って均一
な電位が実現されることになる。
三方で、所要の抵抗を介することにより接地電位と電位
差を有した接地配線に周囲を囲まれてなり、さらに接地
レヘル(OV)に維持された他の接続配線とも抵抗を介
して配されることになる。このため当該撮像領域の各部
分の電位は、ウェル領域自体の抵抗分にのみ依存するの
ではなく、ウェル領域自体のインピーダンスと上記各介
在してなる抵抗のインピーダンスの合成インピーダンス
によって決定され、その介在してな+抵抗を調整するこ
とによっては撮像領域の位置による電位の変動は問題と
ならなくなり、このような撮像領域の全域に亘って均一
な電位が実現されることになる。
G、実施例
本発明の好適な実施例を図面を参照しながら説明する。
第1の実施例
本実施例の固体撮像装置は、撮像領域の周囲に配される
接地配線に接地レベルとの間で抵抗を介在させ、且つウ
ェル領域の形状を変形して抵抗領域を設けることにより
、撮像領域の電位の均一化を実現するものである。
接地配線に接地レベルとの間で抵抗を介在させ、且つウ
ェル領域の形状を変形して抵抗領域を設けることにより
、撮像領域の電位の均一化を実現するものである。
まず・、第1図に示すように、本実施例の固体撮像装置
は、第−R’Q型であるN型のシリコン基板等の半導体
基体11上に、反対導電型であるP型のウェル領域12
が形成されている。このウェル領域12の中央部分には
、複数の電荷蓄積領域等をマトリックス状に配列させた
撮像領域10が形成されており、その−側部に水平レジ
スター15が配設され、その水平レジスター15の一例
部には上記撮像領域lOと離間して出力回路16が配設
されている。そして、上記撮像領域10の周囲であって
ウェル領域12の半導体基体11の境界に隣接した領域
には、上記撮像領域10の水平レジスター15に隣接す
る一側面を除いた三方を取り囲む形状で第1の接地配線
1が形成されており、この第1の接地配線1は接地電位
との間で抵抗5を介在させている。また、上記水平レジ
スター15の周囲には、ウェル領域12の半導体基体1
1の境界に隣接したところで第2の接地配vA2が形成
されており、この第2の接地配vA2には直接接地電位
が供給され、上記第1の接地配線lとは電気的に接続し
ていない。また、上記出力回路16の周囲にも同様に第
3の接地配線8が施され、接地電圧が供給されて雑音等
の飛び込みの防止を図っている。
は、第−R’Q型であるN型のシリコン基板等の半導体
基体11上に、反対導電型であるP型のウェル領域12
が形成されている。このウェル領域12の中央部分には
、複数の電荷蓄積領域等をマトリックス状に配列させた
撮像領域10が形成されており、その−側部に水平レジ
スター15が配設され、その水平レジスター15の一例
部には上記撮像領域lOと離間して出力回路16が配設
されている。そして、上記撮像領域10の周囲であって
ウェル領域12の半導体基体11の境界に隣接した領域
には、上記撮像領域10の水平レジスター15に隣接す
る一側面を除いた三方を取り囲む形状で第1の接地配線
1が形成されており、この第1の接地配線1は接地電位
との間で抵抗5を介在させている。また、上記水平レジ
スター15の周囲には、ウェル領域12の半導体基体1
1の境界に隣接したところで第2の接地配vA2が形成
されており、この第2の接地配vA2には直接接地電位
が供給され、上記第1の接地配線lとは電気的に接続し
ていない。また、上記出力回路16の周囲にも同様に第
3の接地配線8が施され、接地電圧が供給されて雑音等
の飛び込みの防止を図っている。
上記第1の接地配線1は水平レジスター15に隣接する
一側面を除いた三方を取り囲む形状で形成されており、
このため通常のようにウェル領域を変形せずに形成した
場合には、その水平レジスター15側でウェル領域12
が上記第2の接地配線2及び第3の接地配線8に連続し
、上記撮像領域10が直接接地電位とされる第2及び第
3の接地配線2.8の電位の影響を受け、当該撮像領域
10の電位の均一化を実現することができない。
一側面を除いた三方を取り囲む形状で形成されており、
このため通常のようにウェル領域を変形せずに形成した
場合には、その水平レジスター15側でウェル領域12
が上記第2の接地配線2及び第3の接地配線8に連続し
、上記撮像領域10が直接接地電位とされる第2及び第
3の接地配線2.8の電位の影響を受け、当該撮像領域
10の電位の均一化を実現することができない。
そこで本実施例では、上記ウェル領域12の形状を変形
し、上記第1の接地配線1と、上記第2及び第3の接地
配線2.8の間のウェル領域12をそれぞれ半導体基体
11の一部である延在部13゜14の形成によって細く
形成し、これらの領域をそれぞれ抵抗領域3,4として
いる。そして、これら抵抗領域3.4によって直接に接
地電位とされる上記第2及び第3の接地配線2,8の電
位の影響を上記↑最像領域10から遮断するようにして
いる。
し、上記第1の接地配線1と、上記第2及び第3の接地
配線2.8の間のウェル領域12をそれぞれ半導体基体
11の一部である延在部13゜14の形成によって細く
形成し、これらの領域をそれぞれ抵抗領域3,4として
いる。そして、これら抵抗領域3.4によって直接に接
地電位とされる上記第2及び第3の接地配線2,8の電
位の影響を上記↑最像領域10から遮断するようにして
いる。
ここで、ウェル領域12の抵抗領域3.4は、当該ウェ
ル領域12を上記第1の接地配mtと上記第2及び第3
の接地配線2.8との間をそれぞれ形状的に言わば狭く
絞り込んだものであり、上記各接地配線2.8と撮像領
域10とのインピーダンスを増大させるものである。特
に形状は限定されず、深さ方向でのウェル領域の寸法を
短くするようにしても良い。また、これら抵抗領域3゜
4は、抵抗値の大きい材料を介在させることによって形
成するようにしても良く、導電性を失わせるようなイオ
ンの導入等によって抵抗領域を形成しても良い。また、
上記抵抗5は、同一の半導体基体ll上に形成したもの
であっても良く、外付は部品として接地6との間に配設
するようにしても良い。
ル領域12を上記第1の接地配mtと上記第2及び第3
の接地配線2.8との間をそれぞれ形状的に言わば狭く
絞り込んだものであり、上記各接地配線2.8と撮像領
域10とのインピーダンスを増大させるものである。特
に形状は限定されず、深さ方向でのウェル領域の寸法を
短くするようにしても良い。また、これら抵抗領域3゜
4は、抵抗値の大きい材料を介在させることによって形
成するようにしても良く、導電性を失わせるようなイオ
ンの導入等によって抵抗領域を形成しても良い。また、
上記抵抗5は、同一の半導体基体ll上に形成したもの
であっても良く、外付は部品として接地6との間に配設
するようにしても良い。
このような抵抗領域3,4及び上記抵抗5によって上記
撮像領域10の周囲のウェル領域12は、接地電位とは
電位差を有するようになる。すなわち、従来のように直
接ウェル領域に接地電圧が供給された場合はその近傍が
必ず略接地電位に維持されることになるが、本実施例に
おいては、直接に接地電位とされる第2及び第3の接地
配線2゜8や接地6とは、それぞれ抵抗領域3.4や抵
抗5によるインピーダンスによって電位的に分離される
ことになる。ここで、上記撮像領域10の位置の相違に
よる電位降下を考えてみると、ウェル領域自体の抵抗分
による電位降下は例えば第5図におけるRwを位置の相
違に応じて加算したものとなるが、接地電位との間では
抵抗領域3,4や抵抗5によるインピーダンスが存在し
、これらの合成抵抗が上記ウェル領域自体の抵抗分を無
視できるほど大きくなれば、ウェル領域内における位置
の相違からの電位差は無視できるほど小さいものとなる
。したがって、逆に撮像領域10と接地電位を電気的に
分離するための上記抵抗領域3゜4や抵抗5によるイン
ピーダンスを調整することで、容易に撮像領域10の電
位の均一化を実現することができ、この電位の均一化に
よって画像信号の乱れを抑えることができることになる
。
撮像領域10の周囲のウェル領域12は、接地電位とは
電位差を有するようになる。すなわち、従来のように直
接ウェル領域に接地電圧が供給された場合はその近傍が
必ず略接地電位に維持されることになるが、本実施例に
おいては、直接に接地電位とされる第2及び第3の接地
配線2゜8や接地6とは、それぞれ抵抗領域3.4や抵
抗5によるインピーダンスによって電位的に分離される
ことになる。ここで、上記撮像領域10の位置の相違に
よる電位降下を考えてみると、ウェル領域自体の抵抗分
による電位降下は例えば第5図におけるRwを位置の相
違に応じて加算したものとなるが、接地電位との間では
抵抗領域3,4や抵抗5によるインピーダンスが存在し
、これらの合成抵抗が上記ウェル領域自体の抵抗分を無
視できるほど大きくなれば、ウェル領域内における位置
の相違からの電位差は無視できるほど小さいものとなる
。したがって、逆に撮像領域10と接地電位を電気的に
分離するための上記抵抗領域3゜4や抵抗5によるイン
ピーダンスを調整することで、容易に撮像領域10の電
位の均一化を実現することができ、この電位の均一化に
よって画像信号の乱れを抑えることができることになる
。
上記抵抗領域3.4及び抵抗5の抵抗値は、上記撮像領
域10の寸法や、ゲート酸化膜の容量Cox、電極に印
加するパルス等によっても異なるものとなるが、−例と
して10Ω〜IMΩの合成抵抗値を有するように設定す
ることができる。
域10の寸法や、ゲート酸化膜の容量Cox、電極に印
加するパルス等によっても異なるものとなるが、−例と
して10Ω〜IMΩの合成抵抗値を有するように設定す
ることができる。
このように本実施例の固体撮像装置は、上記撮像領域1
0と接地電位とは、上記抵抗領域3.4及び抵抗5の存
在によって、インピーダンスが介在することになり、そ
の合成抵抗によって撮像領域lOの電位の均一化を図る
ことができ、その撮像領域10上に形成された複数の電
荷蓄積領域の電荷量は偏りのない理想的なものとなり得
る。
0と接地電位とは、上記抵抗領域3.4及び抵抗5の存
在によって、インピーダンスが介在することになり、そ
の合成抵抗によって撮像領域lOの電位の均一化を図る
ことができ、その撮像領域10上に形成された複数の電
荷蓄積領域の電荷量は偏りのない理想的なものとなり得
る。
第2の実施例
第2の実施例の固体撮像装置は、上述の第1の実施例の
変形例であり、その抵抗領域の位置が異なるものである
。なお、第1の実施例と同じ部分については、第2図中
同じ引用符号を用い、その重複する説明を省略する。
変形例であり、その抵抗領域の位置が異なるものである
。なお、第1の実施例と同じ部分については、第2図中
同じ引用符号を用い、その重複する説明を省略する。
第2の実施例の固体撮像装置は、第2図に示すように、
撮像領域10の一例部に上記第1の実施例と同様に水平
レジスター15が配されているが、接地電位との間で抵
抗5を介在させた第1の接地配線21は、第1の実施例
とは異なって上記水平レジスター15の周囲まで延在さ
れている。このため本実施例の固体撮像装置においては
、出力回路16の周囲に配され直接に接地電位が供給さ
れる第2の接地配線26と上記第1の接地配線21との
間のウェル領域20を変形させて抵抗領域24を形成し
ているのみならず、特に第1の接地配&’i21の延在
された端部25の近傍に抵抗領域23を形成している。
撮像領域10の一例部に上記第1の実施例と同様に水平
レジスター15が配されているが、接地電位との間で抵
抗5を介在させた第1の接地配線21は、第1の実施例
とは異なって上記水平レジスター15の周囲まで延在さ
れている。このため本実施例の固体撮像装置においては
、出力回路16の周囲に配され直接に接地電位が供給さ
れる第2の接地配線26と上記第1の接地配線21との
間のウェル領域20を変形させて抵抗領域24を形成し
ているのみならず、特に第1の接地配&’i21の延在
された端部25の近傍に抵抗領域23を形成している。
このような各接地配線21.26の配置を有し且つ上記
抵抗5を有する本実施例の固体撮像装置においては、上
記撮像領域10は抵抗領域23゜24及び抵抗5の合成
インピーダンスにより接地電位から電位差を以て動作状
a、=なる。このため第1の実施例と同様に、撮像領域
10と接地電位を電気的に分離するための上記抵抗領域
23.24や抵抗5によるインピーダンスを調整するこ
とで、容易に1i像領域lOの電位の均一化を実現する
ことができ、この電位の均一化によって画像信号の乱れ
を抑えることができることになる。
抵抗5を有する本実施例の固体撮像装置においては、上
記撮像領域10は抵抗領域23゜24及び抵抗5の合成
インピーダンスにより接地電位から電位差を以て動作状
a、=なる。このため第1の実施例と同様に、撮像領域
10と接地電位を電気的に分離するための上記抵抗領域
23.24や抵抗5によるインピーダンスを調整するこ
とで、容易に1i像領域lOの電位の均一化を実現する
ことができ、この電位の均一化によって画像信号の乱れ
を抑えることができることになる。
なお、第1の実施例と同様に、上記抵抗領域23.24
及び抵抗5の抵抗値は、上記撮像領域10の寸法や、ゲ
ート酸化膜の容量Cox、電極に印加するパルス等によ
っても異なるものとなるが、−例として10Ω〜IMΩ
の合成抵抗値を存するように設定することができる。
及び抵抗5の抵抗値は、上記撮像領域10の寸法や、ゲ
ート酸化膜の容量Cox、電極に印加するパルス等によ
っても異なるものとなるが、−例として10Ω〜IMΩ
の合成抵抗値を存するように設定することができる。
また、なお、上述の各実施例において、半導体基体とウ
ェル領域の導電型は、その反対の導電型となるようにし
ても良い。
ェル領域の導電型は、その反対の導電型となるようにし
ても良い。
H3発明の効果
本発明の固体撮像装置は、上述のような合成インピーダ
ンスを得ることで、撮像領域の位置に依存して電位差を
小さなものとすることができる。
ンスを得ることで、撮像領域の位置に依存して電位差を
小さなものとすることができる。
このように撮像領域の電位が均一化されることから、当
該撮像領域上の各部分における動作は一定のものとなり
、乱れのない画像信号を出力することが可能となる。
該撮像領域上の各部分における動作は一定のものとなり
、乱れのない画像信号を出力することが可能となる。
【図面の簡単な説明】
第1図は本発明の固体ti像装置の一例を示す概略平面
図、第2図は本発明の固体撮像装置の他の例を示す概略
平面図である。また、第3図は従来の固体撮像装置の一
例を示す概手平面図、第4図は従来の固体撮像装置の例
の部分断面図、第5図は従来の固体撮像装置の等価回路
図である。 1.21・・・第1の接地配線 2.26・・・第2の接地配線゛ 8・・・第3の接地配線 3.4,23.24・・・抵抗領域 5・・・抵抗 6・・・接地 10・・・撮像領域 11・・・半導体基体 12.20・・・ウェル領域 15・・・水平レジスター 16・・・出力回路 特 許 出 願 人 ソニー株式会社代理人 弁
理士 小泡 見間 田村条− 第3図 従渫(υの等4西回路 第5図
図、第2図は本発明の固体撮像装置の他の例を示す概略
平面図である。また、第3図は従来の固体撮像装置の一
例を示す概手平面図、第4図は従来の固体撮像装置の例
の部分断面図、第5図は従来の固体撮像装置の等価回路
図である。 1.21・・・第1の接地配線 2.26・・・第2の接地配線゛ 8・・・第3の接地配線 3.4,23.24・・・抵抗領域 5・・・抵抗 6・・・接地 10・・・撮像領域 11・・・半導体基体 12.20・・・ウェル領域 15・・・水平レジスター 16・・・出力回路 特 許 出 願 人 ソニー株式会社代理人 弁
理士 小泡 見間 田村条− 第3図 従渫(υの等4西回路 第5図
Claims (1)
- 【特許請求の範囲】 第一導電型の半導体基体上に反対導電型のウェル領域が
形成され、そのウェル領域に略方形状の撮像領域が形成
され、その撮像領域の周囲に接地配線が配設されるもの
において、上記接地配線は、上記撮像領域の少なくとも
三方を取り囲む形状とされ、且つ所要の抵抗を介するこ
とにより接地電位と電位差を有するものとされ、 上記撮像領域は、接地電位となる他の接続配線とは抵抗
を介して配されることを特徴とする固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62019031A JP2569523B2 (ja) | 1987-01-29 | 1987-01-29 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62019031A JP2569523B2 (ja) | 1987-01-29 | 1987-01-29 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63186468A true JPS63186468A (ja) | 1988-08-02 |
JP2569523B2 JP2569523B2 (ja) | 1997-01-08 |
Family
ID=11988081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62019031A Expired - Lifetime JP2569523B2 (ja) | 1987-01-29 | 1987-01-29 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2569523B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610403A (en) * | 1995-09-05 | 1997-03-11 | General Electric Company | Solid state radiation imager with gate electrode plane shield wires |
-
1987
- 1987-01-29 JP JP62019031A patent/JP2569523B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610403A (en) * | 1995-09-05 | 1997-03-11 | General Electric Company | Solid state radiation imager with gate electrode plane shield wires |
EP0762507A2 (en) * | 1995-09-05 | 1997-03-12 | General Electric Company | Solid state image device with shielding lines on the gate electrode level |
EP0762507A3 (en) * | 1995-09-05 | 1998-08-26 | General Electric Company | Solid state image device with shielding lines on the gate electrode level |
Also Published As
Publication number | Publication date |
---|---|
JP2569523B2 (ja) | 1997-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170078603A1 (en) | Solid-state image pickup element, and image pickup system | |
US9236406B2 (en) | Photoelectric conversion apparatus with gate control lines and wiring at same height | |
US9397131B2 (en) | Solid-state imaging apparatus having electrical connection portions with lengths extending in first direction longer than in second direction | |
WO2012080811A1 (ja) | 半導体圧力センサ | |
US11114505B2 (en) | Imaging device | |
US10582142B2 (en) | Photoelectric conversion device | |
JP6736318B2 (ja) | 固体撮像素子、固体撮像素子の製造方法および撮像システム | |
TW202025311A (zh) | 固態攝像元件 | |
JP6526159B2 (ja) | 固体撮像装置およびカメラ | |
US4908693A (en) | Wiring structure of semiconductor pressure sensor | |
US4772951A (en) | Solid state image sensor with cell array of amorphous semiconductor photoelectric converting elements | |
JPS63186468A (ja) | 固体撮像装置 | |
US20110115043A1 (en) | Solid-state image sensor and imaging device | |
JP4726176B2 (ja) | 固体撮像装置 | |
TWI529910B (zh) | 半導體裝置 | |
JP2000049322A (ja) | フォトセル用mos型トランジスタ | |
JPWO2021044762A5 (ja) | ||
JPS6229162A (ja) | イメ−ジセンサ | |
US20220352235A1 (en) | Imaging element and imaging device | |
US20060146163A1 (en) | Color linear image sensor | |
JP2013084713A (ja) | 固体撮像素子および製造方法、並びに撮像ユニット | |
JPH0272637A (ja) | 電荷結合素子 | |
JP2021119594A (ja) | 撮像装置 | |
KR100689592B1 (ko) | 시모스 이미지센서 | |
JPS6298767A (ja) | イメ−ジセンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |