JP6736318B2 - 固体撮像素子、固体撮像素子の製造方法および撮像システム - Google Patents

Description

本発明は、固体撮像素子において、グラウンド配線に生じる磁気ノイズを低減する技術に関する。

近年、固体撮像素子において更なる高画質化が望まれており、高画質の実現にはノイズの抑制が欠かせない。このようなノイズの抑制方法として、固体撮像素子を駆動する電源に起因するノイズを抑制する技術が、例えば、特許文献１に記載されている。特許文献１では、読み出し回路の参照信号をホールド容量に保持することによりノイズを抑制している。

特開２００８−８５９９４号公報

特許文献１に開示された従来技術においては、読み出し回路の信号線に発生するノイズを抑制することができるものの、グラウンド配線に生じるノイズについては考慮されていない。しかし磁界が生じている場合においては、磁気ノイズによるグラウンド配線への影響は無視できない。なぜなら、グラウンド配線が固体撮像素子内部もしくは外部の基板を含めてループの形状をなすときは、ファラデーの法則で示される誘導起電力がグラウンド配線に生じ、これがセンサ出力画像に磁気ノイズとしてのってしまうためである。このため、特許文献１においては、グラウンド配線に生ずる磁気ノイズについては低減することができないという課題があった。そこで、本発明では、グラウンド配線に生じる磁気ノイズを低減可能な固体撮像素子、固体撮像素子の製造方法および撮像システムを得ることを目的とする。

本発明に係る固体撮像素子は、画素ウェル領域および周辺ウェル領域を含む半導体基板と、画素ウェル領域の上に配された画素グラウンド配線と、周辺ウェル領域の上に配された周辺グラウンド配線と、画素グラウンド配線と画素ウェル領域とを接続する複数の画素ウェルコンタクトと、周辺グラウンド配線と周辺ウェル領域とを接続する複数の周辺ウェルコンタクトと、画素ウェル領域に複数の列をなすように配置され、それぞれが画素信号を出力する複数の画素と、周辺ウェル領域に配置され、複数の画素からの画素信号を受ける第１入力端子、および、参照信号を受ける第２入力端子を有する読み出し回路と、周辺ウェル領域に配置され、グラウンド電圧の供給される第１電極を有し、参照信号を読み出し回路の第２入力端子に出力する参照信号回路と、参照信号回路の第１電極と画素グラウンド配線とを接続する配線と、を備え、複数の画素ウェルコンタクトの１つから第１電極までの電気経路の抵抗値Ｒ１と、複数の周辺ウェルコンタクトのうち最も第１電極の近くに配された１つから第１電極までの電気経路の抵抗値Ｒ２とが、Ｒ１＜Ｒ２の関係を満たすことを特徴とする。

本発明によれば、グラウンド配線に生じる磁気ノイズを低減可能な固体撮像素子、固体撮像素子の製造方法および撮像システムを得ることができる。

本発明の第１の実施形態に係る固体撮像素子の構成を模式的に示す図である。 本発明の第１の実施形態に係るホールド容量の平面構造を模式的に示す図である。 本発明の第１の実施形態に係るホールド容量の断面構造を模式的に示す図である。 本発明の第１の実施形態に係るグラウンド接続部の平面構造を模式的に示す図である。 本発明の第１の実施形態に係る固体撮像素子を含むパッケージの断面構造を模式的に示す図である。 本発明の第１の実施形態に係る固体撮像素子におけるグラウンドループの等価回路およびグラウンド電位分布を模式的に示す図である。 本発明の第２の実施形態に係るグラウンド接続部の平面構造を模式的に示す図である。 本発明の第３の実施形態に係るグラウンド接続部の平面構造を模式的に示す図である。 本発明の第４の実施形態に係るグラウンド接続部の平面構造を模式的に示す図である。 本発明の第５の実施形態に係る固体撮像素子の構成を模式的に示す図である。 本発明の第５の実施形態に係る固体撮像素子におけるグラウンドループの等価回路およびグラウンド電位分布を模式的に示す図である。 本発明の第５の実施形態に係るＡＤコンバータへの入力に含まれる磁気ノイズを模式的に示す図である。 本発明の第６の実施形態に係る固体撮像素子の構成を模式的に示す図である。 本発明の第６の実施形態に係る固体撮像素子の断面構造を模式的に示す図である。 本発明の第６の実施形態に係る固体撮像素子におけるグラウンドループの等価回路およびグラウンド電位分布を模式的に示す図である。 本発明の第７の実施形態に係る撮像システムの構成を示す図である。

以下、本発明の実施形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下で説明する図面において、同じ機能を有するものは同一の符号を付し、その説明を省略又は簡潔にすることもある。

［第１の実施形態］
本実施形態に係る固体撮像装置を、図１〜図６を用いて説明する。図１は、本発明の第１の実施形態に係る固体撮像素子１の構成を模式的に示す図である。図１に示す固体撮像素子１は、画素ウェル領域１０１、周辺ウェル領域１００、垂直走査回路７０、周辺回路制御部７１を備えて構成される。画素ウェル領域１０１および周辺ウェル領域１００は、それぞれ、半導体基板に形成された半導体領域である。半導体基板に対する平面視において、画素グラウンド配線５１が画素ウェル領域１０１に重なるように配置される。半導体基板に対する平面視において、周辺グラウンド配線５０が周辺ウェル領域１００に重なるように配置される。画素アレイは、画素グラウンド配線５１が配された画素ウェル領域１０１に配置され、複数の画素１０が行方向及び列方向に２次元配列されて構成される。各画素１０には、光電変換部と、光電変換部で生成された電荷に基づく信号を出力する増幅部とが含まれる。各画素１０からは光に応じた信号が出力される。垂直走査回路７０は、例えばシフトレジスタで構成され、行単位で画素１０の駆動制御を行う。この駆動制御には、画素１０のリセット動作、蓄積動作、画素１０からの信号読み出し動作等が含まれる。

差動増幅回路３０は、周辺グラウンド配線５０が配された周辺ウェル領域１００に配置される。複数の画素１０が成す複数の列に対応して、複数の差動増幅回路３０が設けられる。差動増幅回路３０は、対応する列に含まれる複数の画素１０からの信号を、参照信号を参照して読み出す。より具体的には、差動増幅回路３０は、非反転入力端子（＋）に入力される信号と反転入力端子（−）に入力される信号との差を増幅して、固体撮像素子１外部の映像信号処理部に出力する（後述の図１３参照）。ここで、反転入力端子（−）には、同じ列の複数の画素１０からの画素信号が、列ごとに設けられた複数の垂直信号線２０を介して入力される。一方、非反転入力端子（＋）には、ホールド容量２００の制御電極が接続されると共に、スイッチトランジスタ３００を介して参照信号が入力される。ホールド容量２００のグラウンド電極は画素グラウンド配線５１に接続される。ホールド容量２００とスイッチトランジスタ３００は、非反転入力端子（＋）に参照信号を出力する参照信号回路を構成する。参照信号を供給する参照信号源が、固体撮像素子１の内部に設けられてもよい。あるいは、参照信号が固体撮像素子１の外部から供給されてもよい。なお、図１に示す差動増幅回路３０は、帰還部等を省略して示している。

スイッチトランジスタ３００をオフすることにより、ホールド容量２００は、参照信号源から供給された参照信号Ｖｒｅｆを保持する。また、スイッチトランジスタ３００は、ホールド容量２００の制御電極に接続され、ホールド容量２００が保持する参照信号Ｖｒｅｆに応じた電荷を、周辺回路制御部７１から出力される制御パルスＰ１に従って充放電する（例えば、特許文献１参照）。より具体的には、画素１０からの信号読み出し動作前に、スイッチトランジスタ３００がオンされると、差動増幅回路３０の非反転入力端子（＋）には、参照信号Ｖｒｅｆが出力される。同時に、ホールド容量２００には、参照信号Ｖｒｅｆに応じた電荷が充電される。参照信号Ｖｒｅｆに応じた電荷がホールド容量２００に充電されると、スイッチトランジスタ３００をオフにしても、画素１０からの信号読み出し動作用の参照信号Ｖｒｅｆが、ホールド容量２００から出力されるようになる。したがって、スイッチトランジスタ３００をオフすることにより、参照信号源を起因とするノイズを低減することができる。

周辺ウェル領域１００の上には、周辺ウェル領域１００と周辺グラウンド配線５０とを接続する複数の周辺ウェルコンタクト４３が配される。周辺グラウンド配線５０は、外部グラウンド端子６０を介して固体撮像素子１の外部の外部グラウンド電位と電気的に接続されている。他方、画素ウェル領域１０１の上には、画素ウェル領域１０１と画素グラウンド配線とを接続する複数の画素ウェルコンタクト４２が配される。また、画素グラウンド配線５１は、グラウンド接続部５２を介して周辺グラウンド配線５０と電気的に接続されている。各画素１０を構成する光電変換部および増幅部のグラウンド端子（以下、単に「画素１０のグラウンド端子」という）は、画素ウェルコンタクト４２を介して画素グラウンド配線５１と電気的に接続されている。画素ウェル領域１０１が画素１０のグラウンド端子を構成している。なお、画素ウェルコンタクト４２および周辺ウェルコンタクト４３は、必ずしも図中に示すように規則正しく配列されている必要はない。

図２は、本発明の第１の実施形態に係るホールド容量２００の平面構造を模式的に示す図である。また、図３は、本発明の第１の実施形態に係るホールド容量２００の断面構造を模式的に示す図である。図３は、図２の１点破線Ｌ−Ｌ’における断面構造を示している。ホールド容量２００は、図３に示すように、制御電極５４およびグラウンド電極５３を備えて構成される。制御電極５４には、参照信号源から参照信号Ｖｒｅｆが供給される。グラウンド電極５３は、第１コンタクト４８を介して画素グラウンド配線５１に接続されている。また、制御電極５４は、第２コンタクト４７および配線５８を介してスイッチトランジスタ３００に接続されている。

グラウンド電極５３および制御電極５４は、導電性のある材料によって形成される。また、第１コンタクト４８は、ホールド容量２００のグラウンド電極５３を、画素グラウンド配線５１と電気的に接続できるものであればよい。第１コンタクト４８と画素グラウンド配線５１とがさらに別の配線を介して接続されてもよい。本実施形態においては、グラウンド電極５３と第１コンタクト４８とは互いに異なる材料で形成される。グラウンド電極５３の端は、異なる材料の界面によって規定されうる。一般的に、グラウンド電極５３と第１コンタクト４８とは、互いに異なるプロセスで形成される。例えば、グラウンド電極５３は、金属層をパターニングすることにより形成される。一方、第１コンタクト４８は、絶縁層に形成されたスルーホールに金属を埋め込むことにより形成される。変形例として、グラウンド電極５３と第１コンタクト４８とが同じ材料で形成されてもよい。例えば、デュアルダマシン法により配線を形成する場合、グラウンド電極５３と第１コンタクト４８とが同じ材料で形成されうる。この場合、両者の間にそれらとは異なる導電性の材料、例えばバリアメタルが配されてもよい。なお、本明細書においては、配線を形成するときに用いられるデュアルダマシン法において幅の異なる溝を形成する複数のプロセスは、それぞれ別のプロセスとして扱われる。あるいは、グラウンド電極５３と画素グラウンド配線５１とを同じ配線層において一体化させてもよい。これにより、第１コンタクト４８を省略することができる。この場合、グラウンド電極５３と画素グラウンド配線５１と同時に形成される。また、グラウンド電極５３の端は、対向する制御電極５４の端を半導体基板の表面に垂直な方向に射影することによって規定される。また、画素グラウンド配線５１の端は、画素ウェル領域１０１を半導体基板の表面に垂直な方向に射影することによって規定される。また、ホールド容量２００を、周辺ウェル領域１００と分離されたウェル領域に配置することにより、この分離されたウェル領域をグラウンド電極５３として用いることも可能である。つまり、グラウンド電極５３は所定の不純物濃度を有する半導体領域によって形成されてもよい。

第２コンタクト４７は、ホールド容量２００の制御電極５４を、参照信号Ｖｒｅｆが供給される配線５８と電気的に接続できるものであればよい。ここで、第２コンタクト４７は、参照信号Ｖｒｅｆが供給される配線５８および制御電極５４と一体化させることで省略することも可能である。

図４は、本発明の第１の実施形態に係るグラウンド接続部５２の平面構造を模式的に示す図である。本実施形態のグラウンド接続部５２は、図４に示すように、列方向及び行方向に蛇行させたレイアウトを有する中間配線６３を有していることを特徴としている。列方向とは、複数の画素１０の成す列に沿った方向である。行方向とは、複数の画素１０の成す列に交差する方向である。通常、このような配線レイアウトはレイアウト面積増大を招くことを理由に行われない。しかし、本実施形態においては、中間配線６３をあえてこのようにレイアウトすることにより、後述のように、周辺グラウンド配線５０と画素グラウンド配線５１を高抵抗で接続して、グラウンド配線に生じる磁気ノイズを低減することができるようにしている。以下、このような本実施形態によって得られる効果について説明する。なお、固体撮像素子１をカメラなどの撮像システムに適用する場合に、グラウンド配線に影響する磁気ノイズ源としては、例えば、カメラのレンズを駆動するためのモータが発生する磁界等が挙げられる。

図５は、本発明の第１の実施形態に係る固体撮像素子１を含むパッケージの断面構造を模式的に示す図である。図５は、図１に示す固体撮像素子１が、パッケージ８０によって支持された構成を示している。なお、図５には、先の図１に示す周辺グラウンド配線５０、画素グラウンド配線５１、およびグラウンド接続部５２を、単一のグラウンド配線５５として示している。このグラウンド配線５５は、外部グラウンド端子６０、ワイヤボンディング６１、およびパッケージの貫通ビア６２を介して、パッケージの内層配線である外部グラウンド配線９０と電気的に接続される。ここで、ワイヤボンディング６１は、外部グラウンド端子６０と貫通ビア６２とを接続している。このようなパッケージ構成においては、グラウンド配線５５と外部グラウンド配線９０がループ（以下「グラウンドループ」と呼ぶ）を形成することとなる。

図６は、本発明の第１の実施形態に係る固体撮像素子１におけるグラウンドループの等価回路およびグラウンド電位分布を模式的に示す図である。図６上には、図５に示すグラウンドループの、画素１列分の等価回路を示している。磁界が存在する場において、磁束Ｂがグラウンドループを貫通するときには、磁束Ｂの時間変化に応じた誘導起電力Ｖがグラウンドループに生じる。これは、ファラデーの法則に従うもので、生じる誘導起電力Ｖと、微小時間Δｔにおける磁束Ｂの変化ΔＢとの間の関係は、Ｖ＝−ΔＢ／Δｔで表される。

なお、磁束Ｂが１８０°逆方向を向く場合は、起電力と電流の向きは逆方向になる。また、グラウンド配線のループ平面に対して、斜め方向に磁束Ｂが傾く場合においても、その磁束Ｂのループ面に対する垂直方向の成分によって起電力が生じる。この起電力により、本来同電位であるグラウンドループ内で電圧の分布が生じてしまい、画素１０の信号がグラウンド電位の分布によって振られてしまう。固体撮像素子１の出力画像では、画像にパターンノイズとして現れる（磁気ノイズ）。なお、外部グラウンド配線９０は、必ずしもパッケージの内部になくてもよい。ＰＣＢ基板に固体撮像素子１が接続された場合においても、上記の様にグラウンドループを形成している場合には、起電力が生じる。また、グラウンドループは、必ずしも電気的に閉じたループとなっている必要はなく、例えば、外部グラウンド配線９０で一部断線しているような場合であっても、固体撮像素子１のグラウンド配線５５の両端部間には誘導起電力Ｖが生じ得る。

以下、図１に示す固体撮像素子１の構成と図６に示すグラウンドループの等価回路との対応について説明する。まず、図１に示すグラウンドループ上の点Ａ〜Ｃ、Ｏ〜Ｑ、Ｓ、Ｓ’について説明する。図３に示す第１コンタクト４８は、前述のように、画素ウェル領域１０１において、ホールド容量２００のグラウンド電極５３を、画素グラウンド配線５１に接続している。この第１コンタクト４８とグラウンド電極５３との接点を点Ａとする。なお、図１に示す点Ａは、厳密にはグラウンドループ上にはなく、ホールド容量２００のグラウンド電極５３をグラウンドループに接続する第１コンタクト４８上に位置している。しかし、本実施形態では、画素グラウンド配線５１からホールド容量２００までは低抵抗の配線で接続されるので、ほぼ等電位であるとみなせる。したがって、図６では、点Ａはグラウンドループ上に示している。

次に、画素ウェル領域１０１において、画素グラウンド配線５１と接続された複数の画素ウェルコンタクト４２のうち、点Ａまでの電気抵抗値が最小である画素ウェルコンタクト４２を点Ｂとする。また、同様に、周辺ウェル領域１００において、周辺グラウンド配線５０と接続された複数の周辺ウェルコンタクト４３のうち、グラウンド電極５３の最も近くに配置された周辺ウェルコンタクト４３を点Ｃとする。なお、本実施例では、複数の周辺ウェルコンタクト４３のそれぞれからグラウンド電極５３までの電気抵抗値を比較したとき、点Ｃに配置された周辺ウェルコンタクト４３からグラウンド電極５３までの電気抵抗値が最小である。図１に点Ａ、点Ｂ、点Ｃを示す。

次に、差動増幅回路３０のグラウンド端子と接続された周辺ウェルコンタクト４３のうち、点Ａまでの電気抵抗値が最小である周辺ウェルコンタクト４３を点Ｑとする。差動増幅回路３０のグラウンド端子は、例えば、差動増幅回路３０に含まれるＭＯＳトランジスタのソース領域である。差動増幅回路３０のグラウンド端子は、周辺グラウンド配線に接続されている。また、差動増幅回路３０と同じ列で差動増幅回路３０から最も遠い位置にある画素１０のグラウンド端子と接続された画素ウェルコンタクト４２を点Ｓとする。同様に、差動増幅回路３０と同じ列で差動増幅回路３０から最も近い位置にある画素１０のグラウンド端子と接続された画素ウェルコンタクト４２を点Ｓ’とする。なお、点ＳまたはＳ’が複数存在する場合は、該画素１０のグラウンド端子からの電気抵抗値が最小である周辺ウェルコンタクト４３を代表させて点Ｓまたは点Ｓ’とする。図１に点Ｑ、点Ｓ、点Ｓ’を示す。

次に、周辺グラウンド配線５０を固体撮像素子１外部の基準電位と接続する外部グラウンド端子６０のうち、画素グラウンド配線５１を経由せずに、差動増幅回路３０のグラウンド端子と接続されている方の外部グラウンド端子６０を点Ｐとする。また、画素グラウンド配線５１を経由して、差動増幅回路３０のグラウンド端子と接続されている方の外部グラウンド端子６０を点Ｏとする。図１に点Ｐ、点Ｏを示す。

次に、図６に示すグラウンドループの等価回路における各点間の電気抵抗値について、図１、図６を用いて説明する。図１、図６において同じ記号は、同じものを表すものとする。まず、点Ａ−Ｐ間の電気抵抗について説明する。点Ａ−Ｃ間の電気抵抗値をＲ２とする。本実施形態においては、中間配線６３の電気抵抗値が大きいので、Ｒ２は、中間配線６３の電気抵抗値とほぼ等しいとみなせる。また、点Ｃ−Ｐ間および点Ｃ−Ｑ間の電気抵抗値も、電気抵抗値Ｒ２と比較して十分小さいため等価回路上は無視できる。したがって、点Ａ−Ｐ間の電気抵抗値はＲ２と近似される。同様に、点Ａから周辺グラウンド配線５０までの電気抵抗値はＲ２に近似される。さらに、点Ａから周辺グラウンド配線５０に接続されたいずれの周辺ウェルコンタクト４３までの電気抵抗値もＲ２に近似される。

次に、点Ａ−Ｓ間の電気抵抗について説明する。点Ａ−Ｂ間の電気抵抗値をＲ１とし、点Ｓ’−Ｓ間の電気抵抗値をＲ１１とする。このとき、点Ｂと点Ｓ’は互いに近傍に配置されるので、点Ｂ−Ｓ’間の電気抵抗値は、点Ｓ’−Ｓ間の電気抵抗値Ｒ１１と比較して十分小さいため等価回路上は無視できる。したがって、点Ａ−Ｓ間の電気抵抗値はＲ１１＋Ｒ１と近似される。

次に、点Ｓ−Ｏ間の電気抵抗について説明する。点Ｓ−Ｏ間は、前述の点Ｓ’−Ｐ間と回路的に等価であるので、点Ｓ−Ｏ間は、点Ａ−Ｓ’間（電気抵抗値Ｒ１）と点Ａ−Ｐ間（電気抵抗値Ｒ２）の直列接続と等価であるとみなせる。したがって、点Ｓ−Ｏ間の電気抵抗値はＲ１＋Ｒ２と近似される。

なお、画素グラウンド配線５１は面内で均一な電気抵抗であるため、グラウンド配線の電気抵抗値は、一般的には配線の長さに比例する。したがって、一般的には、Ｒ１１＞Ｒ１となる。また、Ｒ１には、実際には、ホールド容量２００のグラウンド電極５３から画素グラウンド配線５１までの配線の電気抵抗値が含まれるが、Ｒ１１およびＲ１と比較して十分小さいため等価回路上は無視できる。

上述の近似を考慮すると、電気抵抗値Ｒ１、Ｒ１１＋Ｒ１、Ｒ２は、等価回路上は、それぞれ、点Ａ−Ｓ’間の電気抵抗値、点Ａ−Ｓ間の電気抵抗値、点Ａ−Ｑ間の電気抵抗値とみなすことができる。すなわち、電気抵抗値Ｒ１、Ｒ１１＋Ｒ１は、差動増幅回路３０と同じ列の複数の画素１０のグラウンド端子と接続された画素ウェルコンタクト４２から第１コンタクト４８までの電気抵抗値の、それぞれ最小値、最大値として近似される。電気抵抗値Ｒ１、Ｒ１１＋Ｒ１は、画素グラウンド配線５１上の電気経路の抵抗値である。また、電気抵抗値Ｒ２は、周辺グラウンド配線５０と接続された周辺ウェルコンタクト４３から第１コンタクト４８までの電気抵抗値の最小値、すなわち、グラウンド接続部５２の電気抵抗値として近似される。

本実施例では、Ｒ１＜Ｒ２の関係が満たされる。この効果を説明する。図６に示すグラウンドループの等価回路における各点間の電気抵抗値と誘導起電力との関係について説明する。前述のように、磁束Ｂがグラウンドループを貫通するときには、磁束Ｂの時間変化に応じた誘導起電力Ｖがグラウンドループに生じる。図６には、グラウンドループに生じる誘導起電力Ｖのうちの、点Ａ−Ｓ間の誘起電圧差Ｖ１、点Ａ−Ｐ間の誘起電圧差Ｖ２、点Ｓ−Ｏ間の誘起電圧差Ｖ３をそれぞれ示している。これらの誘起電圧差Ｖ１〜Ｖ３は、誘導起電力Ｖがそれぞれの区間における電気抵抗値で分圧されたものとなるので、下式（１）〜（３）で表される。
Ｖ１＝Ｖ×（Ｒ１１＋Ｒ１）／（Ｒ１１＋２×Ｒ１＋２×Ｒ２） ・・・（１）
Ｖ２＝Ｖ×Ｒ２／（Ｒ１１＋２×Ｒ１＋２×Ｒ２） ・・・（２）
Ｖ３＝Ｖ×（Ｒ２＋Ｒ１）／（Ｒ１１＋２×Ｒ１＋２×Ｒ２） ・・・（３）

ここで、差動増幅回路３０の反転入力端子（−）に入力される画素１０からの信号には、画素１０のグラウンド端子が接続された点Ｓにおける誘起電圧差Ｖ１＋Ｖ２が、磁気ノイズとして含まれる。一方、差動増幅回路３０の非反転入力端子（＋）に入力される参照信号には、ホールド容量２００のグラウンド電極５３が接続された点Ａにおける誘起電圧差Ｖ２が、磁気ノイズとして含まれる。したがって、差動増幅回路３０の磁気ノイズ出力Ｖｏｕｔには、下式（４）に示すように、点Ａ−Ｓ間の誘起電圧差Ｖ１が含まれることとなる。
Ｖｏｕｔ＝（Ｖ１＋Ｖ２）―（Ｖ２）
＝Ｖ１ ・・・（４）

したがって、上式（１）を、
Ｖ１＝ｋ×Ｖ ・・・（１’）
但し、ｋ＝（Ｒ１１＋Ｒ１）／（Ｒ１１＋２×Ｒ１＋２×Ｒ２） ＜１
と表すと、電気抵抗値Ｒ１、Ｒ１１、Ｒ２を調整して比例定数ｋを小さくすることにより、磁気ノイズ出力Ｖｏｕｔ＝ｋ×Ｖを低減できることが分かる。そこで、本実施形態では、図４に示すように中間配線６３を列方向及び行方向に蛇行させてレイアウトすることで、下式（５）が満たされるようにグラウンド接続部５２の電気抵抗値Ｒ２を大きくしている。
Ｒ１１＋Ｒ１＜Ｒ２ ・・・（５）

これにより、例えば、Ｒ１１＋Ｒ１＜Ｒ２である場合には、上式（１）〜（３）から、Ｖ１＜Ｖ２、Ｖ１＜Ｖ３となるので、磁気ノイズ出力Ｖｏｕｔ（＝Ｖ１）を低減することができる。

なお、図６に示す等価回路では、差動増幅回路３０の反転入力端子（−）に接続される画素１０として、差動増幅回路３０と同じ列で最も遠い位置にある画素１０（電気抵抗値Ｒ１１＋Ｒ１）を代表させたが、他の画素１０を代表させてもよい。例えば、反転入力端子（−）に接続される画素１０として、差動増幅回路３０と同じ列で最も近い位置にある画素１０（電気抵抗値Ｒ１）を代表させてもよい。この場合、上式（５）の代わりに、下式（６）が適用される。
Ｒ１＜Ｒ２ ・・・（６）

この場合でも、例えば、Ｒ１＜Ｒ２である場合には、同様に、Ｖ１＜Ｖ２、Ｖ１＜Ｖ３となるので、磁気ノイズ出力Ｖｏｕｔ（＝Ｖ１）を低減することができる。

このように、本実施形態は、ホールド容量２００のグラウンド電極５３が、第１コンタクト４８を介して画素グラウンド配線５１に接続されていることを第１の特徴としている。また、画素グラウンド配線５１と周辺グラウンド配線５０とを接続するグラウンド接続部５２の電気抵抗値Ｒ２が、上式（６）を満たすように、大きく設定されていることを第２の特徴としている。これにより、グラウンド配線に生じる磁気ノイズを低減することができる。

ここで、仮に上述の本発明の第１の特徴が満たされない場合について考えてみる。例えば、ホールド容量２００のグラウンド電極５３が、画素グラウンド配線５１（点Ａ）ではなく、周辺グラウンド配線５０（点Ｑ）に接続されているような場合である。このとき、差動増幅回路３０の磁気ノイズ出力Ｖｏｕｔには、下式（７）に示すように、図６の等価回路における点Ｓ−Ｑ間の誘起電圧差Ｖ１＋Ｖ２が含まれる。
Ｖｏｕｔ＝（Ｖ１＋Ｖ２） ・・・（７）
＝Ｖ×（Ｒ１１＋Ｒ１＋Ｒ２）／（Ｒ１１＋２×Ｒ１＋２×Ｒ２）

この場合、電気抵抗値Ｒ１、Ｒ１１、Ｒ２が、上式（７）の分子、分母ともに含まれるので、電気抵抗値Ｒ１、Ｒ１１、Ｒ２をどのように調整しても、磁気ノイズ出力Ｖｏｕｔを低減することはできない。

次に、上述の本発明の第２の特徴が満たされない場合について考えてみる。すなわち、グラウンド接続部５２の電気抵抗値Ｒ２が、上式（５）または（６）を満たさず、例えば、Ｒ１１＋Ｒ１＞＞Ｒ２である場合である。このとき、（１）〜（３）から、Ｖ１＞Ｖ３＞＞Ｖ２〜０となる。したがって、この場合でも、やはり磁気ノイズ出力Ｖｏｕｔを低減することはできない。

以上のように、本実施形態では、周辺グラウンド配線が配された周辺ウェル領域に配置され、同じ列の画素からの信号を、参照信号を参照して読み出す読み出し回路（差動増幅回路）を備えている。また、画素グラウンド配線からグラウンド電圧が供給される第１電極（グラウンド電極）と第１電極に対向して配置された第２電極（制御電極）とを有し、参照信号を読み出し回路に出力する参照信号回路（ホールド容量）を備えている。また、画素グラウンド配線から周辺グラウンド配線までの電気抵抗値の最小値Ｒ２を、上式（６）を満たすように大きくしている。これにより、ノイズ低減のための回路を新たに追加することなく、グラウンド配線に生じる磁気ノイズを低減可能な固体撮像素子、固体撮像素子の製造方法および撮像システムを得ることができる。

なお、図４では、グラウンド接続部５２は１本の中間配線６３で構成されているが、複数の配線で構成されていてもよい。また、グラウンド接続部５２は、周辺グラウンド配線５０および画素グラウンド配線５１と電気的に接続されていればよい。また、周辺グラウンド配線５０および画素グラウンド配線５１は、それぞれ１つの層に配された例を示したが、複数の層に配されていてもよい。また、周辺グラウンド配線５０および画素グラウンド配線５１の形状は、どのようなものであってもよい。

また、図１では、周辺ウェル領域１００が、画素ウェル領域１０１の一辺の側に設けられた第１周辺ウェル領域と、他辺の側に設けられた第２周辺ウェル領域とからなるレイアウトを示した。しかしながら、必ずしもこのような構成に限定されるものではない。例えば、第１周辺ウェル領域と第２周辺ウェル領域とが、画素ウェル領域１０１を迂回して互いに繋がっている場合や、周辺ウェル領域１００が第１周辺ウェル領域のみからなる場合であっても、同様の効果を得ることができる。

［第２の実施形態］
本実施形態に係る固体撮像装置を、図７を用いて説明する。図７は、本発明の第２の実施形態に係るグラウンド接続部５２ｂの平面構造を模式的に示す図である。本実施形態は、第１の実施形態と比較して、グラウンド接続部５２ｂが、外部グラウンド端子６０を介して固体撮像装置１外部の外部グラウンド電位と電気的に接続されている点が異なっている。その他については第１の実施形態と同じであるので説明は省略する。

図７に示すグラウンド接続部５２ｂは、図４に示す第１の実施形態に記載の中間配線６３が、外部グラウンド端子６０を介して固体撮像装置１外部の外部グラウンド電位と電気的に接続されたものである。この場合でも、第１の実施形態と同様に、周辺グラウンド配線５０と画素グラウンド配線５１とが、中間配線６３の距離に応じた高抵抗の電気抵抗値Ｒ２によって接続される。したがって、本実施形態でも、上式（６）が満たされるので、グラウンド配線に生じる磁気ノイズを低減することができる。

なお、中間配線６３は複数の配線であってもよい。また、中間配線６３は、図７に示すように、周辺グラウンド配線５０と外部グラウンド端子６０とを接続する接続線に対して接続してもよいし、外部グラウンド端子６０に直接接続してもよい。本実施形態は、第１の実施形態と組み合わせることも可能である。

［第３の実施形態］
本実施形態に係る固体撮像装置を、図８を用いて説明する。図８は、本発明の第３の実施形態に係るグラウンド接続部５２ｃの平面構造を模式的に示す図である。本実施形態は、第１の実施形態と比較して、中間配線６４が、画素ウェル領域１０１および周辺ウェル領域１００のいずれとも異なるウェル領域１０２を経由している点が異なっている。その他については第１の実施形態と同じであるので説明は省略する。

図８に示すグラウンド接続部５２ｃは、中間配線６４が、図１に示される画素ウェル領域１０１および周辺ウェル領域１００とは異なるウェル領域１０２を経由する構成をなす。ウェル領域１０２は、画素ウェル領域１０１および周辺ウェル領域１００とウェルを介した接続はない。ウェル領域１０２は、周辺グラウンド配線５０および画素グラウンド配線５１と、ウェルコンタクト４４によってそれぞれ接続される。なお、ウェル領域１０２と周辺グラウンド配線５０との間、およびウェル領域１０２と画素グラウンド配線５１との間は、必ずしも図８に示すようにそれぞれ単一のウェルコンタクト４４で接続されている必要はない。例えば、複数のウェルコンタクト４４で接続されてもよい。

以上の構成から、周辺ウェル領域１００と画素ウェル領域１０１とは、高抵抗のウェル領域１０２を介して接続される。これにより、本実施形態でも、第１の実施形態と同様に、上式（６）が満たされるので、グラウンド配線に生じる磁気ノイズを低減することができる。なお、ウェル領域１０２は上記の条件を満たすものであれば、複数あってもよい。本実施形態は、第１〜２の実施形態と組み合わせることも可能である。

［第４の実施形態］
本実施形態に係る固体撮像装置を、図９を用いて説明する。図９は、本発明の第４の実施形態に係るグラウンド接続部５２ｄの平面構造を模式的に示す図である。本実施形態は、第１の実施形態と比較して、中間配線６４が、ウェルコンタクト４５を経由して、異なる配線層間を電気的に接続している点が異なっている。その他については第１の実施形態と同じであるので説明は省略する。

図９に示す中間配線６４は、図９に示すように、周辺グラウンド配線５０と画素グラウンド配線５１の間に配されたウェルコンタクト４５を経由する。このとき、周辺グラウンド配線５０と画素グラウンド配線５１はそれぞれ異なるレイヤに配される。これにより、周辺グラウンド配線５０と画素グラウンド配線５１とは、高抵抗のウェルコンタクト４５を経由して接続される。以上の構成により、本実施形態でも、第１の実施形態と同様に、上式（６）が満たされるので、グラウンド配線に生じる磁気ノイズを低減することができる。本実施形態は、第１〜３の実施形態と組み合わせることも可能である。

［第５の実施形態］
本実施形態に係る固体撮像装置を、図１０〜図１２を用いて説明する。図１０は、本発明の第５の実施形態に係る固体撮像素子１ｂの構成を模式的に示す図である。第１の実施形態では、読み出し回路が、参照信号を参照して画素１０からの信号を増幅する差動増幅回路３０を含む場合について説明した。これに対して、本実施形態では、読み出し回路が、参照信号を参照して画素１０からの信号をＡ／Ｄ変換（アナログデジタル変換）するＡＤコンバータ（アナログデジタル変換器）３１を含む場合について説明する。

図１０に示す本実施形態の固体撮像素子１ｂは、図１に示す第１の実施形態の差動増幅回路３０が、ＡＤコンバータ３１に置き換わる構成をなす。ＡＤコンバータ３１は、周辺ウェル領域１００に配置され、同じ列の画素１０からの信号を、参照信号を参照して読み出す。より具体的には、ＡＤコンバータ３１は、画素１０からの信号を、ランプ信号生成回路２０１から出力されるＲＡＭＰ信号と比較することにより、アナログ信号である画素１０からの信号をデジタル信号にＡ／Ｄ変換する。なお、図１０に示すＡＤコンバータ３１は、周辺回路を省略して概念的に示している。

ランプ信号生成回路２０１は、グラウンド配線５６が配された第３のウェル領域１０３に配置される。ここで、第３のウェル領域１０３におけるグラウンド配線５６は、画素グラウンド配線５１と低抵抗で接続されている。すなわち、第３のウェル領域１０３は、画素グラウンド配線５１を、画素ウェル領域１０１と共有しているものとみなせる。ランプ信号生成回路２０１のグラウンド端子は、ウェルコンタクト４６を介して、画素グラウンド配線５１と接続されたグラウンド配線５６に接続される。よって、ランプ信号生成回路２０１が出力するＲＡＭＰ信号は、画素グラウンド配線５１を基準電位として生成される。ＡＤコンバータ３１およびランプ信号生成回路２０１は、周辺回路制御部７１によって制御される。

ここで、図１に示す第１の実施形態の固体撮像素子１と、図１０に示す本実施形態の固体撮像素子１ｂとを対比すると、図１０のウェルコンタクト４６を、第１コンタクト４８とすることで、第１の実施形態における手法がそのまま適用できることが分かる。そこで、本実施形態の以下の説明では、ウェルコンタクト４６を第１コンタクト４６と表記し、第１コンタクト４６と画素グラウンド配線５１との接点を点Ａとする。なお、第１コンタクト４６は複数あってもよい。この場合、複数の第１コンタクト４６のいずれかを代表して点Ａとする。

図１１は、本発明の第５の実施形態に係る固体撮像素子１ｂにおけるグラウンドループの等価回路およびグラウンド電位分布を模式的に示す図である。図１１に示す本実施形態に係るグラウンドループの等価回路は、差動増幅回路３０がＡＤコンバータ３１であり、ホールド容量２００がランプ信号生成回路２０１である点を除いて、図６に示す第１の実施形態に係るグラウンドループの等価回路と同じである。したがって、グラウンドループ上の各点間の誘起電圧差Ｖ１〜Ｖ３は、第１の実施形態と同様に、上式（１）〜（３）で表される。

このように、本実施形態でも、ランプ信号生成回路２０１のグラウンド端子が、第１コンタクト４６を介して画素グラウンド配線５１に接続されていることを第１の特徴としている。また、画素グラウンド配線５１と周辺グラウンド配線５０とを接続するグラウンド接続部５２の電気抵抗値Ｒ２が、上式（６）を満たすように、大きく設定されていることを第２の特徴としている。これにより、グラウンド配線に生じる磁気ノイズを低減することができる。

図１２は、本発明の第５の実施形態に係るＡＤコンバータ３１への入力に含まれる磁気ノイズを模式的に示す図である。本実施形態のＡＤコンバータ３１は、画素１０からの信号を参照信号と比較してＡ／Ｄ変換する。ここで、画素１０からの信号には、画素１０のグラウンド端子に接続された点Ｓにおける誘起電圧差Ｖ１＋Ｖ２が、磁気ノイズとして含まれる。一方、参照信号には、ランプ信号生成回路２０１のグラウンド端子に接続された点Ａにおける誘起電圧差Ｖ２が、磁気ノイズとして含まれる。したがって、ＡＤコンバータ３１の出力には、これらの差である上式（４）に示す点Ａ−Ｓ間の誘起電圧差Ｖ１が、磁気ノイズ出力Ｖｏｕｔとして含まれることとなる。なお、以下の説明では、磁束Ｂが正弦的に時間変化することを想定する。

図１２（ａ）は、画素１０からの信号および参照信号の両方に磁気ノイズが含まれない場合の、理想的な画素１０からの信号とＲＡＭＰ信号の時間変化波形を示している。ＡＤコンバータ３１は、画素１０からの信号とＲＡＭＰ信号とが一致する時刻ｔ１における画素１０からの信号を、デジタル変換して画素信号として出力する。

図１２（ｂ）は、画素１０からの信号にのみ磁気ノイズが含まれる場合の、画素１０からの信号とＲＡＭＰ信号の時間変化波形を示している。これは、上述の本発明の第１の特徴が満たされない場合に相当する。具体的には、図１１に示すランプ信号生成回路２０１のグラウンド端子が、画素グラウンド配線５１（点Ａ）ではなく、周辺グラウンド配線５０（点Ｑ）に接続されている場合である。この場合、画素１０のグラウンド端子に接続された点Ｓには、誘起電圧差Ｖ１＋Ｖ２が発生する。一方、ランプ信号生成回路２０１のグラウンド端子に接続された点Ｑには、ほとんど誘起電圧が発生しない。ＡＤコンバータ３１は、画素１０からの信号とＲＡＭＰ信号とが一致する時刻ｔ２における画素１０からの信号を、デジタル信号に変換して画素信号として出力する。この結果、本来の出力信号に対して、時間ｔ１−ｔ２に相当する誤差が生じてしまう。

図１２（ｃ）は、画素１０からの信号および参照信号の両方に磁気ノイズが含まれる場合の、画素１０からの信号とＲＡＭＰ信号の時間変化波形を示している。これは、上述の本発明の第１の特徴が満たされている場合に相当する。すなわち、図１１に示すランプ信号生成回路２０１のグラウンド端子が、画素グラウンド配線５１（点Ａ）に接続されている場合である。図１２（ｃ）では、画素１０のグラウンド端子に接続された点Ｓには、誘起電圧差Ｖ１＋Ｖ２が発生する。一方、ランプ信号生成回路２０１のグラウンド端子に接続された点Ａには、誘起電圧差Ｖ２が発生する。ＡＤコンバータ３１は、画素１０からの信号とＲＡＭＰ信号とが一致する時刻ｔ３における画素１０からの信号を、デジタル信号に変換して画素信号として出力する。この結果、本来の出力信号に対して、時間ｔ１−ｔ３に相当する誤差が生じるものの、ｔ１−ｔ３＜ｔ１−ｔ２であるので、グラウンド配線に生じる磁気ノイズを低減することができる。

このようなｔ１−ｔ３の誤差が生じる要因としては、電気抵抗値Ｒ１１＋Ｒ１で発生する誘起電圧差Ｖ１があげられる。ここで、誘起電圧差Ｖ１が十分無視できる場合、すなわち、上述の本発明の第２の特徴が更に満たされる場合には、画素１０からの信号およびＲＡＭＰ信号の両方にほぼ等しい正弦波が含まれる。この条件においては、画素１０からの信号およびＲＡＭＰ信号の時間ｔ１−ｔ３に相当する誤差は、図１２（ａ）で示される理想信号に対して、ほぼ同じ揺れになるため、ＡＤコンバータ３１の出力信号は、ほぼ時間ｔ１に相当する信号となる。

以上のように、本実施形態では、周辺グラウンド配線が配された周辺ウェル領域に配置され、同じ列の画素からの信号を、参照信号を参照して読み出す読み出し回路（ＡＤコンバータ）を備えている。また、グラウンド端子が第１コンタクトを介して画素グラウンド配線に電気的に接続され、参照信号を読み出し回路に出力する参照信号回路（ランプ信号生成回路）を備えている。また、画素グラウンド配線から周辺グラウンド配線までの電気抵抗値の最小値Ｒ２を、上式（６）を満たすように大きくしている。これにより、ノイズ低減のための回路を新たに追加することなく、グラウンド配線に生じる磁気ノイズを低減可能な固体撮像素子、固体撮像素子の製造方法および撮像システムを得ることができる。なお、本実施形態は、先の第２〜４の実施形態と組み合わせることも可能である。

なお、本実施例のランプ信号生成回路２０１は、第３のウェル領域１０３に構成されているが、第３のウェル領域１０３は、画素ウェル領域１０１、周辺ウェル領域１００に構成されるものであってもよい。ただし、この場合、ランプ信号生成回路２０１の構成される第３のウェル領域１０３と周辺ウェル領域１００とは共通ウェルで接続されない、つまり独立なウェル領域とする必要がある。このとき、ランプ信号生成回路２０１の外部グラウンドとなる第３のウェル領域１０３を、画素グラウンド配線５１から低抵抗の配線を延長して接続する。

［第６の実施形態］
本実施形態に係る固体撮像装置を、図１３〜図１５を用いて説明する。図１３は、本発明の第６の実施形態に係る固体撮像素子１ｃの構成を模式的に示す図である。本実施形態では、画素ウェル領域１０１と周辺ウェル領域１００が別々の半導体基板に配されている場合について説明する。

図１３に示す本実施形態の固体撮像素子１ｃは、半導体基板１０００と半導体基板２０００とを含む積層型の固体撮像素子の例である。半導体基板１０００と半導体基板２０００とは、少なくとも接続電極５０１によって接続される。本実施形態では、さらに、接続電極５００、５０２によって、半導体基板１０００と半導体基板２０００とが接続されている。画素ウェル領域１０１、垂直走査回路７０、画素グラウンド配線５１など、画素１０に関わる構成要素が半導体基板１０００に含まれる。一方、周辺ウェル領域１００、周辺回路制御部７１、差動増幅回路３０、周辺グラウンド配線５０、ホールド容量２００など、周辺回路に関わる構成要素は半導体基板２０００に含まれる。

接続電極５００は、画素グラウンド配線５１と周辺グラウンド配線５０を接続する。接続電極５０１は、ホールド容量２００と画素グラウンド配線５１を接続する。接続電極５０２は、垂直信号線２０と差動増幅回路３０の反転入力端子（−）を接続する。接続電極５００は、等価回路的には、第１の実施形態におけるグラウンド接続部５２に相当し、接続電極５０１は、等価回路的には、第１の実施形態における第１コンタクト４８に相当する。なお、画素グラウンド配線５１と周辺グラウンド配線５０は、電源の配線インピーダンスを低減するため複数の接続電極５００で接続する構成とし、本実施形態では２箇所で接続する例である。周辺グラウンド配線５０は、外部グラウンド端子６０を介して固体撮像素子１ｃの外部の外部グラウンド電位と電気的に接続されている。その他については第１の実施形態と同じであるので説明は省略する。

図１４は、本発明の第６の実施形態に係る固体撮像素子１ｃの断面構造を模式的に示す図である。半導体基板１０００と半導体基板２０００は、絶縁体６００を挟んで、接続電極５００、５０１、５０２によって接続される。図１４では接続電極５００、５０１、５０２をまとめて図示しているが、実際には接続電極５００は２箇所、接続電極５０１、５０２は配置する画素に対応して設けられる。なお、絶縁体６００は、接続電極５００、５０１、５０２の周辺以外を防磁体（透磁率の高い材料）としてもよい。

図１５は、本発明の第６の実施形態に係る固体撮像素子１ｃにおけるグラウンドループの等価回路およびグラウンド電位分布を模式的に示す図である。図６と比較して、点Ｕと点Ｔを介して、半導体基板１０００と半導体基板２０００でグラウンドループが形成される例である。第１の実施形態と同様に、誘起電圧差Ｖ１〜Ｖ３は、下式（８）〜（１０）で表される。
Ｖ１＝Ｖ×（Ｒ１１＋Ｒ１）／（Ｒ１１＋２×Ｒ１＋２×Ｒ２） ・・・（８）
Ｖ２＝Ｖ×Ｒ２／（Ｒ１１＋２×Ｒ１＋２×Ｒ２） ・・・（９）
Ｖ３＝Ｖ×（Ｒ２＋Ｒ１）／（Ｒ１１＋２×Ｒ１＋２×Ｒ２） ・・・（１０）

本実施形態の場合でも、電気抵抗値Ｒ１、Ｒ１１、Ｒ２の値は、上で述べた式（５）、式（６）を満たすよう設定される。複数の画素ウェルコンタクト４２の１つからグラウンド電極５３までの電気経路の抵抗値Ｒ１と、最もグラウンド電極５３の近くに配された周辺ウェルコンタクト４３（点Ｃ）からグラウンド電極５３までの電気経路の抵抗値Ｒ２とが、Ｒ１＜Ｒ２の関係を満たす。このような構成によれば、第１の実施形態と同様の効果を得ることができる。換言すると、ホールド容量２００のグラウンド電極５３が画素グラウンド配線５１に接続されているため、グラウンド配線に生じる磁気ノイズを低減することができる。

以上のように、本実施形態では、接続電極によって積層型の固体撮像装置とすることで、周辺回路に関わる面積を低減できるため、第１の実施形態に比較して固体撮像装置のチップサイズを抑えることができる。

また、半導体基板１０００、２０００の接続電極５００〜５０２の配置位置による電気抵抗値の調整、接続電極の材質による電気抵抗値Ｒ１、Ｒ２の調整が可能であるため、電気抵抗値の設計が容易にできる。そのため、上式（１’）の比例定数ｋを小さくする設計の自由度が向上するので、より効果的に第１の実施形態と同様の効果を得ることができる。なお、本実施形態の構成は、第５の実施形態にも適用できる。

［第７の実施形態］
以下、本実施形態に係る撮像システムを、図１６を用いて説明する。図１６は、本発明の第７の実施形態に係る撮像システムの構成を示す図である。本実施形態では、第１〜６の実施形態で示した構成を適用した撮像システムの例について説明する。

図１６に示す撮像システム８００は、例えば、光学部８１０、撮像装置８２０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を有して構成される。ここで、撮像装置８２０は、固体撮像素子１（又は１ｂ、１ｃ、以下同じ）及び映像信号処理部８３０を有し、固体撮像素子１には、第１〜６の実施形態で説明された光電変換装置が用いられる。

レンズ等の光学系である光学部８１０は、被写体からの光を、固体撮像素子１の複数の画素が２次元状に配列された画素アレイに結像させ、被写体の像を形成する。固体撮像素子１は、タイミング制御部８５０からの信号に基づくタイミングで、画素アレイに結像された光に応じた信号を出力する。固体撮像素子１から出力された信号は、映像信号処理部８３０に入力され、映像信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部８３０での処理によって得られた信号は、画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。光学部８１０は、例えば不図示のモータによって駆動され、手振れ補正や焦点位置の調整を行う。第１〜６の実施形態において、グラウンド配線に影響する磁気ノイズ源としては、例えば、このモータが発生する磁界等が挙げられる。

また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて固体撮像素子１及び映像信号処理部８３０の駆動タイミングを制御する。

１ ・・・固体撮像素子
１０ ・・・画素
２０ ・・・垂直信号線
３０ ・・・差動増幅回路（読み出し回路）
３１ ・・・ＡＤコンバータ（読み出し回路）
４２ ・・・画素ウェルコンタクト
４３ ・・・周辺ウェルコンタクト
５０ ・・・周辺グラウンド配線
５１ ・・・画素グラウンド配線
５２ ・・・グラウンド接続部
６０ ・・・外部グラウンド端子
７０ ・・・垂直走査回路
７１ ・・・周辺回路制御部
１００ ・・・周辺ウェル領域
１０１ ・・・画素ウェル領域
２００ ・・・ホールド容量（参照信号回路）
２０１ ・・・ランプ信号生成回路（参照信号回路）
３００ ・・・スイッチトランジスタ
５００、５０１、５０２ ・・・接続電極
６００ ・・・絶縁体、防磁体
１０００、２０００ ・・・半導体基板

Claims (17)

1. 画素ウェル領域および周辺ウェル領域を含む半導体基板と、
   前記画素ウェル領域の上に配された画素グラウンド配線と、
   前記周辺ウェル領域の上に配された周辺グラウンド配線と、
   前記画素グラウンド配線と前記周辺グラウンド配線とを電気的に接続するグラウンド接続部と、
   前記画素グラウンド配線と前記画素ウェル領域とを接続する複数の画素ウェルコンタクトと、
   前記周辺グラウンド配線と前記周辺ウェル領域とを接続する複数の周辺ウェルコンタクトと、
   前記画素ウェル領域に複数の列をなすように配置され、それぞれが画素信号を出力する複数の画素と、
   前記周辺ウェル領域に配置され、前記複数の画素からの前記画素信号を受ける第１入力端子、および、参照信号を受ける第２入力端子を有する読み出し回路と、
   前記周辺ウェル領域に配置され、グラウンド電圧の供給される第１電極を有し、前記参照信号を前記読み出し回路の前記第２入力端子に出力する参照信号回路と、
   前記参照信号回路の前記第１電極と前記画素グラウンド配線とを接続する配線と、
   を備え、
   前記画素グラウンド配線、前記周辺グラウンド配線及び前記グラウンド接続部を含むグラウンド配線は、外部のグラウンド配線とループを形成し、
   前記複数の画素ウェルコンタクトのうち、前記第１電極までの電気抵抗値が最小である電気経路の抵抗値Ｒ１と、前記複数の周辺ウェルコンタクトのうち最も前記第１電極の近くに配された１つから前記グラウンド接続部を介した前記第１電極までの電気経路の抵抗値Ｒ２とが、Ｒ１＜Ｒ２の関係を満たす、
   ことを特徴とする固体撮像素子。
2. 前記複数の画素ウェルコンタクトのそれぞれについて前記Ｒ１＜Ｒ２の関係を満たす、
   ことを特徴とする請求項１に記載の固体撮像素子。
3. 前記読み出し回路は、前記参照信号を参照して前記画素からの信号を増幅する差動増幅回路を含み、
   前記参照信号回路は、前記第１電極と、前記第１電極に対向して配置され、かつ、前記読み出し回路の前記第２入力端子に接続された第２電極とにより構成される容量を含む、
   ことを特徴とする請求項１または２に記載の固体撮像素子。
4. 前記参照信号回路は、前記容量の前記第２電極に接続されたスイッチトランジスタを有し、
   前記スイッチトランジスタを制御することにより、前記容量に前記参照信号を保持する、
   ことを特徴とする請求項３に記載の固体撮像素子。
5. 前記読み出し回路は、前記参照信号を参照して前記画素からの信号に対するアナログデジタル変換を行うアナログデジタル変換器を含み、
   前記参照信号回路は、時間に応じて変化するランプ信号を前記参照信号として生成するランプ信号生成回路を含む、
   ことを特徴とする請求項１または２に記載の固体撮像素子。
6. 前記画素グラウンド配線と前記周辺グラウンド配線とは、グラウンド接続部を介して互いに電気的に接続されていることを特徴とする
   請求項１から５のいずれか１項に記載の固体撮像素子。
7. 前記グラウンド接続部は、前記複数の列に沿う方向及び交差する方向に蛇行している、
   ことを特徴とする請求項６に記載の固体撮像素子。
8. 前記グラウンド接続部は、外部グラウンド端子を介して外部グラウンド電位と電気的に接続されている、
   ことを特徴とする請求項６または７に記載の固体撮像素子。
9. 前記グラウンド接続部は、ウェルコンタクトを経由して、異なる配線層間を接続することを特徴とする
   請求項６から８のいずれか１項に記載の固体撮像素子。
10. 前記グラウンド接続部は、前記半導体基板に配された半導体領域を含む、
    ことを特徴とする請求項６から９のいずれか１項に記載の固体撮像素子。
11. 前記周辺ウェル領域は、第１周辺ウェル領域と、第２周辺ウェル領域とを含み、
    前記画素ウェル領域は、前記第１周辺ウェル領域と前記第２周辺ウェル領域との間に配置され、
    前記周辺グラウンド配線は、前記第１周辺ウェル領域の上に配された第１の周辺グラウンド配線と、前記第２周辺ウェル領域の上に配された第２の周辺グラウンド配線とを含む、
    ことを特徴とする請求項１から１０のいずれか１項に記載の固体撮像素子。
12. 前記読み出し回路は前記周辺グラウンド配線に接続される、
    ことを特徴とする請求項１から１１のいずれか１項に記載の固体撮像素子。
13. 前記半導体基板は、第１の半導体基板と第２の半導体基板とを含み、
    前記画素ウェル領域は、前記第１の半導体基板に配され、
    前記周辺ウェル領域は、前記第２の半導体基板に配される、
    ことを特徴とする請求項１から１２のいずれか１項に記載の固体撮像素子。
14. 画素ウェル領域および周辺ウェル領域を含む半導体基板と、
    前記画素ウェル領域の上に配された画素グラウンド配線と、
    前記周辺ウェル領域の上に配された周辺グラウンド配線と、
    抵抗値Ｒ２を有する中間配線を含み、前記画素グラウンド配線と前記周辺グラウンド配線とを電気的に接続する、グラウンド接続部と、
    前記画素グラウンド配線と前記画素ウェル領域とを接続する複数の画素ウェルコンタクトと、
    前記画素ウェル領域に複数の列をなすように配置され、それぞれが画素信号を出力する複数の画素と、
    前記周辺ウェル領域に配置され、前記複数の画素からの前記画素信号を受ける第１入力端子、および、参照信号を受ける第２入力端子を有する読み出し回路と、
    前記周辺ウェル領域に配置され、グラウンド電圧の供給される第１電極を有し、前記参照信号を前記読み出し回路の前記第２入力端子に出力する参照信号回路と、
    前記参照信号回路の前記第１電極と前記画素グラウンド配線とを接続する配線と、
    を備え、
    前記画素グラウンド配線、前記周辺グラウンド配線及び前記グラウンド接続部は、外部のグラウンド配線とループを形成し、
    前記複数の画素ウェルコンタクトのうち、前記第１電極までの電気抵抗値が最小である電気経路の抵抗値Ｒ１と、前記周辺グラウンド配線から前記中間配線を介した前記第１電極までの電気経路の抵抗値Ｒ２とが、Ｒ１＜Ｒ２の関係を満たす、
    ことを特徴とする固体撮像素子。
15. 請求項１から１４のいずれか１項に記載の固体撮像素子と、
    前記読み出し回路からの出力信号を処理する映像信号処理部と、
    を備えることを特徴とする撮像システム。
16. 請求項１から１４のいずれか１項に記載の固体撮像素子と、
    被写体からの光を前記固体撮像素子に結像する光学部と、
    前記光学部を駆動するモータと、
    を備えることを特徴とする撮像システム。
17. 複数の画素が行方向及び列方向に２次元配列された画素アレイを、画素グラウンド配線が配された画素ウェル領域に配置するステップと、
    同じ列の前記画素からの信号を、参照信号を参照して読み出す読み出し回路を、周辺グラウンド配線が配された周辺ウェル領域に配置するステップと、
    抵抗値Ｒ２を有する中間配線を含み、前記画素グラウンド配線と前記周辺グラウンド配線とを電気的に接続するグラウンド接続部を配置するステップであって、前記画素グラウンド配線、前記周辺グラウンド配線及び前記グラウンド接続部は、外部のグラウンド配線とループを形成する、グラウンド接続部を配置するステップと、
    前記参照信号を前記読み出し回路に出力する参照信号回路のグラウンド端子を、第１コンタクトを介して前記画素グラウンド配線に電気的に接続するステップであって、前記読み出し回路と同じ列の複数の前記画素のグラウンド端子を前記画素グラウンド配線に接続する画素ウェルコンタクトのうち、前記第１コンタクトまでの電気抵抗値が最小である電気経路の抵抗値をＲ１とし、前記読み出し回路のグラウンド端子を前記周辺グラウンド配線に接続する周辺ウェルコンタクトから前記中間配線を介した前記第１コンタクトまでの電気抵抗値の最小値をＲ２とするとき、Ｒ１＜Ｒ２を満たすように接続するステップと、
    を有することを特徴とする固体撮像素子の製造方法。

Images