JPS6317357B2 - - Google Patents

Info

Publication number
JPS6317357B2
JPS6317357B2 JP57187675A JP18767582A JPS6317357B2 JP S6317357 B2 JPS6317357 B2 JP S6317357B2 JP 57187675 A JP57187675 A JP 57187675A JP 18767582 A JP18767582 A JP 18767582A JP S6317357 B2 JPS6317357 B2 JP S6317357B2
Authority
JP
Japan
Prior art keywords
thick film
palladium
ceramic
wiring layer
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57187675A
Other languages
English (en)
Other versions
JPS5975695A (ja
Inventor
Fukuzo Mizuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP57187675A priority Critical patent/JPS5975695A/ja
Priority to US06/544,243 priority patent/US4529835A/en
Publication of JPS5975695A publication Critical patent/JPS5975695A/ja
Publication of JPS6317357B2 publication Critical patent/JPS6317357B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Conductive Materials (AREA)

Description

【発明の詳細な説明】
本発明は電子回路部品、特に混成集積回路に使
用されるセラミツク厚膜回路基板に関する。 従来、混成集積回路基板として第1図に示され
るように、セラミツク基板1上にタングステン、
モリブデン等の高融点金属の配線層2とビアホー
ル4が形成されている誘電体層3とが交互に形成
されたセラミツク多層配線基板5上に、前記配線
層2と導通される導体あるいは抵抗等の厚膜回路
6が形成されたセラミツク厚膜回路基板7が知ら
れている。 ところが、厚膜回路は導電率、抵抗率の電気的
特性およびセラミツク多層配線基板との密着強度
から主として銀系の厚膜材料が用いられ、600℃
以上の酸化雰囲気で焼成して形成される。このた
めセラミツク多層配線基板の誘電体層で被覆され
ない高融点金属の厚膜材料と導通すべく露出した
配線層が酸化し、配線層と厚膜回路との導通抵抗
が大きくなる欠点を有していた。 このため、セラミツク多層配線基板の配線層上
に金メツキを施す方法が提案されているが、この
方法では完全に高融点金属の酸化を防止できるよ
うなものを安定して得ることは困難であり経済的
にも問題がある。 本発明はセラミツク多層配線基板のこのような
欠点を解消するためになされたもので、タングス
テン・モリブデン等の高融点金属を主成分とする
配線層を具備したセラミツク多層配線基板上に酸
化性雰囲気中で焼成される厚膜導体が設けられる
セラミツク厚膜回路基板において、厚膜導体が接
続されるセラミツク多層配線基板の少くとも誘電
体層の被覆されていない露出配線層は、タングス
テン100重量部に対し白金またはパラジウムの1
種または2種含有し、白金のみ含有する場合に
は、0.1〜100重量部、パラジウムのみ含有する場
合には0.1〜20重量部、白金およびパラジウムを
含有する場合は白金とパラジウムの合計量が0.1
〜76重量部でかつパラジウムは20重量部以下とす
るセラミツク厚膜回路基板である。 以下本発明を詳しく説明する。 セラミツク多層配線基板は、従来から知られて
いるように、アルミナ、ベリリア等のセラミツク
グリーンシート上に、タングステン、モリブデン
等の高融点金属を主成分とするメタライズ用ペー
ストを印刷して配線層を形成し、その配線層およ
びセラミツクグリーンシート上に所定のビアホー
ルを形成するように絶縁ペーストを印刷して誘電
体層を形成し、これらの配線層と誘電体層とを交
互に形成して多層化した後、焼成して得られる。
本発明では、このようなセラミツク多層配線基板
上にさらに酸化性雰囲気で焼成される厚膜ペース
トを以つて厚膜回路が形成されるセラミツク厚膜
回路基板において、厚膜回路と電気的に導通され
るセラミツク多層配線基板の配線層の組成を規定
するものである。 配線層の組成として、タングステンとタングス
テンの焼結を促進してタングステンを被活性化し
て酸化速度を減少させ、かつ酸化しないか、酸化
しても導電性を有する貴金属である白金やパラジ
ウムからなるペーストを焼成した合金が良い。タ
ングステン・モリブデンの初期の酸化においては
黒色の二酸化物を生じるが、これらは金属並の導
電性を示し、導通不良とならない。(モリブデン
は、タングステンよりも酸化速度が速く、好まし
くない。)白金・パラジウム以外に例えば高融点
貴金属であるルテニウムを用いるとタングステン
の焼結への効果が少なく、導通抵抗大となつてし
まう。その他、ニツケルを用いると焼結は著しく
進むが、表面にニツケル化合物が偏析し、その化
合物の酸化はわずかであるが酸化膜の導電性が悪
く導通抵抗大となつてしまうので好ましくない。
タングステン100重量部に対して、白金またはパ
ラジウムを0.1重量部以上とする理由は0.1重量部
未満では、配線層が厚膜ペーストの焼成中に酸化
され導通抵抗が大きく実用に供せられないからで
あり、白金およびパラジウムをそれぞれ単独に含
む場合、それぞれ100重量部以下および20重量部
以下とする理由は、これらの数値以上含まれる場
合、配線層がセラミツク基板および誘電体層に対
して密着性が悪くなり、配線層が剥離するからで
ある。 また白金とパラジウムの両方を含有する場合、
76重量部以下0.1重量部以上にする理由は、前記
の配線層の密着性の劣化および配線層の電気抵抗
が大きくなるためである。 第2図に示すように、アルミナセラミツクグリ
ーンシート11上にタングステン粉末に有機バイ
ンダー等の印刷助剤を加えたタングステンメタラ
イズペーストをスクリーン印刷により配線層12
Aを形成し、次いでその配線層12A上にビアホ
ール14Aが形成されるように前記アルミナセラ
ミツクグリーンシートと同一組成の絶縁ペースト
をスクリーン印刷して誘電体層13Aを形成した
後、その誘電体層13A上および前記ビアホール
14A中に前記配線層12Aと同一組成の配線層
12Bをスクリーン印刷により形成する一方、第
1表の配線層の成分の欄に示すタングステン、白
金、パラジウムおよびこれらの混合物に印刷助剤
を加えたメタライズペーストをスクリーン印刷に
より前記配線層12Bと導通する配線層12Cを
形成した。 次に、前記配線層12Cの一部にビアホール1
4B,14Cが形成されるように配線層12B,
12Cおよび誘電体層13A上に誘電体層13A
と同一の絶縁ペーストをスクリーン印刷して誘電
体層13Bを形成した後、還元雰囲気中で1550
℃、2時間焼成してセラミツク多層配線基板15
を得た。 このようにして得られたセラミツク多層配線基
板について、配線層12Cを針を以つて突き密着
性を外観評価する一方、ビアホール14B,14
C間の電気抵抗を触針式で測定した。 次に、このセラミツク多層基板の配線層12C
上に設けられたビアホール14B,14Cをそれ
ぞれ含み、かつ誘電体層13B上に銀系厚膜導体
ペースト(昭栄化学(株)製品番D−4021)を用い
て、スクリーン印刷にて電極16A,16Bを形
成した後、空気中にて620℃、10分間焼成してセ
ラミツク厚膜回路基板17を得た。 このようにして得られた各種金属成分の導体層
を有するセラミツク厚膜回路基板について厚膜の
電極16A,16B間の抵抗を測定した。外観お
よび厚膜の電極間の抵抗値からビアホール間の抵
抗値を減じた値、すなわち厚膜と配線層との接触
抵抗値をそれぞれ第1表に示す。
【表】 ※1 ○…良好 ×…配線層の密着不良
※2 ○…0.2Ω以下 ×…0.2Ωを越えるもの
この実施例により本発明の配線層を有するセラ
ミツク厚膜回路基板は配線層の密着性がよく、接
触抵抗が小さいものであることが確認された。 以上の説明から明らかなように、本発明の配線
層を有するセラミツク厚膜回路基板は、厚膜回路
を形成するための酸化雰囲気に対して充分な耐酸
化性を有し、厚膜回路との導通抵抗が低く、メツ
キもしくは特別な厚膜材料を選択する必要がな
く、従来行われているセラミツク多層配線基板に
用いられる、スクリーン印刷工程がそのまま適用
できるので、経済的で信頼性の高いセラミツク厚
膜回路基板が得られるもので、産業上極めて有用
である。
【図面の簡単な説明】
第1図は従来の回路基板を示す断面図、第2図
は本発明における実施例を示す回路基板の断面図
である。 1……セラミツク基板、2……配線層、3……
誘電体層、4……ビアホール、5……セラミツク
多層配線基板、6……厚膜回路、7……セラミツ
ク厚膜回路基板、11……セラミツクグリーンシ
ート、12A,12B,12C……配線層、13
A,13B……誘電体層、14A,14B,14
C……ビアホール、15……セラミツク多層配線
基板、16A,16B……電極、17……セラミ
ツク厚膜回路基板。

Claims (1)

    【特許請求の範囲】
  1. 1 タングステン・モリブデン等の高融点金属を
    主成分とする配線層を具備したセラミツク多層配
    線基板上に酸化性雰囲気中で焼成される厚膜導体
    が設けられるセラミツク厚膜回路基板において、
    厚膜導体が接続されるセラミツク多層配線基板の
    少くとも誘電体層の被覆されていない露出配線層
    は、タングステン100重量部に対し白金またはパ
    ラジウムの1種または2種含有し、白金のみ含有
    する場合には0.1〜100重量部、パラジウムのみ含
    有する場合には0.1〜20重量部、白金およびパラ
    ジウムを含有する場合は白金とパラジウムの合計
    量が0.1〜76重量部でかつパラジウムは20重量部
    以下であることを特徴とするセラミツク厚膜回路
    基板。
JP57187675A 1982-10-23 1982-10-23 セラミツク厚膜回路基板 Granted JPS5975695A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57187675A JPS5975695A (ja) 1982-10-23 1982-10-23 セラミツク厚膜回路基板
US06/544,243 US4529835A (en) 1982-10-23 1983-10-21 Ceramic thick film circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57187675A JPS5975695A (ja) 1982-10-23 1982-10-23 セラミツク厚膜回路基板

Publications (2)

Publication Number Publication Date
JPS5975695A JPS5975695A (ja) 1984-04-28
JPS6317357B2 true JPS6317357B2 (ja) 1988-04-13

Family

ID=16210177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57187675A Granted JPS5975695A (ja) 1982-10-23 1982-10-23 セラミツク厚膜回路基板

Country Status (2)

Country Link
US (1) US4529835A (ja)
JP (1) JPS5975695A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119796A (ja) * 1982-12-25 1984-07-11 松下電器産業株式会社 多層配線基板
JPS59119795A (ja) * 1982-12-25 1984-07-11 松下電器産業株式会社 多層配線基板
JPS61236192A (ja) * 1985-04-12 1986-10-21 株式会社日立製作所 セラミツク基板の電極形成方法
US4783722A (en) * 1985-07-16 1988-11-08 Nippon Telegraph And Telephone Corporation Interboard connection terminal and method of manufacturing the same
JPS62123795A (ja) * 1985-11-25 1987-06-05 株式会社東芝 配線基板
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
EP0247575B1 (en) * 1986-05-30 1993-07-21 Furukawa Denki Kogyo Kabushiki Kaisha Multilayer printed wiring board and method for producing the same
US4963187A (en) * 1987-03-04 1990-10-16 Ngk Spark Plug Co., Ltd. Metallizing paste for circuit board having low thermal expansion coefficient
JPH01248593A (ja) * 1988-03-30 1989-10-04 Ngk Insulators Ltd セラミック多層配線基板
JP3286651B2 (ja) * 1993-12-27 2002-05-27 株式会社住友金属エレクトロデバイス セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料
US5889462A (en) * 1996-04-08 1999-03-30 Bourns, Inc. Multilayer thick film surge resistor network
JP3399349B2 (ja) * 1998-03-17 2003-04-21 株式会社村田製作所 積層バリスタおよびその製造方法
US7615481B2 (en) * 2006-11-17 2009-11-10 Ricoh Company, Ltd. Method of manufacturing multilevel interconnect structure and multilevel interconnect structure
KR100896610B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법
KR100969437B1 (ko) * 2008-06-13 2010-07-14 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5906264B2 (ja) * 2014-02-12 2016-04-20 新光電気工業株式会社 配線基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4954859A (ja) * 1972-09-27 1974-05-28
JPS5053863A (ja) * 1973-09-12 1975-05-13
JPS5712600A (en) * 1980-06-27 1982-01-22 Hitachi Ltd Method of producing thick film multilayer circuit board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB157988A (en) * 1914-03-05 1922-05-12 British Thomson Houston Co Ltd Improvements in and relating to platinum alloys
US1096655A (en) * 1914-03-05 1914-05-12 Gen Electric Platinum alloy.
US1779603A (en) * 1926-03-02 1930-10-28 Western Electric Co Alloy for electrical contacts
US2094570A (en) * 1936-07-01 1937-09-28 Western Union Telegraph Co Electric contact
US3838204A (en) * 1966-03-30 1974-09-24 Ibm Multilayer circuits
US3511640A (en) * 1968-03-27 1970-05-12 Du Pont Degassing platinum powders
US3872360A (en) * 1973-01-08 1975-03-18 Du Pont Capacitors with nickel containing electrodes
US3912611A (en) * 1973-03-12 1975-10-14 Bell Telephone Labor Inc Film material and devices using same
JPS6036948B2 (ja) * 1976-03-10 1985-08-23 株式会社パイロット ドツトプリンテイングワイヤ−
FR2476913B1 (fr) * 1980-02-25 1985-09-13 Nippon Electric Co Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4954859A (ja) * 1972-09-27 1974-05-28
JPS5053863A (ja) * 1973-09-12 1975-05-13
JPS5712600A (en) * 1980-06-27 1982-01-22 Hitachi Ltd Method of producing thick film multilayer circuit board

Also Published As

Publication number Publication date
US4529835A (en) 1985-07-16
JPS5975695A (ja) 1984-04-28

Similar Documents

Publication Publication Date Title
JPS6317357B2 (ja)
JP3532926B2 (ja) 抵抗配線基板およびその製造方法
JPS5820160B2 (ja) メタライズ層を備えたセラミツクス体
JPS6166303A (ja) 配線基板の製造方法
JP2816742B2 (ja) 回路基板
JP2631010B2 (ja) 厚膜銅ペースト
JP2842711B2 (ja) 回路基板
JPS6346595B2 (ja)
JP2931910B2 (ja) 回路基板
JPH1083717A (ja) 導電性組成物
JPS6029240B2 (ja) セラミック回路基板の製法
JP2842710B2 (ja) 回路基板
JP2004119561A (ja) 抵抗体ペーストおよび抵抗器
JP3176258B2 (ja) 多層配線基板
JP2738603B2 (ja) 回路基板
JPS6263488A (ja) 厚膜基板の製造方法
JPH0467359B2 (ja)
JPS6318356B2 (ja)
JP2723555B2 (ja) グレーズ抵抗材料およびこれを用いた混成集積回路装置
JP2892220B2 (ja) セラミック配線基板の製造方法
JPS6025002B2 (ja) グレ−ズ抵抗器形成用磁器基板
JPH10114587A (ja) 電子部品
JPS5873185A (ja) 厚膜回路基板の製造方法
JPS63301405A (ja) 低温焼成型導電性ペ−スト及び回路基板の製造方法
JPH0740631B2 (ja) 厚膜回路基板の製造方法