JPS63170712A - 電圧供給制御方式 - Google Patents
電圧供給制御方式Info
- Publication number
- JPS63170712A JPS63170712A JP62002534A JP253487A JPS63170712A JP S63170712 A JPS63170712 A JP S63170712A JP 62002534 A JP62002534 A JP 62002534A JP 253487 A JP253487 A JP 253487A JP S63170712 A JPS63170712 A JP S63170712A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- supply
- block
- supply control
- communication block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims description 6
- 239000000872 buffer Substances 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
1五光!
本発明は電圧供給Il制御方式に関し、特に中央処理装
置(以下CPUとする)を使用してプログラム制御を行
う情報処理システムの電圧供給制御方式に関する。
置(以下CPUとする)を使用してプログラム制御を行
う情報処理システムの電圧供給制御方式に関する。
i氷盈I
従来、この種の情報処理システムにおいては、汎用性の
使いやすさ、および、装置全体の小形化を目的とし、通
信機能プロッタなどの入出力機器との一体化が行われて
いるが、第4図に示すように、CPU1と通信ブロック
2と内蔵プリンタ3とが電源電圧Vccに夫々接続され
、これらの入出力機器(通信ブロック2と内蔵プリンタ
3)の実動作時間が短いにもかかわらず、常時使用して
いる状態ですべての入出力機器に対して電源電圧■CC
が供給されている。
使いやすさ、および、装置全体の小形化を目的とし、通
信機能プロッタなどの入出力機器との一体化が行われて
いるが、第4図に示すように、CPU1と通信ブロック
2と内蔵プリンタ3とが電源電圧Vccに夫々接続され
、これらの入出力機器(通信ブロック2と内蔵プリンタ
3)の実動作時間が短いにもかかわらず、常時使用して
いる状態ですべての入出力機器に対して電源電圧■CC
が供給されている。
このような従来の情報処理システムでは、一体化された
入出力機器の実動作時間が短いにもかかわらず、常時使
用している状態ですべての入出力IIl器に対して電源
電圧Vccが供給されているので、無駄な消費電流が増
大するとともに、これに伴ってこれらの入出力機器の発
熱旦が増大し、これがシステムの装置全体の小形化に対
する制限となっているという欠点があった。
入出力機器の実動作時間が短いにもかかわらず、常時使
用している状態ですべての入出力IIl器に対して電源
電圧Vccが供給されているので、無駄な消費電流が増
大するとともに、これに伴ってこれらの入出力機器の発
熱旦が増大し、これがシステムの装置全体の小形化に対
する制限となっているという欠点があった。
l訃空旦善
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、無駄な消費電流を削減することができ、
装置全体の小形化に対して有効となる電圧供給制御方式
の提供を目的とする。
されたもので、無駄な消費電流を削減することができ、
装置全体の小形化に対して有効となる電圧供給制御方式
の提供を目的とする。
発明の構成
本発明による電圧供給制御方式は、中央処理装置と、前
記中央処理装置により制御される機能ブロックとにより
構成された情報処理システムの電圧供給制御方式であっ
て、前記機能ブロックへの電源電圧の供給と停止とを行
う電圧供給制御手段を設け、前記中央処理装置から前記
機能ブロックへの制御信号に応じて前記電圧供給制御手
段により前記機能ブロックへの前記電源電圧の供給を制
御するようにしたことを特徴とする。
記中央処理装置により制御される機能ブロックとにより
構成された情報処理システムの電圧供給制御方式であっ
て、前記機能ブロックへの電源電圧の供給と停止とを行
う電圧供給制御手段を設け、前記中央処理装置から前記
機能ブロックへの制御信号に応じて前記電圧供給制御手
段により前記機能ブロックへの前記電源電圧の供給を制
御するようにしたことを特徴とする。
X皇1
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例の情報処理システムは、C
PLJlと、通信ブロック2と、内蔵プリンタ3と、電
圧供給制御回路4とにより構成されている。
において、本発明の一実施例の情報処理システムは、C
PLJlと、通信ブロック2と、内蔵プリンタ3と、電
圧供給制御回路4とにより構成されている。
第2図は第1図の電圧供給制御回路4の構成を示す回路
図である。図において、電圧供給制御回路4は通信ブロ
ック2と内蔵プリンタ3とを管理するための構成となっ
ており、通信ブロック2と内蔵プリンタ3とに夫々対応
して設けられたフリップ70ツブ41.42と、バッフ
ァ43,44と、バッファ43.44に駆動されて、通
信ブロック2と内蔵プリンタ3とに対して電源電圧VC
Cの供給と停止とを行うトランジスタ47.48と、バ
イアス1!流設定用の抵抗45.46と、CPU1にス
テータス5TASO、5TAS1を知らせるパスバッフ
ァ49とにより構成されている。
図である。図において、電圧供給制御回路4は通信ブロ
ック2と内蔵プリンタ3とを管理するための構成となっ
ており、通信ブロック2と内蔵プリンタ3とに夫々対応
して設けられたフリップ70ツブ41.42と、バッフ
ァ43,44と、バッファ43.44に駆動されて、通
信ブロック2と内蔵プリンタ3とに対して電源電圧VC
Cの供給と停止とを行うトランジスタ47.48と、バ
イアス1!流設定用の抵抗45.46と、CPU1にス
テータス5TASO、5TAS1を知らせるパスバッフ
ァ49とにより構成されている。
フリップフロップ41.42はCPU1からの通信ブロ
ック2と内蔵プリンタ3とに対する接・断信号1081
0. l0BLIの変更および保持を行い、CPU1か
らの書込み信号l0WRTにより接・断信号l0BLO
,l0BL1の書込みが行われる。
ック2と内蔵プリンタ3とに対する接・断信号1081
0. l0BLIの変更および保持を行い、CPU1か
らの書込み信号l0WRTにより接・断信号l0BLO
,l0BL1の書込みが行われる。
パスバッファ49はフリップフロップ41,42からの
出力信号線と接続され、CPU1からの読出し信号10
8EDによりステータス5TASO、5TAS1が読出
される。
出力信号線と接続され、CPU1からの読出し信号10
8EDによりステータス5TASO、5TAS1が読出
される。
第3図は本発明の一実施例の動作を示すフローチャート
である。第1図〜第3図を用いて本発明の一実施例の動
作について説明する。
である。第1図〜第3図を用いて本発明の一実施例の動
作について説明する。
CPU 1が通信ブロック2を使用するときには、まず
、通信ブロック2の状態を確認するために電圧供給制御
回路4のパスバッファ49から通信ブロック2のステー
タス5TAS Oを読出して確認する(第3図ステップ
11)。
、通信ブロック2の状態を確認するために電圧供給制御
回路4のパスバッファ49から通信ブロック2のステー
タス5TAS Oを読出して確認する(第3図ステップ
11)。
通信ブロック2のステータス5TAS Qにより通信ブ
ロック2が新規に使用されるのか、どうかを確認しく第
3図ステップ12)、新規に使用されるのであれば、通
信ブロック2に電源電圧VCCを供給するために通信ブ
ロック2への接・断信号10BLOを電圧供給制御回路
4に出力する。この接・断信号10BLOはフリップフ
ロップ41に書込まれ、フリップフロップ41ではバッ
ファ43にこの接φ断信号10BLOを出力して、バッ
ファ43の駆動によりトランジスタ47を介して電源電
圧Vccを通信ブロック2へ供給する(第3図ステップ
13)。
ロック2が新規に使用されるのか、どうかを確認しく第
3図ステップ12)、新規に使用されるのであれば、通
信ブロック2に電源電圧VCCを供給するために通信ブ
ロック2への接・断信号10BLOを電圧供給制御回路
4に出力する。この接・断信号10BLOはフリップフ
ロップ41に書込まれ、フリップフロップ41ではバッ
ファ43にこの接φ断信号10BLOを出力して、バッ
ファ43の駆動によりトランジスタ47を介して電源電
圧Vccを通信ブロック2へ供給する(第3図ステップ
13)。
通信ブロック2が新規に使用されるのでなければ、通信
ブロック2の使用が終了されるのかどうかを確認しく第
3図ステップ14)、通信ブロック2の使用が終了され
るのであれば、通信ブロック2への電源電圧VCCの供
給を停止するために通信ブロック2への接・断信号l0
BLOを電圧供給制御回路4に出力する。この接・断信
号10BLOが入力されると、フリップ70ツブ41.
バッファ43、トランジスタ47を介して電源電圧Vc
cの通信ブロック2への供給が停止される(第3図ステ
ップ15)。
ブロック2の使用が終了されるのかどうかを確認しく第
3図ステップ14)、通信ブロック2の使用が終了され
るのであれば、通信ブロック2への電源電圧VCCの供
給を停止するために通信ブロック2への接・断信号l0
BLOを電圧供給制御回路4に出力する。この接・断信
号10BLOが入力されると、フリップ70ツブ41.
バッファ43、トランジスタ47を介して電源電圧Vc
cの通信ブロック2への供給が停止される(第3図ステ
ップ15)。
通信ブロック2の使用が終了でなければ、ステップ11
に戻って、使用が終了となるまで通信ブロック2への電
源電圧Vccの供給を続行し、あるいは、次の新規の使
用となるまで電′fJ電圧VCCの供給を停止する。
に戻って、使用が終了となるまで通信ブロック2への電
源電圧Vccの供給を続行し、あるいは、次の新規の使
用となるまで電′fJ電圧VCCの供給を停止する。
CPU1が通信ブロック2を使用する場合について述べ
たが、内蔵プリンタ3を使用する場合も上述と同様な動
作で行われる。
たが、内蔵プリンタ3を使用する場合も上述と同様な動
作で行われる。
このように、CPLJIからの接・断信号10BL0
。
。
10BLIに応じて電圧供給制御回路4により機能ブロ
ック(通信ブロック2と内蔵プリンタ3)へのM課電圧
VCCの供給を制御するようにすることによって、任意
の時点で必要とする機能ブロックのみの電流消費で済む
ので、無駄な消費電流を削減することができる。
ック(通信ブロック2と内蔵プリンタ3)へのM課電圧
VCCの供給を制御するようにすることによって、任意
の時点で必要とする機能ブロックのみの電流消費で済む
ので、無駄な消費電流を削減することができる。
また、機能ブロックは必要とされるときのみ電源電圧V
ccが供給されるので、その機能ブロックの発熱量を抑
制することができ、装置全体の小形化に対する制限が緩
和されて、小形化に対して有利となる。
ccが供給されるので、その機能ブロックの発熱量を抑
制することができ、装置全体の小形化に対する制限が緩
和されて、小形化に対して有利となる。
尚、本発明の一実施例では通信ブロック2と内蔵プリン
タ3との2つの機能ブロックを有するシステムについて
説明したが、機能ブロックが増加されても、任意の時点
で動作する機能ブロックが機能ブロックの増加に対して
比例して増えるわ番ノではないので、機能ブロックが増
加したシステムにおいてもより効果があることは明白で
ある。
タ3との2つの機能ブロックを有するシステムについて
説明したが、機能ブロックが増加されても、任意の時点
で動作する機能ブロックが機能ブロックの増加に対して
比例して増えるわ番ノではないので、機能ブロックが増
加したシステムにおいてもより効果があることは明白で
ある。
RlIと江】
以上説明したように本発明によれば、中央処理装置から
機能ブロックへの制御信号に応じて、機能ブロックへの
電源電圧の供給と停止とを行う電圧供給制御手段により
機能ブロックへの電源電圧の供給を制御するようにする
ことによって、無駄な消費電流を削減することができ、
装置全体の小形化に対して有効となるという効果がある
。
機能ブロックへの制御信号に応じて、機能ブロックへの
電源電圧の供給と停止とを行う電圧供給制御手段により
機能ブロックへの電源電圧の供給を制御するようにする
ことによって、無駄な消費電流を削減することができ、
装置全体の小形化に対して有効となるという効果がある
。
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の電圧供給制御回路の構成を示す回路図、第3図
は本発明の一実施例の動作を示すフローチャート、第4
図は従来例を示すブロック図である。 主要部分の符号の説明 1・・・・・・中央処理装置<cpu>2・・・・・・
通信ブロック
第1図の電圧供給制御回路の構成を示す回路図、第3図
は本発明の一実施例の動作を示すフローチャート、第4
図は従来例を示すブロック図である。 主要部分の符号の説明 1・・・・・・中央処理装置<cpu>2・・・・・・
通信ブロック
Claims (1)
- 中央処理装置と、前記中央処理装置により制御される機
能ブロックとにより構成された情報処理システムの電圧
供給制御方式であって、前記機能ブロックへの電源電圧
の供給と停止とを行う電圧供給制御手段を設け、前記中
央処理装置から前記機能ブロックへの制御信号に応じて
前記電圧供給制御手段により前記機能ブロックへの前記
電源電圧の供給を制御するようにしたことを特徴とする
電圧供給制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62002534A JPS63170712A (ja) | 1987-01-08 | 1987-01-08 | 電圧供給制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62002534A JPS63170712A (ja) | 1987-01-08 | 1987-01-08 | 電圧供給制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63170712A true JPS63170712A (ja) | 1988-07-14 |
Family
ID=11532046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62002534A Pending JPS63170712A (ja) | 1987-01-08 | 1987-01-08 | 電圧供給制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63170712A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5548765A (en) * | 1990-08-28 | 1996-08-20 | Seiko Epson Corporation | Power saving display subsystem for portable computers |
JP2008005695A (ja) * | 2006-06-23 | 2008-01-10 | Taida Electronic Ind Co Ltd | ファンシステム |
-
1987
- 1987-01-08 JP JP62002534A patent/JPS63170712A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5548765A (en) * | 1990-08-28 | 1996-08-20 | Seiko Epson Corporation | Power saving display subsystem for portable computers |
JP2008005695A (ja) * | 2006-06-23 | 2008-01-10 | Taida Electronic Ind Co Ltd | ファンシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880010365A (ko) | 디지탈 데이타 프로세서용 버스 인터페이스 회로 | |
JPS63170712A (ja) | 電圧供給制御方式 | |
JPH0398188A (ja) | Icカード | |
JP3009236B2 (ja) | デバイスの活性保守方式 | |
JPS60225266A (ja) | 情報処理装置 | |
JPH01311311A (ja) | バス制御装置 | |
JP2933814B2 (ja) | 入出力モジュールの切換装置 | |
JPS6129485A (ja) | 記憶回路 | |
JPH036037Y2 (ja) | ||
JPS62251863A (ja) | システムの起動方式 | |
JPH103330A (ja) | データ退避復元システム | |
JPH0142162Y2 (ja) | ||
JPS6354653A (ja) | 入出力回路 | |
JPH04148386A (ja) | 入出力回路 | |
JPH0293821A (ja) | スキャナプリンタ付きパーソナルコンピュータ | |
JP2000010675A (ja) | 情報処理装置の電源制御回路 | |
JPH03188516A (ja) | 電源制御方式 | |
JPS5870333A (ja) | ダイナミツク型cmos集積回路装置 | |
JPH02144603A (ja) | 制御装置 | |
JPH05274188A (ja) | 情報処理装置 | |
JPS63196968A (ja) | 入出力制御装置 | |
JPH02156722A (ja) | 電子回路 | |
JPH03113938A (ja) | ライン接続回路 | |
JPH05150017A (ja) | Lsi回路装置 | |
JPH0567040A (ja) | 周辺装置制御回路 |