JPS63157238A - コンピユ−タ - Google Patents
コンピユ−タInfo
- Publication number
- JPS63157238A JPS63157238A JP30369086A JP30369086A JPS63157238A JP S63157238 A JPS63157238 A JP S63157238A JP 30369086 A JP30369086 A JP 30369086A JP 30369086 A JP30369086 A JP 30369086A JP S63157238 A JPS63157238 A JP S63157238A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- program
- processing
- signal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004913 activation Effects 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 101150073133 Cpt1a gene Proteins 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ca業上の利用分野)
本発明は、プログラムの各命令を演算処理装置とその周
辺装置とが分担して処理するコンピュータに関する。
辺装置とが分担して処理するコンピュータに関する。
一般に、コンピュータの一例として外部機器と情報の授
受を行い、外部機器から入力した情報を演算処理して、
その演算処理情報を外部機器に出力するプログラマブル
コントローラシステムが考えられている。従来この種の
プログラマブルコントローラシステムは演算処理を行う
プログラマブルコントローラへ、プログラムローダから
演算処理プログラム(以下ユーザプログラムと称す)を
入出力している。
受を行い、外部機器から入力した情報を演算処理して、
その演算処理情報を外部機器に出力するプログラマブル
コントローラシステムが考えられている。従来この種の
プログラマブルコントローラシステムは演算処理を行う
プログラマブルコントローラへ、プログラムローダから
演算処理プログラム(以下ユーザプログラムと称す)を
入出力している。
第4図は従来例におけるプログラマブルコントローラの
概略構成の一例を示す。
概略構成の一例を示す。
第4図において、1は演算処理(CPU)であり、CP
UIはユーザがプログラムローダ(不図示)から入力し
たユーザプログラムを実行する。2はシステムプログラ
ムメモリであり、システムプログラム2にはCPt1l
がユーザプログラムを実行するために必要なシステムプ
ログラムが格納されている。
UIはユーザがプログラムローダ(不図示)から入力し
たユーザプログラムを実行する。2はシステムプログラ
ムメモリであり、システムプログラム2にはCPt1l
がユーザプログラムを実行するために必要なシステムプ
ログラムが格納されている。
3はシステムワークメモリであり、システムプログラム
をCPIJIが実行する際に使用される変数がシステム
ワークメモリ3には格納される。5は例えばDMA(ダ
イレクトメモリアクセス)コントローラなどの専用LS
I(ラージスケールインチグレイテッドサーキット)で
あり、専用LSI5はCPUが実行するユーザプログラ
ムの所定命令、例えばユーザデータメモリ7からの情報
の読み取りをCPUIに代わり実行する。
をCPIJIが実行する際に使用される変数がシステム
ワークメモリ3には格納される。5は例えばDMA(ダ
イレクトメモリアクセス)コントローラなどの専用LS
I(ラージスケールインチグレイテッドサーキット)で
あり、専用LSI5はCPUが実行するユーザプログラ
ムの所定命令、例えばユーザデータメモリ7からの情報
の読み取りをCPUIに代わり実行する。
6はユーザプログラムメモリであり、ユーザプログラム
メモリ6はローダから入力されたプログラムを格納する
。7はユーザデータメそりである。9はバス切り換え回
路であり、バス切り換え回路9は専用LSI5がバス8
を使用している際に、CPUIと接続するバス4とバス
8を遮断する。10は割り込み信号であり、割り込み信
号10によりCPt1lを停止させて専用LSI5が作
動する。
メモリ6はローダから入力されたプログラムを格納する
。7はユーザデータメそりである。9はバス切り換え回
路であり、バス切り換え回路9は専用LSI5がバス8
を使用している際に、CPUIと接続するバス4とバス
8を遮断する。10は割り込み信号であり、割り込み信
号10によりCPt1lを停止させて専用LSI5が作
動する。
このようなプログラマブルコントローラにおいては、ユ
ーザプログラムの処理速度を高速化する目的のために、
プログラマブルコントローラ全体の作動監視及びユーザ
プログラムの各命令の中でも高機能な命令、例えば論理
演算や数値演算に関する命令やユーザのプログラム管理
を図るために設けられているユーザプログラム補助命令
(例えば、非常に長いプログラムにおいて、プログラム
の区切りを明確にするため、ところどころに格納される
“ページ命令”等)の処理をCPU1が担当する。
ーザプログラムの処理速度を高速化する目的のために、
プログラマブルコントローラ全体の作動監視及びユーザ
プログラムの各命令の中でも高機能な命令、例えば論理
演算や数値演算に関する命令やユーザのプログラム管理
を図るために設けられているユーザプログラム補助命令
(例えば、非常に長いプログラムにおいて、プログラム
の区切りを明確にするため、ところどころに格納される
“ページ命令”等)の処理をCPU1が担当する。
そして、プログラム命令やデータの読み取り等を[:P
Ulが実行した場合には処理速度が遅いので専用LSI
5が上述処理を担当して、ユーザプログラム演算の高速
化を図っている。
Ulが実行した場合には処理速度が遅いので専用LSI
5が上述処理を担当して、ユーザプログラム演算の高速
化を図っている。
ところが従来例ではLSI5が作動している間は、CP
[Ilは作動を停止しているので、演算処理に無駄な空
き時間ができてしまうという問題点があった。この点に
ついて詳述する。
[Ilは作動を停止しているので、演算処理に無駄な空
き時間ができてしまうという問題点があった。この点に
ついて詳述する。
第5図はプログラムメモリ6の記憶内容の一例を示す。
ローダから入力されたプログラムはシステムプログラム
に従ってCPUIによりプログラムメモリ6に格納され
る。
に従ってCPUIによりプログラムメモリ6に格納され
る。
第5図において、プログラムステップ1はCPUIが処
理を担当するユーザプログラム補助命令のオペコードで
ある。プログラムステップ2.3は上記命令オペコード
を補助する数値等が格納されているオペランドが格納さ
れている。
理を担当するユーザプログラム補助命令のオペコードで
ある。プログラムステップ2.3は上記命令オペコード
を補助する数値等が格納されているオペランドが格納さ
れている。
このプログラムステップ1〜3はユーザプログラムを実
行するためのシステム命令である。プログラムステップ
4〜6及び10は専用LSI5が処理を担当するビット
命令1〜4であり、例えば読み出しアドレスである。
行するためのシステム命令である。プログラムステップ
4〜6及び10は専用LSI5が処理を担当するビット
命令1〜4であり、例えば読み出しアドレスである。
プログラムステップ7〜9、l!〜13はそれぞれCP
UIが処理を担当するユーザプログラムの中の上述した
比較的高機能な命令であり、オペコード及びオペランド
部で構成されている。
UIが処理を担当するユーザプログラムの中の上述した
比較的高機能な命令であり、オペコード及びオペランド
部で構成されている。
次に従来例の動作を第6図および第7図を参照しながら
説明する。
説明する。
第6図において、ユーザプログラムの処理を開始するた
め、まず(:PUlが専用LSI5に対しシステムバス
4.8を介して起動指令を送出する。起動指令により専
用LSI5がユーザプログラムメモリ6からユーザプロ
グラムの第1ステツプの命令の読み出しを開始する。
め、まず(:PUlが専用LSI5に対しシステムバス
4.8を介して起動指令を送出する。起動指令により専
用LSI5がユーザプログラムメモリ6からユーザプロ
グラムの第1ステツプの命令の読み出しを開始する。
第6図示のタイミングAで専用LSI5は第5図示のプ
ログラムステップ1の命令を読み込むと専用LSIで処
理すべき命令か否かを判断する。第1ステツプの命令は
否であるので専用LSI5はCPUIに対し、処理要求
割込みを送出する。
ログラムステップ1の命令を読み込むと専用LSIで処
理すべき命令か否かを判断する。第1ステツプの命令は
否であるので専用LSI5はCPUIに対し、処理要求
割込みを送出する。
割込みを受付けたCP旧は第7図に示す命令処理プログ
ラムの実行に入る。 cputは第6図示のタイミング
Bで割込みの種類を判別した後、所定の命令処理プログ
ラムカウンタする等の割込み間係処理(ステップ51)
を行った後、専用LSI5内のユーザプログラムカウン
タの内容を読み込む。
ラムの実行に入る。 cputは第6図示のタイミング
Bで割込みの種類を判別した後、所定の命令処理プログ
ラムカウンタする等の割込み間係処理(ステップ51)
を行った後、専用LSI5内のユーザプログラムカウン
タの内容を読み込む。
そして専用LSI5が処理要求してきた命令(ここでは
ワード命令1ニユーザブログラム補助命令)がユーザプ
ログラムのとこρステップにあるかを判断しくステップ
S2)、該当命令をユーザプログラムメモリ6から読み
込み(ステップS3)、該当する命令の処理を行う(ス
テップS4)。
ワード命令1ニユーザブログラム補助命令)がユーザプ
ログラムのとこρステップにあるかを判断しくステップ
S2)、該当命令をユーザプログラムメモリ6から読み
込み(ステップS3)、該当する命令の処理を行う(ス
テップS4)。
次に、専用LSI5内のユーザプログラムカウンタ(不
図示)の内容を、CPt1lが処理した命令の次の命令
(ここではプログラムステップ4の命令)が存在するプ
ログラムステップに書き換え(ステップ55)1、再び
、専用LSI5に起動指令を送出する・(ステップS6
)。
図示)の内容を、CPt1lが処理した命令の次の命令
(ここではプログラムステップ4の命令)が存在するプ
ログラムステップに書き換え(ステップ55)1、再び
、専用LSI5に起動指令を送出する・(ステップS6
)。
以上第7図に示した処理が実行されると、専用LSI5
は再起動し、第6図示のタイミングCで第5図示のプロ
グラムステップ4,5.6の命令を処理した後、プログ
ラムステップフのCPDIの処理担当命令(ワード命令
2)のオペコード部を読み込み、再びcpuに対して割
込処理要求を出力する。
は再起動し、第6図示のタイミングCで第5図示のプロ
グラムステップ4,5.6の命令を処理した後、プログ
ラムステップフのCPDIの処理担当命令(ワード命令
2)のオペコード部を読み込み、再びcpuに対して割
込処理要求を出力する。
タイミングDでCPIIIは前述した第7図の制御処理
を実行し、再度専用LSI5に起動指令を出力する。
を実行し、再度専用LSI5に起動指令を出力する。
以上のような手順を繰返すことにより、ユーザプログラ
ムの各命令を処理して行く。
ムの各命令を処理して行く。
(発明が解決しようとする問題ン
このような従来のユーザプログラム処理方式においては
、cpu IA埋担当命令の処理依頼をLSI5から送
られる割込み信号lOによって通知するため、第7図に
おける割込み関係処理(ステップSl)を行う必要があ
る。又、専用LSI5を再起動する際に、専用LSI5
が処理を開始すべき命令のプログラムステップ値をプロ
グラムカウンタに書き込む処理(ステップS5)も必要
である。
、cpu IA埋担当命令の処理依頼をLSI5から送
られる割込み信号lOによって通知するため、第7図に
おける割込み関係処理(ステップSl)を行う必要があ
る。又、専用LSI5を再起動する際に、専用LSI5
が処理を開始すべき命令のプログラムステップ値をプロ
グラムカウンタに書き込む処理(ステップS5)も必要
である。
さらには、ユーザプログラムの実行に際して処理不用で
あるところのユーザプログラム補助命令もcpuiの処
理担当命令としてCrtllに処理依頼することから、
CPUIは不用な処理を行う必要がある。
あるところのユーザプログラム補助命令もcpuiの処
理担当命令としてCrtllに処理依頼することから、
CPUIは不用な処理を行う必要がある。
以上に示した処理は、ユーザプログラム処理として、本
来不要なものであり、ユーザプログラム処理の高速化と
いうユーザ要求の解決にとって大きな障害となっている
という問題点があった。
来不要なものであり、ユーザプログラム処理の高速化と
いうユーザ要求の解決にとって大きな障害となっている
という問題点があった。
そこで。本発明の目的は、このような問題点を解決し、
プログラムの処理速度をより高速化することのできるコ
ンピュータを提供することにある。
プログラムの処理速度をより高速化することのできるコ
ンピュータを提供することにある。
このような目的を達成するために、本発明は、プログラ
ム命令を記憶する記憶手段と、記憶手段における読み取
るべきプログラム命令のアドレスを指示するアドレス指
示手段と、起動信号を発生する第1の信号発生手段と、
起動信号が発生したときにホールド信号を発生する第2
の信号発生手段と起動信号に応じて、プログラム命令の
読み取りを指示されたアドレスから開始する第1の読み
取り手段と、読み取られたプログラム命令が第1の命令
、第2の命令および第3の命令のいずれかであるのかを
識別する識別手段と、識別手段による識別の結果、読み
取られたプログラム命令が第1の命令であるときは、第
1の命令を処理し、指示されたアドレスをその次のアド
レスに更新してプログラム命令の読み取りを第1の読み
取り手段に指示する第1の処理手段と、識別手段による
識別の結果、読み取られたプログラム命令が第2の命令
であるときは、ホールド解除信号を発生する第3の信号
発生手段と、ホールド解除信号が発生した後に、指示さ
れたアドレスをその次のアドレスに書き換えて、第1の
読み取り手段の読み取り動作を停止する停止手段と、識
別手段による識別の結果、読み取られたプログラム命令
が第3の命令であるときは、指示されたアドレスをその
次のアドレスに書き換えてプログラム命令の読み取りを
第1の読み取り手段に指示する第1の指示手段と、ホー
ルド解除信号が発生したときに、アドレス指示手段によ
り指示されたアドレスのプログラム命令を第1の記憶手
段から読み取る第2の読み取り手段と、読み取られた第
2の命令を処理し、ホールド信号が発生したときにはホ
ールド状態となる第2の処理手段と、第2の処理手段に
より第2の命令が処理されたときに、起動信号の発生を
第1の信号発生手段に指示する第2の指示手段とを具え
たことを特徴とする。
ム命令を記憶する記憶手段と、記憶手段における読み取
るべきプログラム命令のアドレスを指示するアドレス指
示手段と、起動信号を発生する第1の信号発生手段と、
起動信号が発生したときにホールド信号を発生する第2
の信号発生手段と起動信号に応じて、プログラム命令の
読み取りを指示されたアドレスから開始する第1の読み
取り手段と、読み取られたプログラム命令が第1の命令
、第2の命令および第3の命令のいずれかであるのかを
識別する識別手段と、識別手段による識別の結果、読み
取られたプログラム命令が第1の命令であるときは、第
1の命令を処理し、指示されたアドレスをその次のアド
レスに更新してプログラム命令の読み取りを第1の読み
取り手段に指示する第1の処理手段と、識別手段による
識別の結果、読み取られたプログラム命令が第2の命令
であるときは、ホールド解除信号を発生する第3の信号
発生手段と、ホールド解除信号が発生した後に、指示さ
れたアドレスをその次のアドレスに書き換えて、第1の
読み取り手段の読み取り動作を停止する停止手段と、識
別手段による識別の結果、読み取られたプログラム命令
が第3の命令であるときは、指示されたアドレスをその
次のアドレスに書き換えてプログラム命令の読み取りを
第1の読み取り手段に指示する第1の指示手段と、ホー
ルド解除信号が発生したときに、アドレス指示手段によ
り指示されたアドレスのプログラム命令を第1の記憶手
段から読み取る第2の読み取り手段と、読み取られた第
2の命令を処理し、ホールド信号が発生したときにはホ
ールド状態となる第2の処理手段と、第2の処理手段に
より第2の命令が処理されたときに、起動信号の発生を
第1の信号発生手段に指示する第2の指示手段とを具え
たことを特徴とする。
(作用〕
本発明は、記憶手段に記憶されたプログラムにおける第
1の命令を第1の処理手段により分担処理し、第2の命
令を第2の処理手段により分担処理する。第3の命令が
識別手段により判別されたときはプログラムの読み取り
アドレスを進める作業を第1の指示手段により行うよう
に設定し、第1の処理手段は起動信号により起動し、こ
の起動信号に応じてホールド信号により第2の処理手段
がホールド状態となり、第1の処理手段が第1の命令を
行う。またプログラム命令が第2の命令であると識別手
段が識別したとき第一の処理手段が停止し、またこのと
き発生されるホールド解除信号により第2の処理手段が
起動する。そして第2の処理手段か第2の命令処理を終
了すると起動信号が発生され、この起動信号により第1
の処理手段を起動させるので第1および第2の処理手段
は交互に処理を行うことができる。このためプログラム
処理に係わるシステム命令処理を削除することができ、
プログラム処理時間が短縮される。
1の命令を第1の処理手段により分担処理し、第2の命
令を第2の処理手段により分担処理する。第3の命令が
識別手段により判別されたときはプログラムの読み取り
アドレスを進める作業を第1の指示手段により行うよう
に設定し、第1の処理手段は起動信号により起動し、こ
の起動信号に応じてホールド信号により第2の処理手段
がホールド状態となり、第1の処理手段が第1の命令を
行う。またプログラム命令が第2の命令であると識別手
段が識別したとき第一の処理手段が停止し、またこのと
き発生されるホールド解除信号により第2の処理手段が
起動する。そして第2の処理手段か第2の命令処理を終
了すると起動信号が発生され、この起動信号により第1
の処理手段を起動させるので第1および第2の処理手段
は交互に処理を行うことができる。このためプログラム
処理に係わるシステム命令処理を削除することができ、
プログラム処理時間が短縮される。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第1図は本発明実施例における構成の一例を示す。なお
、第4図と同一の箇所には同一の符号を付す。
、第4図と同一の箇所には同一の符号を付す。
第1図において、11は第2の処理手段としてのCPI
Jであり、CPUIIはコントローラ全体の監視及びユ
ーザプログラムの各命令の中でも高機能な命令の処理を
担当する。15は第1の処理手段としての専用LSIで
あり、専用LS115は、cpu11よりさらに比較的
平易なユーザプログラムの命令の処理を行い、ユーザプ
ログラム補助命令及びcpu 1理担当命令のオペラン
ド部を検出した際にユーザプログラムカウンタを先に進
める処理を行う。
Jであり、CPUIIはコントローラ全体の監視及びユ
ーザプログラムの各命令の中でも高機能な命令の処理を
担当する。15は第1の処理手段としての専用LSIで
あり、専用LS115は、cpu11よりさらに比較的
平易なユーザプログラムの命令の処理を行い、ユーザプ
ログラム補助命令及びcpu 1理担当命令のオペラン
ド部を検出した際にユーザプログラムカウンタを先に進
める処理を行う。
4はデータの授受を行うシステムバスである。
18は信号線であり、信号線1Bは、ユーザプログラム
を処理する際に、ホールド要求出力信号を専用LS11
5からCPUIIに転送する。ホールド信号がCPU
11に出力されるとCPIIII とバス4との間はホ
ールド(一時遮断)される。19は信号線であり、信号
線19を介してホールドステータス信号、すなわちCP
t1llがホールド状態であることを専用LS1151
.:通知する信号がCPUIIから専用LS115に転
送される。
を処理する際に、ホールド要求出力信号を専用LS11
5からCPUIIに転送する。ホールド信号がCPU
11に出力されるとCPIIII とバス4との間はホ
ールド(一時遮断)される。19は信号線であり、信号
線19を介してホールドステータス信号、すなわちCP
t1llがホールド状態であることを専用LS1151
.:通知する信号がCPUIIから専用LS115に転
送される。
第2図および第3図を参照しながら本発明実施例の動作
を説明する。
を説明する。
第3図(A)において、ユーザプログラムの処理を開始
するため、まずCPUIIが専用LS115に対し、第
2図示のタイミング^Aでシステムバス4を介して起動
指令を送出する。起動指令により専用LS115はcp
uitに対して信号線18を介してホールド要求を出力
する(ステップ5llNS12)。
するため、まずCPUIIが専用LS115に対し、第
2図示のタイミング^Aでシステムバス4を介して起動
指令を送出する。起動指令により専用LS115はcp
uitに対して信号線18を介してホールド要求を出力
する(ステップ5llNS12)。
CPUIIはこのホールド信号を受けてホールド状態に
入り、ホールド信号確認した旨のホールドスティタス信
号を出力する。
入り、ホールド信号確認した旨のホールドスティタス信
号を出力する。
この段階で(:PUllとバス4とが遮断され、タイミ
ングBBでホールドスティタス信号を入力した専用LS
115が起動してユーザプログラムの第1ステツプの命
令の読み出しを開始する(ステップ313〜S 14)
。第5図示のプログラムステップ1の命令を読み出した
結果、この命令がユーザプログラム補助命令であること
から、専用LS115はユーザプログラムカウンタをプ
ラス1して、次の命令(プログラムステップ2)読み出
しに入る(ステップS15→518→S17→Sll→
514)。
ングBBでホールドスティタス信号を入力した専用LS
115が起動してユーザプログラムの第1ステツプの命
令の読み出しを開始する(ステップ313〜S 14)
。第5図示のプログラムステップ1の命令を読み出した
結果、この命令がユーザプログラム補助命令であること
から、専用LS115はユーザプログラムカウンタをプ
ラス1して、次の命令(プログラムステップ2)読み出
しに入る(ステップS15→518→S17→Sll→
514)。
次の命令はユーザプログラム補助命令のオペランド部で
あることから、上述の手順と同様にユーザプログラムカ
ウンタをプラス1して、次の命令(プログラムステップ
3)を読み出す。これもオペランド部であることから専
用LS115はさらにユーザプログラムカウンタをプラ
ス1して次の命令(プログラムステップ4)を読み出し
、必要な処理を実行する。同様、第5図示のプログラム
ステップ5.6の処理を実行後、プログラムステップ7
のCPU処理担当命令を読み出すと、専用LS115は
タイミングCCで今まで送出していたホールド要求を落
とし、CPIIIIのホールド状態を解除し、停止する
(ステップ51B−S19−319’)。
あることから、上述の手順と同様にユーザプログラムカ
ウンタをプラス1して、次の命令(プログラムステップ
3)を読み出す。これもオペランド部であることから専
用LS115はさらにユーザプログラムカウンタをプラ
ス1して次の命令(プログラムステップ4)を読み出し
、必要な処理を実行する。同様、第5図示のプログラム
ステップ5.6の処理を実行後、プログラムステップ7
のCPU処理担当命令を読み出すと、専用LS115は
タイミングCCで今まで送出していたホールド要求を落
とし、CPIIIIのホールド状態を解除し、停止する
(ステップ51B−S19−319’)。
この時点で、専用LS115内のユーザプログラムカウ
ンタはプラス1されプログラムステップ8を指している
。 CPUIIはホールドが解除されたことで、命令処
理要求が出されたものと判定し、第3図(B)に示す命
令処理プログラムの実行に入る。
ンタはプラス1されプログラムステップ8を指している
。 CPUIIはホールドが解除されたことで、命令処
理要求が出されたものと判定し、第3図(B)に示す命
令処理プログラムの実行に入る。
第3図(B) kmおイテ、CPUIIは専用LS11
5内のユーザプログラムカウンタの内容を読み込み、専
用LS115が処理要求してきた命令(ここでは第5図
示の・ワード命令2)がユーザプログラムのどこのステ
ップにあるかを判断する。(ステップ521)、そして
該当命令をユーザプログラムメモリ6から読み込み(ス
テップ522)、該当する命令の処理を行う(ステップ
523)。次に専用LS115に起動指令を送出する(
ステップ524) 、すると第3図(A)の制御手順が
開始される。
5内のユーザプログラムカウンタの内容を読み込み、専
用LS115が処理要求してきた命令(ここでは第5図
示の・ワード命令2)がユーザプログラムのどこのステ
ップにあるかを判断する。(ステップ521)、そして
該当命令をユーザプログラムメモリ6から読み込み(ス
テップ522)、該当する命令の処理を行う(ステップ
523)。次に専用LS115に起動指令を送出する(
ステップ524) 、すると第3図(A)の制御手順が
開始される。
ステップS11〜S17の処理を実行後再起動された専
用LS115は、プログラムカウンタがステップ8を指
しているのでユーザプログラムステップ8の命令の読み
出しに入る。プログラムステップ8の命令はステップ7
のワード命令のオペランド部であることから、ステップ
S14→S15→S18→S17の順で専用LS115
はユーザプログラムカウンタをプラス1して次の命令(
プログラムステップ9)を読み出す、これもオペランド
部であることから専用LSI15はさらにユーザプログ
ラムカウンタをプラス1して次の命令(プログラムステ
ップ10)を読み出し、必要な処理を実行する。
用LS115は、プログラムカウンタがステップ8を指
しているのでユーザプログラムステップ8の命令の読み
出しに入る。プログラムステップ8の命令はステップ7
のワード命令のオペランド部であることから、ステップ
S14→S15→S18→S17の順で専用LS115
はユーザプログラムカウンタをプラス1して次の命令(
プログラムステップ9)を読み出す、これもオペランド
部であることから専用LSI15はさらにユーザプログ
ラムカウンタをプラス1して次の命令(プログラムステ
ップ10)を読み出し、必要な処理を実行する。
以上のような手順を繰返すこと、によって、ユーザプロ
グラムの各命令を処・理して行く。このようなユーザプ
ログラム処理方式により、従来必要であった割込み処理
時間、ユーザプログラム補助命令のcpu処理時間、専
用LSIを再起動する際にCPUが専用LSIに対して
再起動プログラムステップを書き込む処理時間などを削
除することが可能になり、ユーザプログラムの処理時間
が短縮される。
グラムの各命令を処・理して行く。このようなユーザプ
ログラム処理方式により、従来必要であった割込み処理
時間、ユーザプログラム補助命令のcpu処理時間、専
用LSIを再起動する際にCPUが専用LSIに対して
再起動プログラムステップを書き込む処理時間などを削
除することが可能になり、ユーザプログラムの処理時間
が短縮される。
以上、説明したように、本発明によれば、専用LSIが
命令を処理する際にホールド信号によりCPUをホール
ド状態に設定し、ユーザプログラムの実行に当って、専
用LSIからCPuへの命令処理要求通知をホールド要
求信号を落としてCPuのホールドを解除するので従来
方式では必要とされた割込み処理時間を削除することが
できる。
命令を処理する際にホールド信号によりCPUをホール
ド状態に設定し、ユーザプログラムの実行に当って、専
用LSIからCPuへの命令処理要求通知をホールド要
求信号を落としてCPuのホールドを解除するので従来
方式では必要とされた割込み処理時間を削除することが
できる。
又、専用LSIに、ユーザプログラムの実行に際し、本
来処理する必要のないユーザプログラム補助命令はプロ
グラムステップのみ先に進めることにより、補助命令の
cpu IA理を削除できる。さらにCPuが処理を担
当する命令のオペランド部を読み込んだ際にもプログラ
ムステップを先に進めることで、CPUが専用LSIを
再起動させる際に必要であった再起動プログラムステッ
プの専用LSIへの書き込み処理を削除することが可能
になる。以上の各処理が削除されることにより、ユーザ
プログラム処理時間が大幅に短縮できるという効果が得
られる。
来処理する必要のないユーザプログラム補助命令はプロ
グラムステップのみ先に進めることにより、補助命令の
cpu IA理を削除できる。さらにCPuが処理を担
当する命令のオペランド部を読み込んだ際にもプログラ
ムステップを先に進めることで、CPUが専用LSIを
再起動させる際に必要であった再起動プログラムステッ
プの専用LSIへの書き込み処理を削除することが可能
になる。以上の各処理が削除されることにより、ユーザ
プログラム処理時間が大幅に短縮できるという効果が得
られる。
第1図は本発明実施例におけるプログラマブルコントロ
ーラの主要構成の一例を示すブロック図、 第2図は本発明実施例の動作タイミングの一例を示すタ
イミングチャート、 第3図(A) 、 (B)は本発明実施例における制御
手順の一例を示すフローチャート、 第4図は従来例のプログラマブルコントローラの主要構
成の一例を示すブロック図、 第5図は従来例におけるメモリ6に格納されたユーザプ
ログラムの一例を示す説明図、第6図は従来例の動作タ
イミング−例を示すタイミングチャート、 第7図は従来例における制御手順の一例を示すフローチ
ャートである。 1.11・・・CPt1 。 2.3,6. フ・・・メモリ、 4.8・・・パス、 5.15・・・専用LSI、 9・・・切り換え回路、 1G、18.19・・・信号線。 、I>絶明突方屯イ列0ブロック図 第1図 イ足来イ列のフ゛ロック図 第4図 1足来イ列のブロク゛ウムメモリ60才各朱内内容そ示
す説明図第5図 4芝床イ列0フロー手ヤード 第7図
ーラの主要構成の一例を示すブロック図、 第2図は本発明実施例の動作タイミングの一例を示すタ
イミングチャート、 第3図(A) 、 (B)は本発明実施例における制御
手順の一例を示すフローチャート、 第4図は従来例のプログラマブルコントローラの主要構
成の一例を示すブロック図、 第5図は従来例におけるメモリ6に格納されたユーザプ
ログラムの一例を示す説明図、第6図は従来例の動作タ
イミング−例を示すタイミングチャート、 第7図は従来例における制御手順の一例を示すフローチ
ャートである。 1.11・・・CPt1 。 2.3,6. フ・・・メモリ、 4.8・・・パス、 5.15・・・専用LSI、 9・・・切り換え回路、 1G、18.19・・・信号線。 、I>絶明突方屯イ列0ブロック図 第1図 イ足来イ列のフ゛ロック図 第4図 1足来イ列のブロク゛ウムメモリ60才各朱内内容そ示
す説明図第5図 4芝床イ列0フロー手ヤード 第7図
Claims (1)
- 【特許請求の範囲】 プログラム命令を記憶する記憶手段と、 該記憶手段における読み取るべきプログラム命令のアド
レスを指示するアドレス指示手段と、起動信号を発生す
る第1の信号発生手段と、前記起動信号が発生したとき
にホールド信号を発生する第2の信号発生手段と 前記起動信号に応じて、前記プログラム命令の読み取り
を前記指示されたアドレスから開始する第1の読み取り
手段と、 当該読み取られたプログラム命令が第1の命令、第2の
命令および第3の命令のいずれかであるのかを識別する
識別手段と、 該識別手段による識別の結果、前記読み取られたプログ
ラム命令が第1の命令であるときは、前記第1の命令を
処理し、前記指示されたアドレスをその次のアドレスに
更新して前記プログラム命令の読み取りを前記第1の読
み取り手段に指示する第1の処理手段と、 前記識別手段による識別の結果、前記読み取られたプロ
グラム命令が第2の命令であるときは、ホールド解除信
号を発生する第3の信号発生手段と、 前記ホールド解除信号が発生した後に、前記指示された
アドレスをその次のアドレスに書き換えて、前記第1の
読み取り手段の読み取り動作を停止する停止手段と、 前記識別手段による識別の結果、前記読み取られたプロ
グラム命令が第3の命令であるときは、前記指示された
アドレスをその次のアドレスに書き換えて前記プログラ
ム命令の読み取りを前記第1の読み取り手段に指示する
第1の指示手段と、前記ホールド解除信号が発生したと
きに、前記アドレス指示手段により指示されたアドレス
のプログラム命令を前記第1の記憶手段から読み取る第
2の読み取り手段と、 当該読み取られた第2の命令を処理し、前記ホールド信
号が発生したときにはホールド状態となる第2の処理手
段と、 該第2の処理手段により前記第2の命令が処理されたと
きに、前記起動信号の発生を前記第1の信号発生手段に
指示する第2の指示手段と を具えたことを特徴とするコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30369086A JPS63157238A (ja) | 1986-12-22 | 1986-12-22 | コンピユ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30369086A JPS63157238A (ja) | 1986-12-22 | 1986-12-22 | コンピユ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63157238A true JPS63157238A (ja) | 1988-06-30 |
Family
ID=17924067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30369086A Pending JPS63157238A (ja) | 1986-12-22 | 1986-12-22 | コンピユ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63157238A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997033233A1 (fr) * | 1996-03-06 | 1997-09-12 | Matsushita Electric Works, Ltd. | Controleur programmable |
JP2002312163A (ja) * | 2001-04-17 | 2002-10-25 | Denso Corp | 情報処理装置、情報処理方法 |
JP2012018668A (ja) * | 2010-07-07 | 2012-01-26 | Arm Ltd | 専用機能ハードウェア間の切り替えおよび結果データを生成するソフトウェアルーチンの使用 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54120551A (en) * | 1978-03-10 | 1979-09-19 | Komatsu Mfg Co Ltd | Sequence controller |
JPS54126436A (en) * | 1978-03-24 | 1979-10-01 | Nec Corp | Additional processing unit connection system |
JPS60160443A (ja) * | 1984-02-01 | 1985-08-22 | Hitachi Ltd | デ−タ処理装置 |
-
1986
- 1986-12-22 JP JP30369086A patent/JPS63157238A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54120551A (en) * | 1978-03-10 | 1979-09-19 | Komatsu Mfg Co Ltd | Sequence controller |
JPS54126436A (en) * | 1978-03-24 | 1979-10-01 | Nec Corp | Additional processing unit connection system |
JPS60160443A (ja) * | 1984-02-01 | 1985-08-22 | Hitachi Ltd | デ−タ処理装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997033233A1 (fr) * | 1996-03-06 | 1997-09-12 | Matsushita Electric Works, Ltd. | Controleur programmable |
JP2002312163A (ja) * | 2001-04-17 | 2002-10-25 | Denso Corp | 情報処理装置、情報処理方法 |
JP2012018668A (ja) * | 2010-07-07 | 2012-01-26 | Arm Ltd | 専用機能ハードウェア間の切り替えおよび結果データを生成するソフトウェアルーチンの使用 |
US8922568B2 (en) | 2010-07-07 | 2014-12-30 | Arm Limited | Switching between dedicated function hardware and use of a software routine to generate result data |
US9417877B2 (en) | 2010-07-07 | 2016-08-16 | Arm Limited | Switching between dedicated function hardware and use of a software routine to generate result data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040199757A1 (en) | Information processing device, method of saving and loading data, and information recording medium | |
JPS63157238A (ja) | コンピユ−タ | |
JPH0410081B2 (ja) | ||
JP2846760B2 (ja) | プログラマブルコントローラ | |
JPH02161523A (ja) | 常駐化モジュール修正方式 | |
JP2019008642A (ja) | 半導体装置、及びフラッシュメモリ制御方法 | |
JPS5835648A (ja) | プログラム実行制御方式 | |
JPH06324861A (ja) | Cpu制御システム及び制御方法 | |
JPH0833838B2 (ja) | コンピユ−タシステム | |
JPS6348698A (ja) | メモリ格納制御装置 | |
JPS6048770B2 (ja) | 情報処理方式 | |
JP2001051854A (ja) | 情報管理システム | |
JPS62130427A (ja) | メモリリ−ド/ライト方式 | |
JPS62125437A (ja) | 付加プロセツサの制御方法 | |
JP2517563B2 (ja) | デ−タ処理装置 | |
JPS61255440A (ja) | プログラム中断制御方式 | |
JPH02125303A (ja) | ブログラマブル・コントローラ | |
JPS63311446A (ja) | 論理装置の電源切断投入機能試験方式 | |
JPS63298654A (ja) | マイクロコンピユ−タ | |
JP2001265468A (ja) | 基板及びプロセッサのリセット方式 | |
JPH08101788A (ja) | メモリ動作管理方法及びメモリ動作管理装置 | |
JPS6273335A (ja) | スタツク管理方式 | |
JPH09167090A (ja) | 電子計算機 | |
JPH012103A (ja) | プログラマブルコントロ−ラ | |
JPH05204750A (ja) | プログラム制御装置のデータ保持方式 |