JPH05204750A - プログラム制御装置のデータ保持方式 - Google Patents
プログラム制御装置のデータ保持方式Info
- Publication number
- JPH05204750A JPH05204750A JP4012550A JP1255092A JPH05204750A JP H05204750 A JPH05204750 A JP H05204750A JP 4012550 A JP4012550 A JP 4012550A JP 1255092 A JP1255092 A JP 1255092A JP H05204750 A JPH05204750 A JP H05204750A
- Authority
- JP
- Japan
- Prior art keywords
- data
- program
- cpu
- eeprom
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】バックアップ用のバッテリや、複雑な回路の追
加無しに且つ他の処理に影響を与えることなくデータを
保持することができるプログラム制御装置のデータ保持
方式を提供するにある。 【構成】データ処理装置は演算やデータ転送などのデー
タ処理を行うCPU1と、CPU1が実行する基本的プ
ログラム等を格納したROM2と、変更可能なプログラ
ムやデータを格納するRAM3と、データ保持を行うE
EPROM4等からなる。実行するプログラムは入力待
ち、条件待ち等あまり高速でなくて良いルーチンBにデ
ータ転送プログラムを設けており、CPU1はこのデー
タ転送プログラを実行することによりEEPROM4に
RAM3上のデータを転送して書込み保持させるのであ
る。
加無しに且つ他の処理に影響を与えることなくデータを
保持することができるプログラム制御装置のデータ保持
方式を提供するにある。 【構成】データ処理装置は演算やデータ転送などのデー
タ処理を行うCPU1と、CPU1が実行する基本的プ
ログラム等を格納したROM2と、変更可能なプログラ
ムやデータを格納するRAM3と、データ保持を行うE
EPROM4等からなる。実行するプログラムは入力待
ち、条件待ち等あまり高速でなくて良いルーチンBにデ
ータ転送プログラムを設けており、CPU1はこのデー
タ転送プログラを実行することによりEEPROM4に
RAM3上のデータを転送して書込み保持させるのであ
る。
Description
【0001】
【産業上の利用分野】本発明は、プログラマブルシーケ
ンサ等のプログラム制御装置のデータ保持方式に関す
る。
ンサ等のプログラム制御装置のデータ保持方式に関す
る。
【0002】
【従来の技術】従来、演算やデータ転送などのデータ処
理を行うプログラム制御装置には、装置の電源をオフし
たときにもデータを保持し、再び装置を動作させたとき
にそのデータを再現する必要とするものがある。このよ
うな装置では通常バッテリバックアップされたRAMを
設け、電源オフ時にRAM上のデータをそのまま保持す
るものや、電源電圧監視回路を備え、電源がオフされた
時に、動作電圧が残っている間にRAM上のデータをE
EPROMに転送して保持するもの、或いはデータエリ
アを初めからEEPROMに割り付けておき、電源がオ
フされても保持できるようにしたものがある。
理を行うプログラム制御装置には、装置の電源をオフし
たときにもデータを保持し、再び装置を動作させたとき
にそのデータを再現する必要とするものがある。このよ
うな装置では通常バッテリバックアップされたRAMを
設け、電源オフ時にRAM上のデータをそのまま保持す
るものや、電源電圧監視回路を備え、電源がオフされた
時に、動作電圧が残っている間にRAM上のデータをE
EPROMに転送して保持するもの、或いはデータエリ
アを初めからEEPROMに割り付けておき、電源がオ
フされても保持できるようにしたものがある。
【0003】
【発明が解決しようとする課題】上記のようにバッテリ
バックアップされたRAMを用いるものでは当然バッテ
リが必要な上に、一定期間毎のメンテナンスを必要とし
た。また電源電圧監視回路を備えるものでは、当然複雑
な回路構成の当該回路が必要となる。
バックアップされたRAMを用いるものでは当然バッテ
リが必要な上に、一定期間毎のメンテナンスを必要とし
た。また電源電圧監視回路を備えるものでは、当然複雑
な回路構成の当該回路が必要となる。
【0004】更にEEPROMをデータエリアとする場
合には書込みに数msec〜十数msecの時間を要
し、連続した書込みがあると他の処理に影響が出てしま
ういう問題がある。本発明は、上述の問題点に鑑みて為
されたもので、バックアップ用のバッテリや、複雑な回
路の追加無しに且つ他の処理に影響を与えることなくデ
ータを保持することができるプログラム制御装置のデー
タ保持方式を提供するにある。
合には書込みに数msec〜十数msecの時間を要
し、連続した書込みがあると他の処理に影響が出てしま
ういう問題がある。本発明は、上述の問題点に鑑みて為
されたもので、バックアップ用のバッテリや、複雑な回
路の追加無しに且つ他の処理に影響を与えることなくデ
ータを保持することができるプログラム制御装置のデー
タ保持方式を提供するにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、演算やデータ転送などのデ
ータ処理を行うCPU、CPUが実行する基本的プログ
ラム等を格納したROM、変更可能なプログラムやデー
タを格納するRAM、データ保持を行うEEPROMを
備えたプログラム制御装置において、実行するプログラ
ムの中の高速処理でないルーチンでRAM上のデータを
EEPROMに転送して書込み保持させるものである。
に、請求項1記載の発明は、演算やデータ転送などのデ
ータ処理を行うCPU、CPUが実行する基本的プログ
ラム等を格納したROM、変更可能なプログラムやデー
タを格納するRAM、データ保持を行うEEPROMを
備えたプログラム制御装置において、実行するプログラ
ムの中の高速処理でないルーチンでRAM上のデータを
EEPROMに転送して書込み保持させるものである。
【0006】また請求項2記載の発明は、演算やデータ
転送などのデータ処理を行うCPU、CPUが実行する
基本的プログラム等を格納したROM、変更可能なプロ
グラムやデータを格納するRAM、データ保持を行うE
EPROMを備えたプログラム制御装置において、装置
の電源遮断前に実行されるデータ転送処理プログラムを
持ち、このデータ転送処理プログラムの実行でRAM上
のデータをEEPROMに転送して書込み保持させるも
のである。
転送などのデータ処理を行うCPU、CPUが実行する
基本的プログラム等を格納したROM、変更可能なプロ
グラムやデータを格納するRAM、データ保持を行うE
EPROMを備えたプログラム制御装置において、装置
の電源遮断前に実行されるデータ転送処理プログラムを
持ち、このデータ転送処理プログラムの実行でRAM上
のデータをEEPROMに転送して書込み保持させるも
のである。
【0007】更に請求項3記載の発明は、演算やデータ
転送などのデータ処理を行うCPU、CPUが実行する
基本的プログラム等を格納したROM、変更可能なプロ
グラムやデータを格納するRAM、データ保持を行うE
EPROMを備えたプログラム制御装置において、動作
中に一定時間毎に割り込み処理によりRAM上のデータ
をEEPROMに転送して書込み保持させるものであ
る。
転送などのデータ処理を行うCPU、CPUが実行する
基本的プログラム等を格納したROM、変更可能なプロ
グラムやデータを格納するRAM、データ保持を行うE
EPROMを備えたプログラム制御装置において、動作
中に一定時間毎に割り込み処理によりRAM上のデータ
をEEPROMに転送して書込み保持させるものであ
る。
【0008】
【作用】本発明によれば、RAM上のデータをEEPR
OMに転送退避させることがソフトウェアの処理で行え
るため、バッテリや、電源電圧監視回路を設けること無
しに装置の電源オフ後もデータの保持ができる。特に請
求項1記載の発明や、請求項2記載の発明によれば、実
行している処理に影響を与えず、EEPROMにRAM
上にデータを書き込むことができ、また請求項3記載の
発明によれば、途中での電源オフに対して対応が可能と
なる。
OMに転送退避させることがソフトウェアの処理で行え
るため、バッテリや、電源電圧監視回路を設けること無
しに装置の電源オフ後もデータの保持ができる。特に請
求項1記載の発明や、請求項2記載の発明によれば、実
行している処理に影響を与えず、EEPROMにRAM
上にデータを書き込むことができ、また請求項3記載の
発明によれば、途中での電源オフに対して対応が可能と
なる。
【0009】
(実施例1)図1はデータ処理装置のシステム構成を示
しており、図示するシステムでは演算やデータ転送など
のデータ処理を行うCPU1と、CPU1が実行する基
本的プログラム等を格納したROM2と、変更可能なプ
ログラムやデータを格納するRAM3と、データ保持を
行うEEPROM4と、電源部5と、電源立ち上がり等
でCPU1にリセットをかけるリセット制御部6と、更
にCPU1の動作に割り込みをかけたりする割り込み処
理部7と、バスの制御を行うバス制御部8と、外部機器
との間でデータの入出力を行うための外部インターフェ
ース9とから構成される。
しており、図示するシステムでは演算やデータ転送など
のデータ処理を行うCPU1と、CPU1が実行する基
本的プログラム等を格納したROM2と、変更可能なプ
ログラムやデータを格納するRAM3と、データ保持を
行うEEPROM4と、電源部5と、電源立ち上がり等
でCPU1にリセットをかけるリセット制御部6と、更
にCPU1の動作に割り込みをかけたりする割り込み処
理部7と、バスの制御を行うバス制御部8と、外部機器
との間でデータの入出力を行うための外部インターフェ
ース9とから構成される。
【0010】而して本実施例では実行するプログラムが
図2に示すようにデータの受渡し、制御処理、演算等高
速処理を必要とするルーチンAと、入力待ち、条件待ち
等あまり高速でなくて良いルーチンBとに分かれてお
り、この内高速でなくて良いルーチンBにはRAM3上
のデータをEEPROM4に転送するプログラムを設け
ており、CPU1はこのルーチンBでデータ転送プログ
ラムを実行することによりEEPROM4にRAM3上
のデータを転送して書込み保持させるのである。
図2に示すようにデータの受渡し、制御処理、演算等高
速処理を必要とするルーチンAと、入力待ち、条件待ち
等あまり高速でなくて良いルーチンBとに分かれてお
り、この内高速でなくて良いルーチンBにはRAM3上
のデータをEEPROM4に転送するプログラムを設け
ており、CPU1はこのルーチンBでデータ転送プログ
ラムを実行することによりEEPROM4にRAM3上
のデータを転送して書込み保持させるのである。
【0011】尚ルーチンAではデータをRAM3上で一
旦保持するようにCPU1はデータ処理を行う。ここで
EEPROM4への書込み中または書込み前に電源がオ
フされるとデータの保持が不可能となるが、通常の使い
方では電源がオフされる直前まで、新規データを受け取
ったりするようなことは無く、実用上の問題は特に無
い。
旦保持するようにCPU1はデータ処理を行う。ここで
EEPROM4への書込み中または書込み前に電源がオ
フされるとデータの保持が不可能となるが、通常の使い
方では電源がオフされる直前まで、新規データを受け取
ったりするようなことは無く、実用上の問題は特に無
い。
【0012】(実施例2)上記実施例1ではデータ転送
プログラムを高速を必要としないルーチンに設けて実行
することにより、RAM3上のデータをEEPROM4
に転送して書込み保持させるようになっているが、本実
施例では図3に示すように実行しているプログラムPの
最終に上記データ転送プログラムP0 を設定し、処理が
終了して電源オフされる段階において、CPU1がデー
タ転送プログラムP0 を実行してEEPROM4にデー
タ転送を行うようにしたものである。
プログラムを高速を必要としないルーチンに設けて実行
することにより、RAM3上のデータをEEPROM4
に転送して書込み保持させるようになっているが、本実
施例では図3に示すように実行しているプログラムPの
最終に上記データ転送プログラムP0 を設定し、処理が
終了して電源オフされる段階において、CPU1がデー
タ転送プログラムP0 を実行してEEPROM4にデー
タ転送を行うようにしたものである。
【0013】この実施例2も実施例1と同様に高速処理
に影響を与えることなくデータの保持が可能となる。 (実施例3)上記実施例1、2は高速処理が終了して余
裕のあるタイミングでデータ転送を実行するようにした
もので、極端にはプログラムした人の都合のよい自由な
タイミングでデータ転送を行うようにしたものである
が、実行途中で電源オフされることを考慮して、図4に
示すように予め実行するプログラムの実行を一定周期で
中断させ、その中断中にCPU1がデータ転送プログラ
ムを実行する割り込み処理Iを用いても良い。
に影響を与えることなくデータの保持が可能となる。 (実施例3)上記実施例1、2は高速処理が終了して余
裕のあるタイミングでデータ転送を実行するようにした
もので、極端にはプログラムした人の都合のよい自由な
タイミングでデータ転送を行うようにしたものである
が、実行途中で電源オフされることを考慮して、図4に
示すように予め実行するプログラムの実行を一定周期で
中断させ、その中断中にCPU1がデータ転送プログラ
ムを実行する割り込み処理Iを用いても良い。
【0014】この場合1回の処理で転送するデータ個数
を変えることで、割り込み処理時間を小さくすることが
でき、これによりプログラプの実行に影響を与えないよ
うにすることができる。
を変えることで、割り込み処理時間を小さくすることが
でき、これによりプログラプの実行に影響を与えないよ
うにすることができる。
【0015】
【発明の効果】本発明によれば、RAM上のデータをE
EPROMに転送退避させることがソフトウェアの処理
で行えるため、バッテリや、電源電圧監視回路を設ける
こと無しに装置の電源オフ後もデータの保持ができると
いう効果があり、特に請求項1記載の発明や、請求項2
記載の発明によれば、実行している処理に影響を与え
ず、EEPROMにRAM上にデータを書き込むことが
でき、また請求項3記載は途中で電源がオフされた場合
にも其までのデータの一部を保持できる可能性がある。
EPROMに転送退避させることがソフトウェアの処理
で行えるため、バッテリや、電源電圧監視回路を設ける
こと無しに装置の電源オフ後もデータの保持ができると
いう効果があり、特に請求項1記載の発明や、請求項2
記載の発明によれば、実行している処理に影響を与え
ず、EEPROMにRAM上にデータを書き込むことが
でき、また請求項3記載は途中で電源がオフされた場合
にも其までのデータの一部を保持できる可能性がある。
【図1】本発明のプログラム制御装置のシステム構成図
である。
である。
【図2】実施例1の説明用フローチャートである。
【図3】実施例2の説明用フローチャートである。
【図4】実施例3の説明用タイムチャートである。
1 CPU 2 ROM 3 RAM 4 EEPROM
Claims (3)
- 【請求項1】演算やデータ転送などのデータ処理を行う
CPU、CPUが実行する基本的プログラム等を格納し
たROM、変更可能なプログラムやデータを格納するR
AM、データ保持を行うEEPROMを備えたプログラ
ム制御装置において、実行するプログラムの中の高速処
理でないルーチンでRAM上のデータをEEPROMに
転送して書込み保持させることを特徴とするデータ処理
装置のデータ保持方式。 - 【請求項2】演算やデータ転送などのデータ処理を行う
CPU、CPUが実行する基本的プログラム等を格納し
たROM、変更可能なプログラムやデータを格納するR
AM、データ保持を行うEEPROMを備えたプログラ
ム制御装置において、装置の電源遮断前に実行されるデ
ータ転送処理プログラムを持ち、このデータ転送処理プ
ログラムの実行でRAM上のデータをEEPROMに転
送して書込み保持させることを特徴とするデータ処理装
置のデータ保持方式。 - 【請求項3】演算やデータ転送などのデータ処理を行う
CPU、CPUが実行する基本的プログラム等を格納し
たROM、変更可能なプログラムやデータを格納するR
AM、データ保持を行うEEPROMを備えたプログラ
ム制御装置において、動作中に一定時間毎に割り込み処
理によりRAM上のデータをEEPROMに転送して書
込み保持させることを特徴とするプログラム制御装置の
データ保持方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4012550A JPH05204750A (ja) | 1992-01-28 | 1992-01-28 | プログラム制御装置のデータ保持方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4012550A JPH05204750A (ja) | 1992-01-28 | 1992-01-28 | プログラム制御装置のデータ保持方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05204750A true JPH05204750A (ja) | 1993-08-13 |
Family
ID=11808445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4012550A Withdrawn JPH05204750A (ja) | 1992-01-28 | 1992-01-28 | プログラム制御装置のデータ保持方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05204750A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016143367A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社日立産機システム | プログラマブルコントローラ |
-
1992
- 1992-01-28 JP JP4012550A patent/JPH05204750A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016143367A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社日立産機システム | プログラマブルコントローラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01237864A (ja) | Dma転送制御装置 | |
US6175890B1 (en) | Device for efficiently handling interrupt request processes | |
US20020161944A1 (en) | Programmable controller | |
JPH05204750A (ja) | プログラム制御装置のデータ保持方式 | |
JPS6347812A (ja) | スリ−プモ−ド制御装置 | |
JPH08137513A (ja) | メモリ管理方式 | |
JP2778037B2 (ja) | シーケンプログラム切り換え装置 | |
JPH02125303A (ja) | ブログラマブル・コントローラ | |
JPS61288232A (ja) | 出力命令制御方式 | |
JPH01193948A (ja) | データ転送制御方式 | |
JPH01175001A (ja) | 記憶データの保護方式 | |
JPH02236708A (ja) | 電子計算処理システム | |
JP2665520B2 (ja) | プログラマブルコントローラ | |
JPH03171271A (ja) | グラフィック描画装置 | |
JPH04177504A (ja) | プログラマブルコントローラのバックアップ装置 | |
JPS62208151A (ja) | 情報処理装置 | |
JPH04229302A (ja) | 制御処理装置 | |
JPH0247707A (ja) | 入力データの外部記憶媒体への書込み制御方式 | |
JPH10240569A (ja) | 計算機のトレース装置 | |
JPH0546212A (ja) | プログラマブルコントローラのシステム設定方法 | |
JPS6378253A (ja) | プログラムロ−ド方式 | |
JPH08328967A (ja) | 携帯型情報処理装置 | |
JPH04127334A (ja) | マイクロプロセッサシステム | |
JPH1124941A (ja) | 命令実行制御方法ならびに装置 | |
JPH04358254A (ja) | アダプタ制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |