JPH05204750A - プログラム制御装置のデータ保持方式 - Google Patents
プログラム制御装置のデータ保持方式Info
- Publication number
- JPH05204750A JPH05204750A JP4012550A JP1255092A JPH05204750A JP H05204750 A JPH05204750 A JP H05204750A JP 4012550 A JP4012550 A JP 4012550A JP 1255092 A JP1255092 A JP 1255092A JP H05204750 A JPH05204750 A JP H05204750A
- Authority
- JP
- Japan
- Prior art keywords
- data
- program
- cpu
- eeprom
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】バックアップ用のバッテリや、複雑な回路の追
加無しに且つ他の処理に影響を与えることなくデータを
保持することができるプログラム制御装置のデータ保持
方式を提供するにある。 【構成】データ処理装置は演算やデータ転送などのデー
タ処理を行うＣＰＵ１と、ＣＰＵ１が実行する基本的プ
ログラム等を格納したＲＯＭ２と、変更可能なプログラ
ムやデータを格納するＲＡＭ３と、データ保持を行うＥ
ＥＰＲＯＭ４等からなる。実行するプログラムは入力待
ち、条件待ち等あまり高速でなくて良いルーチンＢにデ
ータ転送プログラムを設けており、ＣＰＵ１はこのデー
タ転送プログラを実行することによりＥＥＰＲＯＭ４に
ＲＡＭ３上のデータを転送して書込み保持させるのであ
る。
加無しに且つ他の処理に影響を与えることなくデータを
保持することができるプログラム制御装置のデータ保持
方式を提供するにある。 【構成】データ処理装置は演算やデータ転送などのデー
タ処理を行うＣＰＵ１と、ＣＰＵ１が実行する基本的プ
ログラム等を格納したＲＯＭ２と、変更可能なプログラ
ムやデータを格納するＲＡＭ３と、データ保持を行うＥ
ＥＰＲＯＭ４等からなる。実行するプログラムは入力待
ち、条件待ち等あまり高速でなくて良いルーチンＢにデ
ータ転送プログラムを設けており、ＣＰＵ１はこのデー
タ転送プログラを実行することによりＥＥＰＲＯＭ４に
ＲＡＭ３上のデータを転送して書込み保持させるのであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブルシーケ
ンサ等のプログラム制御装置のデータ保持方式に関す
る。
ンサ等のプログラム制御装置のデータ保持方式に関す
る。
【０００２】
【従来の技術】従来、演算やデータ転送などのデータ処
理を行うプログラム制御装置には、装置の電源をオフし
たときにもデータを保持し、再び装置を動作させたとき
にそのデータを再現する必要とするものがある。このよ
うな装置では通常バッテリバックアップされたＲＡＭを
設け、電源オフ時にＲＡＭ上のデータをそのまま保持す
るものや、電源電圧監視回路を備え、電源がオフされた
時に、動作電圧が残っている間にＲＡＭ上のデータをＥ
ＥＰＲＯＭに転送して保持するもの、或いはデータエリ
アを初めからＥＥＰＲＯＭに割り付けておき、電源がオ
フされても保持できるようにしたものがある。
理を行うプログラム制御装置には、装置の電源をオフし
たときにもデータを保持し、再び装置を動作させたとき
にそのデータを再現する必要とするものがある。このよ
うな装置では通常バッテリバックアップされたＲＡＭを
設け、電源オフ時にＲＡＭ上のデータをそのまま保持す
るものや、電源電圧監視回路を備え、電源がオフされた
時に、動作電圧が残っている間にＲＡＭ上のデータをＥ
ＥＰＲＯＭに転送して保持するもの、或いはデータエリ
アを初めからＥＥＰＲＯＭに割り付けておき、電源がオ
フされても保持できるようにしたものがある。
【０００３】
【発明が解決しようとする課題】上記のようにバッテリ
バックアップされたＲＡＭを用いるものでは当然バッテ
リが必要な上に、一定期間毎のメンテナンスを必要とし
た。また電源電圧監視回路を備えるものでは、当然複雑
な回路構成の当該回路が必要となる。
バックアップされたＲＡＭを用いるものでは当然バッテ
リが必要な上に、一定期間毎のメンテナンスを必要とし
た。また電源電圧監視回路を備えるものでは、当然複雑
な回路構成の当該回路が必要となる。
【０００４】更にＥＥＰＲＯＭをデータエリアとする場
合には書込みに数ｍｓｅｃ〜十数ｍｓｅｃの時間を要
し、連続した書込みがあると他の処理に影響が出てしま
ういう問題がある。本発明は、上述の問題点に鑑みて為
されたもので、バックアップ用のバッテリや、複雑な回
路の追加無しに且つ他の処理に影響を与えることなくデ
ータを保持することができるプログラム制御装置のデー
タ保持方式を提供するにある。
合には書込みに数ｍｓｅｃ〜十数ｍｓｅｃの時間を要
し、連続した書込みがあると他の処理に影響が出てしま
ういう問題がある。本発明は、上述の問題点に鑑みて為
されたもので、バックアップ用のバッテリや、複雑な回
路の追加無しに且つ他の処理に影響を与えることなくデ
ータを保持することができるプログラム制御装置のデー
タ保持方式を提供するにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、演算やデータ転送などのデ
ータ処理を行うＣＰＵ、ＣＰＵが実行する基本的プログ
ラム等を格納したＲＯＭ、変更可能なプログラムやデー
タを格納するＲＡＭ、データ保持を行うＥＥＰＲＯＭを
備えたプログラム制御装置において、実行するプログラ
ムの中の高速処理でないルーチンでＲＡＭ上のデータを
ＥＥＰＲＯＭに転送して書込み保持させるものである。
に、請求項１記載の発明は、演算やデータ転送などのデ
ータ処理を行うＣＰＵ、ＣＰＵが実行する基本的プログ
ラム等を格納したＲＯＭ、変更可能なプログラムやデー
タを格納するＲＡＭ、データ保持を行うＥＥＰＲＯＭを
備えたプログラム制御装置において、実行するプログラ
ムの中の高速処理でないルーチンでＲＡＭ上のデータを
ＥＥＰＲＯＭに転送して書込み保持させるものである。
【０００６】また請求項２記載の発明は、演算やデータ
転送などのデータ処理を行うＣＰＵ、ＣＰＵが実行する
基本的プログラム等を格納したＲＯＭ、変更可能なプロ
グラムやデータを格納するＲＡＭ、データ保持を行うＥ
ＥＰＲＯＭを備えたプログラム制御装置において、装置
の電源遮断前に実行されるデータ転送処理プログラムを
持ち、このデータ転送処理プログラムの実行でＲＡＭ上
のデータをＥＥＰＲＯＭに転送して書込み保持させるも
のである。
転送などのデータ処理を行うＣＰＵ、ＣＰＵが実行する
基本的プログラム等を格納したＲＯＭ、変更可能なプロ
グラムやデータを格納するＲＡＭ、データ保持を行うＥ
ＥＰＲＯＭを備えたプログラム制御装置において、装置
の電源遮断前に実行されるデータ転送処理プログラムを
持ち、このデータ転送処理プログラムの実行でＲＡＭ上
のデータをＥＥＰＲＯＭに転送して書込み保持させるも
のである。
【０００７】更に請求項３記載の発明は、演算やデータ
転送などのデータ処理を行うＣＰＵ、ＣＰＵが実行する
基本的プログラム等を格納したＲＯＭ、変更可能なプロ
グラムやデータを格納するＲＡＭ、データ保持を行うＥ
ＥＰＲＯＭを備えたプログラム制御装置において、動作
中に一定時間毎に割り込み処理によりＲＡＭ上のデータ
をＥＥＰＲＯＭに転送して書込み保持させるものであ
る。
転送などのデータ処理を行うＣＰＵ、ＣＰＵが実行する
基本的プログラム等を格納したＲＯＭ、変更可能なプロ
グラムやデータを格納するＲＡＭ、データ保持を行うＥ
ＥＰＲＯＭを備えたプログラム制御装置において、動作
中に一定時間毎に割り込み処理によりＲＡＭ上のデータ
をＥＥＰＲＯＭに転送して書込み保持させるものであ
る。
【０００８】
【作用】本発明によれば、ＲＡＭ上のデータをＥＥＰＲ
ＯＭに転送退避させることがソフトウェアの処理で行え
るため、バッテリや、電源電圧監視回路を設けること無
しに装置の電源オフ後もデータの保持ができる。特に請
求項１記載の発明や、請求項２記載の発明によれば、実
行している処理に影響を与えず、ＥＥＰＲＯＭにＲＡＭ
上にデータを書き込むことができ、また請求項３記載の
発明によれば、途中での電源オフに対して対応が可能と
なる。
ＯＭに転送退避させることがソフトウェアの処理で行え
るため、バッテリや、電源電圧監視回路を設けること無
しに装置の電源オフ後もデータの保持ができる。特に請
求項１記載の発明や、請求項２記載の発明によれば、実
行している処理に影響を与えず、ＥＥＰＲＯＭにＲＡＭ
上にデータを書き込むことができ、また請求項３記載の
発明によれば、途中での電源オフに対して対応が可能と
なる。
【０００９】
（実施例１）図１はデータ処理装置のシステム構成を示
しており、図示するシステムでは演算やデータ転送など
のデータ処理を行うＣＰＵ１と、ＣＰＵ１が実行する基
本的プログラム等を格納したＲＯＭ２と、変更可能なプ
ログラムやデータを格納するＲＡＭ３と、データ保持を
行うＥＥＰＲＯＭ４と、電源部５と、電源立ち上がり等
でＣＰＵ１にリセットをかけるリセット制御部６と、更
にＣＰＵ１の動作に割り込みをかけたりする割り込み処
理部７と、バスの制御を行うバス制御部８と、外部機器
との間でデータの入出力を行うための外部インターフェ
ース９とから構成される。
しており、図示するシステムでは演算やデータ転送など
のデータ処理を行うＣＰＵ１と、ＣＰＵ１が実行する基
本的プログラム等を格納したＲＯＭ２と、変更可能なプ
ログラムやデータを格納するＲＡＭ３と、データ保持を
行うＥＥＰＲＯＭ４と、電源部５と、電源立ち上がり等
でＣＰＵ１にリセットをかけるリセット制御部６と、更
にＣＰＵ１の動作に割り込みをかけたりする割り込み処
理部７と、バスの制御を行うバス制御部８と、外部機器
との間でデータの入出力を行うための外部インターフェ
ース９とから構成される。
【００１０】而して本実施例では実行するプログラムが
図２に示すようにデータの受渡し、制御処理、演算等高
速処理を必要とするルーチンＡと、入力待ち、条件待ち
等あまり高速でなくて良いルーチンＢとに分かれてお
り、この内高速でなくて良いルーチンＢにはＲＡＭ３上
のデータをＥＥＰＲＯＭ４に転送するプログラムを設け
ており、ＣＰＵ１はこのルーチンＢでデータ転送プログ
ラムを実行することによりＥＥＰＲＯＭ４にＲＡＭ３上
のデータを転送して書込み保持させるのである。
図２に示すようにデータの受渡し、制御処理、演算等高
速処理を必要とするルーチンＡと、入力待ち、条件待ち
等あまり高速でなくて良いルーチンＢとに分かれてお
り、この内高速でなくて良いルーチンＢにはＲＡＭ３上
のデータをＥＥＰＲＯＭ４に転送するプログラムを設け
ており、ＣＰＵ１はこのルーチンＢでデータ転送プログ
ラムを実行することによりＥＥＰＲＯＭ４にＲＡＭ３上
のデータを転送して書込み保持させるのである。
【００１１】尚ルーチンＡではデータをＲＡＭ３上で一
旦保持するようにＣＰＵ１はデータ処理を行う。ここで
ＥＥＰＲＯＭ４への書込み中または書込み前に電源がオ
フされるとデータの保持が不可能となるが、通常の使い
方では電源がオフされる直前まで、新規データを受け取
ったりするようなことは無く、実用上の問題は特に無
い。
旦保持するようにＣＰＵ１はデータ処理を行う。ここで
ＥＥＰＲＯＭ４への書込み中または書込み前に電源がオ
フされるとデータの保持が不可能となるが、通常の使い
方では電源がオフされる直前まで、新規データを受け取
ったりするようなことは無く、実用上の問題は特に無
い。
【００１２】（実施例２）上記実施例１ではデータ転送
プログラムを高速を必要としないルーチンに設けて実行
することにより、ＲＡＭ３上のデータをＥＥＰＲＯＭ４
に転送して書込み保持させるようになっているが、本実
施例では図３に示すように実行しているプログラムＰの
最終に上記データ転送プログラムＰ0 を設定し、処理が
終了して電源オフされる段階において、ＣＰＵ１がデー
タ転送プログラムＰ0 を実行してＥＥＰＲＯＭ４にデー
タ転送を行うようにしたものである。
プログラムを高速を必要としないルーチンに設けて実行
することにより、ＲＡＭ３上のデータをＥＥＰＲＯＭ４
に転送して書込み保持させるようになっているが、本実
施例では図３に示すように実行しているプログラムＰの
最終に上記データ転送プログラムＰ0 を設定し、処理が
終了して電源オフされる段階において、ＣＰＵ１がデー
タ転送プログラムＰ0 を実行してＥＥＰＲＯＭ４にデー
タ転送を行うようにしたものである。
【００１３】この実施例２も実施例１と同様に高速処理
に影響を与えることなくデータの保持が可能となる。 （実施例３）上記実施例１、２は高速処理が終了して余
裕のあるタイミングでデータ転送を実行するようにした
もので、極端にはプログラムした人の都合のよい自由な
タイミングでデータ転送を行うようにしたものである
が、実行途中で電源オフされることを考慮して、図４に
示すように予め実行するプログラムの実行を一定周期で
中断させ、その中断中にＣＰＵ１がデータ転送プログラ
ムを実行する割り込み処理Ｉを用いても良い。
に影響を与えることなくデータの保持が可能となる。 （実施例３）上記実施例１、２は高速処理が終了して余
裕のあるタイミングでデータ転送を実行するようにした
もので、極端にはプログラムした人の都合のよい自由な
タイミングでデータ転送を行うようにしたものである
が、実行途中で電源オフされることを考慮して、図４に
示すように予め実行するプログラムの実行を一定周期で
中断させ、その中断中にＣＰＵ１がデータ転送プログラ
ムを実行する割り込み処理Ｉを用いても良い。
【００１４】この場合１回の処理で転送するデータ個数
を変えることで、割り込み処理時間を小さくすることが
でき、これによりプログラプの実行に影響を与えないよ
うにすることができる。
を変えることで、割り込み処理時間を小さくすることが
でき、これによりプログラプの実行に影響を与えないよ
うにすることができる。
【００１５】
【発明の効果】本発明によれば、ＲＡＭ上のデータをＥ
ＥＰＲＯＭに転送退避させることがソフトウェアの処理
で行えるため、バッテリや、電源電圧監視回路を設ける
こと無しに装置の電源オフ後もデータの保持ができると
いう効果があり、特に請求項１記載の発明や、請求項２
記載の発明によれば、実行している処理に影響を与え
ず、ＥＥＰＲＯＭにＲＡＭ上にデータを書き込むことが
でき、また請求項３記載は途中で電源がオフされた場合
にも其までのデータの一部を保持できる可能性がある。
ＥＰＲＯＭに転送退避させることがソフトウェアの処理
で行えるため、バッテリや、電源電圧監視回路を設ける
こと無しに装置の電源オフ後もデータの保持ができると
いう効果があり、特に請求項１記載の発明や、請求項２
記載の発明によれば、実行している処理に影響を与え
ず、ＥＥＰＲＯＭにＲＡＭ上にデータを書き込むことが
でき、また請求項３記載は途中で電源がオフされた場合
にも其までのデータの一部を保持できる可能性がある。
【図１】本発明のプログラム制御装置のシステム構成図
である。
である。
【図２】実施例１の説明用フローチャートである。
【図３】実施例２の説明用フローチャートである。
【図４】実施例３の説明用タイムチャートである。
１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ４ ＥＥＰＲＯＭ
Claims (3)
- 【請求項１】演算やデータ転送などのデータ処理を行う
ＣＰＵ、ＣＰＵが実行する基本的プログラム等を格納し
たＲＯＭ、変更可能なプログラムやデータを格納するＲ
ＡＭ、データ保持を行うＥＥＰＲＯＭを備えたプログラ
ム制御装置において、実行するプログラムの中の高速処
理でないルーチンでＲＡＭ上のデータをＥＥＰＲＯＭに
転送して書込み保持させることを特徴とするデータ処理
装置のデータ保持方式。 - 【請求項２】演算やデータ転送などのデータ処理を行う
ＣＰＵ、ＣＰＵが実行する基本的プログラム等を格納し
たＲＯＭ、変更可能なプログラムやデータを格納するＲ
ＡＭ、データ保持を行うＥＥＰＲＯＭを備えたプログラ
ム制御装置において、装置の電源遮断前に実行されるデ
ータ転送処理プログラムを持ち、このデータ転送処理プ
ログラムの実行でＲＡＭ上のデータをＥＥＰＲＯＭに転
送して書込み保持させることを特徴とするデータ処理装
置のデータ保持方式。 - 【請求項３】演算やデータ転送などのデータ処理を行う
ＣＰＵ、ＣＰＵが実行する基本的プログラム等を格納し
たＲＯＭ、変更可能なプログラムやデータを格納するＲ
ＡＭ、データ保持を行うＥＥＰＲＯＭを備えたプログラ
ム制御装置において、動作中に一定時間毎に割り込み処
理によりＲＡＭ上のデータをＥＥＰＲＯＭに転送して書
込み保持させることを特徴とするプログラム制御装置の
データ保持方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012550A JPH05204750A (ja) | 1992-01-28 | 1992-01-28 | プログラム制御装置のデータ保持方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012550A JPH05204750A (ja) | 1992-01-28 | 1992-01-28 | プログラム制御装置のデータ保持方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05204750A true JPH05204750A (ja) | 1993-08-13 |
Family
ID=11808445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4012550A Withdrawn JPH05204750A (ja) | 1992-01-28 | 1992-01-28 | プログラム制御装置のデータ保持方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05204750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016143367A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社日立産機システム | プログラマブルコントローラ |
-
1992
- 1992-01-28 JP JP4012550A patent/JPH05204750A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016143367A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社日立産機システム | プログラマブルコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01237864A (ja) | Ｄｍａ転送制御装置 | |
| US6175890B1 (en) | Device for efficiently handling interrupt request processes | |
| US20020161944A1 (en) | Programmable controller | |
| JPH05204750A (ja) | プログラム制御装置のデータ保持方式 | |
| JPS6347812A (ja) | スリ−プモ−ド制御装置 | |
| JPH08137513A (ja) | メモリ管理方式 | |
| JP2778037B2 (ja) | シーケンプログラム切り換え装置 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPH01193948A (ja) | データ転送制御方式 | |
| JPH01175001A (ja) | 記憶データの保護方式 | |
| JPH02236708A (ja) | 電子計算処理システム | |
| JP2665520B2 (ja) | プログラマブルコントローラ | |
| JPH03171271A (ja) | グラフィック描画装置 | |
| JPH04177504A (ja) | プログラマブルコントローラのバックアップ装置 | |
| JPS62208151A (ja) | 情報処理装置 | |
| JPH04229302A (ja) | 制御処理装置 | |
| JPH0247707A (ja) | 入力データの外部記憶媒体への書込み制御方式 | |
| JPH10240569A (ja) | 計算機のトレース装置 | |
| JPH0546212A (ja) | プログラマブルコントローラのシステム設定方法 | |
| JPS6378253A (ja) | プログラムロ−ド方式 | |
| JPH08328967A (ja) | 携帯型情報処理装置 | |
| JPH04127334A (ja) | マイクロプロセッサシステム | |
| JPH1124941A (ja) | 命令実行制御方法ならびに装置 | |
| JPH04358254A (ja) | アダプタ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |