JPS63155813A - ヒステリシス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は入出力伝達特性にある一定幅の不感帯を設け
たヒステリシス回路に関するものである。

〔従来の技術〕

第３図は従来のヒステリシス回路を示す回路図である。

同図において、１は入力信号Ｍｉｎが入力する入力端子
、２は反転入力端子に入力信号Ｍｉｎが入力する演算増
幅器、３はこの演算増幅器２の出力端子に接続され、出
力信号Ｖｏｕｔ　ｆＩ：出力する出力端子、４は一端が
出力端子３に接続され、他端が演算増幅器２の非反転入
力端子に接続された抵抗値Ｒ１の抵抗、５は一端が抵抗
４の他端に接続され、他端が接地された抵抗値Ｒ２の抵
抗である。次に、上記構成によるヒステリシス回路は入
力端子Ｗｉｎが演算増幅器２の反転入力端子に入力する
。そして、演算増幅器２の非反転入力端子に、演算増幅
器２の出力端子と接地間に直列接続された抵抗４および
抵抗５の中点が接続され、正帰還をかけて出力端子３か
ら出力画号Ｖｏｕｔが出力する。そして、この回路の入
出力伝達特性を第４図に示すことができる。まず、λカ
信号Ｖｌｎが負から正へと変化する場合、出力信号Ｖｏ
ｕｔが正から負へと急激に変化するときの入力信号レベ
ル＋ｖ１は演算増幅器２の正の最大出力電圧をＥ＋　と
すると（１）式で与えられる。

逆に、出力信号が負から正へと急激に変化するときの入
力信号レベル−ｖ２は演算増幅器２の負の最大出力電圧
を−Ｅ！とすると（２）式で与えられる。

したがって、ビステリシス幅は（３）式で与えられる。

〔発明が解決しようとする問題点〕

上述した従来のビステリシス回路は、その演算増幅器の
最大出力電圧が製造条件、温度などの猪条件によりバラ
ツキや変動があり、特に集積化した場合に更にバラツキ
や変動が大きくなるという欠点がある。

〔問題点を解決するための手段〕

この発明のヒステリシス回路は、演算増幅器の非反転入
力端子に、この演算増幅器の出力信号の極性によりどち
らか一方が導通するスイクチング素子を介して所定の基
準電圧を供給するようにしたものである。

〔作用〕

この発明は演算増幅器の最大出力電圧を所望の値にバラ
ツキや変動がなく、安定に保つことができる。

〔実施例〕

第１図はこの発明に係るビステリシス回路の一実施例を
示す回路図でちる。同図において、６は一端が基準電源
端子Ｔに接続され、他端が別の基準電源端子８に接続さ
れ、第１可変端子に電圧子ｖ、　１生成し第２可変端子
に電圧−ｖ２を生成する可変抵抗、９は入力端子が出力
端子３に接続されたインバーｉ、１ａはゲートがインバ
ータ９の出力端子に接続され、ドレインが演算増幅器２
の非反転入力端子に接続され、ソースが可変抵抗６の第
２可変端子に接続された第１スインテング素子、１１は
ゲートがインバータ９の入力端子に接続され、ドレイン
が可変抵抗８の第１可変端子に接続され、ソースが演算
増幅器２の非反転入力端子に接続された第２スイッチン
グ素子である。

次に、上記構成によるヒステリシス回路は入力信号ｖｌ
ｎが演算増幅器２の反転入力端子に入力する。そして、
演算増幅器２の非反転入力端子に第１スイッチング素子
１Ｇのドレインと第２スイッチング素子１１のソースと
の接続点が接続され正帰還をかけて出力端子３から出力
信号Ｖｏｕ　ｔが出力する。そして、この回路の入出力
伝達特性を第２図に示すことができる。まず、入力信号
が負から正へと変化する場合に、入力信号Ｖｉｎが負の
とき演算増幅器２の出力は正の最大出力電圧になってお
シ、第２スイッチング素子１１が導通し第１スイッチン
グ素子１Ｇがインバータ９によシ非導通になる。したが
って、電源端子Ｔおよび８の間に接続された可変抵抗６
の第１可変端子に生成される電圧子Ｖ、が演算増幅器２
の非反転入力端子に入力し、反転入力端子に入力する入
力信号Ｍｉｎが電圧子Ｖ、　　を超えると出力信号は急
激に正から負へと変化する。次に入力信号Ｗｉｎが正か
ら負へと変化するが、入力信号Ｍｉｎが正のとき演算増
幅器２の出力は負の最大出力電圧になっておρ、第１ス
イッチング素子１０が導通し第２スイッチング素子１１
が非導通になる。したがって、可変抵抗８の第２可変端
子に生成される電圧−■２が演算増幅器２の非反転入力
端子に入力し、入力信号Ｍｉｎが電圧−ｖ２を超えると
出力信号Ｖｏｕｔは急激に負から正へと変化する。した
がって、ヒステリシス幅は＋Ｖｌ　　（Ｖｉ）で与えら
れるので、この値は電源端子７および８に供給される電
源電圧と抵抗６の抵抗分割比のみから決まり、演算増幅
器２の最大出力電圧に依存しないのでヒステリシス幅を
安定にすることができる。

〔発明の効果〕

以上詳細に説明したように、この発明に係るヒステリシ
ス回路によれば、演算増幅器の最大出力電圧に依存しな
い電圧を非反転入力端子に供給することによシ、ヒステ
リシス＠を所望の値に安定に保つことができる効果があ
る。

【図面の簡単な説明】 第１図はこの発明に係るヒステリシス回路の−実施例を
示す回路図、第２図は第１図の入出力伝達特性を示す図
、第３図は従来のヒステリシス回路を示す回路図、第４
図は第３図の入出力伝達特性を示す図である。 １・・・拳入力端子、２・・・・演算増幅器、３・・・
・出力端子、４および５・・・・抵抗、６・・・・可変
抵抗、Ｔおよび８・・・・電源端子、９・Φ・・インバ
ータ、１０・・・−第１スイッチング素子、１１・・・
・第２スイッチング素子。

Claims (1)

【特許請求の範囲】
1. 演算増幅器と、この演算増幅器の出力信号の極性により
   どちらか一方が導通し他方が非導通に制御され、それぞ
   れ一方の端子が共に前記演算増幅器の非反転入力端子に
   接続された第１スイッチング素子および第２スイッチン
   グ素子と、この第１スイッチング素子および第２スイッ
   チング素子の他方の端子に相異なる基準電圧を供給する
   手段とを備え、前記演算増幅器の反転入力端子に信号が
   入力し、出力端子から信号を取り出すことを特徴とする
   ヒステリシス回路。