JPS63153613A - 電源安定化回路 - Google Patents
電源安定化回路Info
- Publication number
- JPS63153613A JPS63153613A JP29872786A JP29872786A JPS63153613A JP S63153613 A JPS63153613 A JP S63153613A JP 29872786 A JP29872786 A JP 29872786A JP 29872786 A JP29872786 A JP 29872786A JP S63153613 A JPS63153613 A JP S63153613A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- unstable
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000087 stabilizing effect Effects 0.000 title claims abstract description 18
- 229920006395 saturated elastomer Polymers 0.000 abstract description 3
- 230000006641 stabilisation Effects 0.000 description 10
- 238000011105 stabilization Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電源安定化回路に関し、特に良好な減電圧特性
が要求される半導体集積回路(以下においてICという
)に適用して好適なものである。
が要求される半導体集積回路(以下においてICという
)に適用して好適なものである。
各種電子機器には、電源安定化回路が用いられている。
電源安定化回路の回路構成は多岐にわたるが、その−例
は「電源安定化回路の設計」(昭和52年2月10日第
15版発行、発行所CQ出版社、p24.162.6)
に記載されている。その概要は、出力電圧を分圧して誤
差電圧を得、誤差増幅器により制御用トランジスタを駆
動して上記出力電圧を安定化せしめるものである。
は「電源安定化回路の設計」(昭和52年2月10日第
15版発行、発行所CQ出版社、p24.162.6)
に記載されている。その概要は、出力電圧を分圧して誤
差電圧を得、誤差増幅器により制御用トランジスタを駆
動して上記出力電圧を安定化せしめるものである。
本発明者は、電源安定化回路自体の電圧降下を低減する
ことを検討した。以下は、公知とされた技術ではないが
1本発明者によって検討された技術であり、その概要は
下記のとおりである。
ことを検討した。以下は、公知とされた技術ではないが
1本発明者によって検討された技術であり、その概要は
下記のとおりである。
すなわち、上記公知例について述べると、トランジスタ
Tryはベース電圧がVz+VbeTrlで決定される
電圧になるように制御用トランジスタTr。
Tryはベース電圧がVz+VbeTrlで決定される
電圧になるように制御用トランジスタTr。
を制御する。
非安定電源Eiが上記Vz +VbeTrlで決定され
る電圧以下に低下した場合、Trlはオフになり、出力
電圧EoがE i −VbeTr、で決定される電圧レ
ベルに低下することが1本発明者の検討により明らかに
なった。上記Eiを仮りに1.5vとすれば、出力電圧
EOは0.8■に低下することになる。
る電圧以下に低下した場合、Trlはオフになり、出力
電圧EoがE i −VbeTr、で決定される電圧レ
ベルに低下することが1本発明者の検討により明らかに
なった。上記Eiを仮りに1.5vとすれば、出力電圧
EOは0.8■に低下することになる。
一方、電子機6九使用される電源は、常に所定電圧レベ
ル以上にあるわけではない。例えば電子化を詰機では、
電話回線の直流電源を電源として使用するものがある。
ル以上にあるわけではない。例えば電子化を詰機では、
電話回線の直流電源を電源として使用するものがある。
この場合、交換機と電話機との距離が犬であれば、電話
機に供給される電圧も低下することになる。更に、電子
化電話機は、入力インピーダンスか低いので、電圧低下
が大幅になる。
機に供給される電圧も低下することになる。更に、電子
化電話機は、入力インピーダンスか低いので、電圧低下
が大幅になる。
しかし、電子化電話機用ICはもとより、一般のICに
ついても1V程度の電源電圧で正常に動作させることは
非常に困難である。このような状況を考えると、電源安
定化回路における上記電圧ドロップの低減がICを安定
に動作させる上で重要なことが理解できる。すなわち、
上記電圧関係を例に述べると、x源安定化回路における
0、7vの電圧ドロップがなければ、ICに1.5vの
電源電圧が供給されることになり、ICの動作範囲が拡
大されることになる。
ついても1V程度の電源電圧で正常に動作させることは
非常に困難である。このような状況を考えると、電源安
定化回路における上記電圧ドロップの低減がICを安定
に動作させる上で重要なことが理解できる。すなわち、
上記電圧関係を例に述べると、x源安定化回路における
0、7vの電圧ドロップがなければ、ICに1.5vの
電源電圧が供給されることになり、ICの動作範囲が拡
大されることになる。
本発明者は、電源安定化回路自体の上記電圧ドロップを
低減すべ(検討を重ね、本発明を提案するに至った〇 本発明の目的は、電源電圧の変動に対し安定した出力電
圧を得るとともに、電源電圧低下時の電圧ドロップを低
減し得る電源安定化回路を提供することにある。
低減すべ(検討を重ね、本発明を提案するに至った〇 本発明の目的は、電源電圧の変動に対し安定した出力電
圧を得るとともに、電源電圧低下時の電圧ドロップを低
減し得る電源安定化回路を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細省および添付図面から明らかになるであろう。
明細省および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれは、下記のとおりである。
を簡単に説明すれは、下記のとおりである。
すなわち、PNP トランジスタにて制御用トランジス
タを構成し、入力端子であるエミッタに非安定電圧を供
給し、出力端子であるコレクタから出力電圧を得るとと
もに、上記出力電圧をボルテイジフォロワの第1の入力
端子に帰還し、基準電圧と比較した出力信号によって上
記制御用トランジスタを制御するものである。
タを構成し、入力端子であるエミッタに非安定電圧を供
給し、出力端子であるコレクタから出力電圧を得るとと
もに、上記出力電圧をボルテイジフォロワの第1の入力
端子に帰還し、基準電圧と比較した出力信号によって上
記制御用トランジスタを制御するものである。
上記した手段によれば、非安定電圧が基準電圧に対し高
レベルの場合は、ボルテイジフォロワの動作により出力
電圧のレベルを基準電圧のレベルに制御し、且つ非安定
電圧が基準電圧以下でボルテイジフォロワを構成するト
ランジスタのペース書エミッタ間電圧以上の場合は、制
御用トランジスタが飽和して非安定電圧が出力電圧にな
り、電源安定化回路自体の電圧ドロップが阻止される。
レベルの場合は、ボルテイジフォロワの動作により出力
電圧のレベルを基準電圧のレベルに制御し、且つ非安定
電圧が基準電圧以下でボルテイジフォロワを構成するト
ランジスタのペース書エミッタ間電圧以上の場合は、制
御用トランジスタが飽和して非安定電圧が出力電圧にな
り、電源安定化回路自体の電圧ドロップが阻止される。
〔実施例−1〕
以下、第1図および第2図を参照して本発明を適用した
電源安定化回路の第1冥施例な説明する。
電源安定化回路の第1冥施例な説明する。
なお、第1図はIC化された電源安定化回路の回路図、
第2図は非安定化電圧と出力電圧との関係を示す電圧特
性図をそれぞれ示すものである。
第2図は非安定化電圧と出力電圧との関係を示す電圧特
性図をそれぞれ示すものである。
トランジスタQ、は、本発明でいう制御素子に相当する
ものであり、トランジスタQt I Qs s抵抗R2
によってボルティジフォロワが構成されている。ダイオ
ードD1〜D、は本発明でいう基準電圧Vaを得るもの
であり1本笑施例ではVa=2.IVに般定される。
ものであり、トランジスタQt I Qs s抵抗R2
によってボルティジフォロワが構成されている。ダイオ
ードD1〜D、は本発明でいう基準電圧Vaを得るもの
であり1本笑施例ではVa=2.IVに般定される。
先ず、非安定電圧が2.1V以上の場合の回路動作を説
明する。
明する。
非安定電圧Veは、トランジスタQ、のエミッタに印加
され、且つ抵抗R8を介してダイオードD、に印加され
る。ダイオードD、〜D、の順方向電圧Vfの3倍の電
圧VaがトランジスタQ。
され、且つ抵抗R8を介してダイオードD、に印加され
る。ダイオードD、〜D、の順方向電圧Vfの3倍の電
圧VaがトランジスタQ。
ノヘースに印加され、トランジスタQ、はオン。
トランジスタQ、はオフになる。トランジスタQ!によ
ってトランジスタQ、のペース電流の吸い込みが行われ
、出力を圧■CCの′電圧レベルは、非安定電圧Veに
近いハイレベルの電圧になる。
ってトランジスタQ、のペース電流の吸い込みが行われ
、出力を圧■CCの′電圧レベルは、非安定電圧Veに
近いハイレベルの電圧になる。
トランジスタQ、がオン状態に動作し、ボルテイジフォ
ロワの動作によって出力電圧Vccを基準電圧Vaに等
しい電圧レベル、すなわち2.1Vまで低下せしめる。
ロワの動作によって出力電圧Vccを基準電圧Vaに等
しい電圧レベル、すなわち2.1Vまで低下せしめる。
上記回路動作が行われる結果、非安定電圧Veが2.I
V以上の場合は、第2図に示すように出力電圧Vccも
2.1■に安定化される。
V以上の場合は、第2図に示すように出力電圧Vccも
2.1■に安定化される。
次に、非安定電圧Veが2.1 ■) ■e ) 0.
7 Vの間に変動した場合の回路動作を説明する。
7 Vの間に変動した場合の回路動作を説明する。
ダイオードD、〜D、はカットオフになり、基準電圧V
aは非安定電圧Veの電圧レベルになる。
aは非安定電圧Veの電圧レベルになる。
非安定電圧Veが仮りにIVとすると、トランジスタQ
tにはバイアス電圧が印加されることになるので、オン
状111に動作しトランジスタQ1を飽和せしめる。出
力電圧Vccが得られ、トランジスタQ3がオン状態に
動作し【ボルテイジフオロワ動作により出力電圧Vcc
をIVK安定化させる。
tにはバイアス電圧が印加されることになるので、オン
状111に動作しトランジスタQ1を飽和せしめる。出
力電圧Vccが得られ、トランジスタQ3がオン状態に
動作し【ボルテイジフオロワ動作により出力電圧Vcc
をIVK安定化させる。
すなわち、トランジスタQ1による0、7vの電圧降下
がなく、非安定電圧Veの電圧レベルがそのまま出力電
圧Vccの電圧レベルになる。
がなく、非安定電圧Veの電圧レベルがそのまま出力電
圧Vccの電圧レベルになる。
非安定電圧Veが2. I V )V e ) 0.7
V17)間において、上記安定化動作が行われるので
、負荷Z1として示したICには非安定電圧Veが電源
として供給される。上記ICを正規に駆動する電源電圧
が2,1vとすれば、非安定電圧Veが2.1V以下に
低下したとき充分な回路動作が行われないにしても、上
記0.7Vの電圧降下がないので。
V17)間において、上記安定化動作が行われるので
、負荷Z1として示したICには非安定電圧Veが電源
として供給される。上記ICを正規に駆動する電源電圧
が2,1vとすれば、非安定電圧Veが2.1V以下に
低下したとき充分な回路動作が行われないにしても、上
記0.7Vの電圧降下がないので。
完全に動作停止にならず、減電圧特性が改善されること
になる。
になる。
次に、非安定電圧Veが、0.7V)Veに変動した場
合の回路動作を説明する。
合の回路動作を説明する。
この場合、基準電圧Vaも0.7v以下に低下するので
、トランジスタQ、はオフになり、トランジスタQ、を
制御しない。したがって第2図に示すように出力Vcc
も急激に低下し、負荷であるICも非動作になる。
、トランジスタQ、はオフになり、トランジスタQ、を
制御しない。したがって第2図に示すように出力Vcc
も急激に低下し、負荷であるICも非動作になる。
上記実施例に示した電源安定化回路は、下記の如き効果
を奏する。
を奏する。
+11 非安定電圧が供給され出力電圧を制御する制
御用トランジスタを、基準電圧と出力電圧とを比較する
ボルテイジフォロワにて制御することにより、非安定電
圧が基準電圧以上のとき出力電圧を基準電圧と同一レベ
ルに安定化し得る、という効果が得られる。
御用トランジスタを、基準電圧と出力電圧とを比較する
ボルテイジフォロワにて制御することにより、非安定電
圧が基準電圧以上のとき出力電圧を基準電圧と同一レベ
ルに安定化し得る、という効果が得られる。
(2) 上記(11により、非安定電圧が基準電圧以
下でポルテイジフォロワを駆動できるレベル以上に変化
した場合、制御トランジスタを飽和せしめて非安定電圧
を出力電圧とすることができ、安定化回路自体の電圧降
下を低減する。という効果が得られる。
下でポルテイジフォロワを駆動できるレベル以上に変化
した場合、制御トランジスタを飽和せしめて非安定電圧
を出力電圧とすることができ、安定化回路自体の電圧降
下を低減する。という効果が得られる。
(31上記(2)により、非安定電圧が低下しても負荷
を駆動し得る電源範囲が拡大されることになり、電源が
供給されるIC等の負荷の減電圧特性が改善される、と
いう効果が得られる。
を駆動し得る電源範囲が拡大されることになり、電源が
供給されるIC等の負荷の減電圧特性が改善される、と
いう効果が得られる。
(41回路構成が簡単であるので、IC化に好適である
。
。
〔実施例−2〕
次に、第3図を参照して本発明の第2実施例を説明する
。
。
なお、本実施例と上記第1実施例との相違点は。
上記制御用トランジスタに代えて抵抗R8を設けたこと
にあり、上記第1実施例と同様の回路動作をなすものに
は同一の符号を付し、説明の重複をさけるものとする。
にあり、上記第1実施例と同様の回路動作をなすものに
は同一の符号を付し、説明の重複をさけるものとする。
非安定電圧Veが2.1v以上のとき、ダイオードD、
〜D、によって電圧2.1vの基準電圧Vaが得られる
。出力電圧Vccは抵抗R3を介して得られるが、トラ
ンジスタQsが動作する以前は非安定電圧Veに等しい
。しかしトランジスタQty−Qsによるボルテイジフ
ォロワ動作が行われるにしたがい、抵抗R1の電圧降下
が大になり、出力電圧Vccの電圧レベルが2.1■に
安定化される。
〜D、によって電圧2.1vの基準電圧Vaが得られる
。出力電圧Vccは抵抗R3を介して得られるが、トラ
ンジスタQsが動作する以前は非安定電圧Veに等しい
。しかしトランジスタQty−Qsによるボルテイジフ
ォロワ動作が行われるにしたがい、抵抗R1の電圧降下
が大になり、出力電圧Vccの電圧レベルが2.1■に
安定化される。
一方、非安定電圧Veが2.IV)Ve)0.7Vに変
化した場合は、出力電圧Vccは非安定電圧Veに対応
してレベル変化する。
化した場合は、出力電圧Vccは非安定電圧Veに対応
してレベル変化する。
更K、非安定電圧Veが0.7V)V eになった場合
はボルテイジフォロワ動作が行われず、出力電圧Vcc
は非安定電圧Veに対応してレベル変化する。
はボルテイジフォロワ動作が行われず、出力電圧Vcc
は非安定電圧Veに対応してレベル変化する。
したがって本実施例に示す回路構成では、Ve)Vaの
場合に安定化動作が行われ、Va)Veでは非安定を圧
Veが出力電圧Vccになり、安定化回路の電圧ドロッ
プが低減される。
場合に安定化動作が行われ、Va)Veでは非安定を圧
Veが出力電圧Vccになり、安定化回路の電圧ドロッ
プが低減される。
本実施例に示した安定化回路は、上記第1実施例と同様
の効果を奏するうえに、下記の効果を奏することができ
る。
の効果を奏するうえに、下記の効果を奏することができ
る。
(5) 制御用トランジスタに代えて抵抗R8を設け
ることにより1回路構成が簡単圧なる。という効果が得
られる。
ることにより1回路構成が簡単圧なる。という効果が得
られる。
以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。例えば、バイポー
ラトランジスタに代えてMOS)ランジスタにて構成す
ることができる。この場合、制御用トランジスタはPチ
ャネルのMOS)ランジスタに、ボルテイジフォロワを
構成するトランジスタはNチャネルのMOS)ランジス
タに、ダイオードはNチャネルのMOS)ランジスタを
ダイオード接続したものでよい。
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。例えば、バイポー
ラトランジスタに代えてMOS)ランジスタにて構成す
ることができる。この場合、制御用トランジスタはPチ
ャネルのMOS)ランジスタに、ボルテイジフォロワを
構成するトランジスタはNチャネルのMOS)ランジス
タに、ダイオードはNチャネルのMOS)ランジスタを
ダイオード接続したものでよい。
更に、ダイオードにて構成された基準電圧回路は、バン
ドキャップリファレンス等の定電圧回路に代えてもよい
。
ドキャップリファレンス等の定電圧回路に代えてもよい
。
更に、基準電圧Vaの電圧レベルは上記に限定されるも
のではなく、必要とする出力電圧Vccに合わせて変更
可能である。
のではなく、必要とする出力電圧Vccに合わせて変更
可能である。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である電源安定化回路に
適用して説明したが、それに限定されるものではない。
明をその背景となった利用分野である電源安定化回路に
適用して説明したが、それに限定されるものではない。
例えば自動車の始動時にはパッテリイの電圧が急激に低
下するので、自動車用電子機器に供されるICの電源回
路に個別に利用すれば、電子機器全体のための電源安定
化回路を特に設けた(てもよい。このような利用方法の
利点は、10安定化電源が不測の事態によって破壊され
ても電子機器全体が動作不能にならず、自動車の安全走
行が図れることにある。
下するので、自動車用電子機器に供されるICの電源回
路に個別に利用すれば、電子機器全体のための電源安定
化回路を特に設けた(てもよい。このような利用方法の
利点は、10安定化電源が不測の事態によって破壊され
ても電子機器全体が動作不能にならず、自動車の安全走
行が図れることにある。
本発明は少なくとも、電源安定を必要とするICに組み
込み、広く利用することができる。
込み、広く利用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、非安定電圧が供給され安定化された出力電圧
を得る制御素子と、基準電圧と上記出力電圧とを比較し
て上記制御素子を駆動し上記安定化動作7行わしめろボ
ルティジフォロワとを設け、非安定電圧が基準電圧より
高レベル時には安定化動作を行い、低レベル時には制御
素子を飽和状態になし、制御素子による電圧ドロップを
低減することにより、負荷を駆動する電源電圧の範囲が
拡大され、減電圧特性が改善される。
を得る制御素子と、基準電圧と上記出力電圧とを比較し
て上記制御素子を駆動し上記安定化動作7行わしめろボ
ルティジフォロワとを設け、非安定電圧が基準電圧より
高レベル時には安定化動作を行い、低レベル時には制御
素子を飽和状態になし、制御素子による電圧ドロップを
低減することにより、負荷を駆動する電源電圧の範囲が
拡大され、減電圧特性が改善される。
第1図は本発明を適用した電源安定化回路の第1実施例
を示す回路図、 第2図は回路動作を説明する電圧特性図、第3図は本発
明の第2実施例を示す電源安定化回路の回路図をそれぞ
れ示すものである。 Q、〜Q、・・・トランジスタ、D1〜D、・・・ダイ
オード、R1〜Rs・・・抵抗、Va・・・基準電圧、
ve・・・非安定電圧、Vcc・・・出力電圧。 代理人 弁理士 小 川 勝 男 −第 1
図 第 −図 /2t−()J ’Iう>5’79 紀、!z−丁参坑
を示す回路図、 第2図は回路動作を説明する電圧特性図、第3図は本発
明の第2実施例を示す電源安定化回路の回路図をそれぞ
れ示すものである。 Q、〜Q、・・・トランジスタ、D1〜D、・・・ダイ
オード、R1〜Rs・・・抵抗、Va・・・基準電圧、
ve・・・非安定電圧、Vcc・・・出力電圧。 代理人 弁理士 小 川 勝 男 −第 1
図 第 −図 /2t−()J ’Iう>5’79 紀、!z−丁参坑
Claims (1)
- 1、入力端子に非安定電圧が供給され、出力端子から安
定化された出力電圧を得る制御素子と、所望の電圧レベ
ルの基準電圧と上記出力電圧とを比較し、上記制御素子
を駆動する回路を有し、出力端子が非安定となる減電入
力電圧供給時に出力端子電圧を入力端子電圧とほぼ同一
電圧となるように動作することを特徴とする電源安定化
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61298727A JP2575092B2 (ja) | 1986-12-17 | 1986-12-17 | 電源安定化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61298727A JP2575092B2 (ja) | 1986-12-17 | 1986-12-17 | 電源安定化回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63153613A true JPS63153613A (ja) | 1988-06-27 |
JP2575092B2 JP2575092B2 (ja) | 1997-01-22 |
Family
ID=17863493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61298727A Expired - Fee Related JP2575092B2 (ja) | 1986-12-17 | 1986-12-17 | 電源安定化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2575092B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5632216U (ja) * | 1979-08-14 | 1981-03-30 | ||
JPS5836409U (ja) * | 1981-08-28 | 1983-03-09 | 富士通テン株式会社 | 定電圧回路 |
JPS62281019A (ja) * | 1986-05-30 | 1987-12-05 | Toshiba Corp | 安定化電源回路 |
-
1986
- 1986-12-17 JP JP61298727A patent/JP2575092B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5632216U (ja) * | 1979-08-14 | 1981-03-30 | ||
JPS5836409U (ja) * | 1981-08-28 | 1983-03-09 | 富士通テン株式会社 | 定電圧回路 |
JPS62281019A (ja) * | 1986-05-30 | 1987-12-05 | Toshiba Corp | 安定化電源回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2575092B2 (ja) | 1997-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0691379B2 (ja) | Ab級出力回路 | |
US4855618A (en) | MOS current mirror with high output impedance and compliance | |
US20060152284A1 (en) | Semiconductor device with high-breakdown-voltage regulator | |
KR100812876B1 (ko) | 전원 회로 및 반도체 장치 | |
EP0411657B1 (en) | Constant voltage circuit | |
US5945877A (en) | Power amplifier with bootstrap voltage clamp | |
JPS63153613A (ja) | 電源安定化回路 | |
US5990672A (en) | Generator circuit for a reference voltage that is independent of temperature variations | |
US4498041A (en) | Constant current source circuit | |
JPH05114844A (ja) | アナログ出力回路 | |
US4583051A (en) | Extended range amplifier circuit | |
US5510744A (en) | Control circuit for reducing ground and power bounce from an output driver circuit | |
JP2657239B2 (ja) | コレクタ出力を伴う増幅器段 | |
JPH07202667A (ja) | 半導体装置 | |
JPS6310215A (ja) | 定電流回路 | |
JPS616717A (ja) | 基準出力回路 | |
JPS62281019A (ja) | 安定化電源回路 | |
JPS58169605A (ja) | 直流電圧安定化回路 | |
JP2704035B2 (ja) | 電源回路 | |
JPS6174018A (ja) | 定電流回路 | |
JPS63310206A (ja) | 半導体集積回路における出力駆動回路 | |
JP2005157616A (ja) | 基準電圧発生回路 | |
JPS6029007A (ja) | 出力回路 | |
JPS6119225A (ja) | 誤動作防止回路 | |
JPH0513064Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |