JP2005157616A - 基準電圧発生回路 - Google Patents
基準電圧発生回路 Download PDFInfo
- Publication number
- JP2005157616A JP2005157616A JP2003393527A JP2003393527A JP2005157616A JP 2005157616 A JP2005157616 A JP 2005157616A JP 2003393527 A JP2003393527 A JP 2003393527A JP 2003393527 A JP2003393527 A JP 2003393527A JP 2005157616 A JP2005157616 A JP 2005157616A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- mos transistor
- channel mos
- tree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
【課題】温度などの変動にかかわらず一定の電圧を出力する基準電圧発生回路において、より低消費電力で動作しかつ安定性の優れた基準電圧発生回路を提供すること。
【解決手段】ツリーと、ツリーに電流が流れることにより発生するツリー上の電圧により駆動される電流源の出力電流が入力されて基準電圧を発生するバンドギャップ型基準電圧源とを有し、かつ発生した基準電圧によりツリーを駆動する構成であるバンドギャップレギュレータと、基準電圧によってツリーを駆動する代わりにツリーを駆動する機能を有する始動回路と、始動回路の機能を有効にするため出力電流を始動回路に供給し、かつバンドギャップレギュレータの出力電圧によりアナログ的に出力電流が制御される制御電流源とを具備する。
【選択図】図1
【解決手段】ツリーと、ツリーに電流が流れることにより発生するツリー上の電圧により駆動される電流源の出力電流が入力されて基準電圧を発生するバンドギャップ型基準電圧源とを有し、かつ発生した基準電圧によりツリーを駆動する構成であるバンドギャップレギュレータと、基準電圧によってツリーを駆動する代わりにツリーを駆動する機能を有する始動回路と、始動回路の機能を有効にするため出力電流を始動回路に供給し、かつバンドギャップレギュレータの出力電圧によりアナログ的に出力電流が制御される制御電流源とを具備する。
【選択図】図1
Description
本発明は、温度などの変動にかかわらず一定の電圧を出力する基準電圧発生回路に係り、特に、より低消費電力で動作する基準電圧発生回路に関する。
温度などの変動にかかわらず一定の電圧を出力する基準電圧発生回路には、バンドギャップ型基準電圧源やバンドギャップリファレンスが多用されている。これらの回路の動作原理は、温度特性が負のバイポーラトランジスタのベースエミッタ間電圧と温度特性が正の電圧Vt(=kT/q:k,qは常数、Tは絶対温度)の合成により温度特性がゼロの電圧を出力するというものである。バンドギャップリファレンスの例として特開平10−143265号公報記載のものがある。
特開平10−143265号公報
バンドギャップ型基準電圧源では、電源投入時などに速やかに正常動作状態に移行させるため、いわゆる始動回路が付加されて使用される場合が多い。始動回路により初期的な電圧を発生させると、以降、電圧による駆動が内部で連鎖して安定状態に至る。安定状態に至ると始動回路による駆動は動作上必要なくなる。よって、このような動作後の始動電流は省電力の意味では削減すべきものと言える。
なお、上記文献には始動後の始動回路の電流を削減して省電力を図るというバンドギャップレファレンスが開示されている。しかしながら、始動電流を始動時/動作時でオンオフ制御する構成なので、基準電圧発生回路としての出力電圧が何らかの原因で乱れた場合の復帰動作が始動回路からは必ずしも生じないことも考えられ、そのような場合の基準電圧発生回路としての安定性の面で課題があるものと考えられる。
本発明は、上記の事情を考慮してなされたもので、温度などの変動にかかわらず一定の電圧を出力する基準電圧発生回路において、より低消費電力で動作しかつ安定性の優れた基準電圧発生回路を提供することを目的とする。
上記の課題を解決するため、本発明に係る基準電圧発生回路は、ツリーと、前記ツリーに電流が流れることにより発生する前記ツリー上の電圧により駆動される電流源の出力電流が入力されて基準電圧を発生するバンドギャップ型基準電圧源とを有し、かつ前記発生した基準電圧により前記ツリーを駆動する構成であるバンドギャップレギュレータと、前記基準電圧によって前記ツリーを駆動する代わりに前記ツリーを駆動する機能を有する始動回路と、前記始動回路の前記機能を有効にするため出力電流を前記始動回路に供給し、かつ前記バンドギャップレギュレータの出力電圧によりアナログ的に前記出力電流が制御される制御電流源とを具備することを特徴とする。
すなわち、始動回路がバンドギャップレギュレータを構成するツリーを駆動する機能を有しており、この駆動のための電流が制御電流源から与えられる。制御電流源はバンドギャップレギュレータの出力電圧によりアナログ的に出力電流が制御される。このような構成により、当初は、始動回路がバンドギャップレギュレータのツリーを駆動して発生させた電圧によりバンドギャップレギュレータが立ち上がる。また、その安定状態に至る途上で、バンドギャップレギュレータの出力電圧によりアナログ的に制御電流源の出力電流が減少する。
したがって、安定化後の動作時の消費電力を制御電流源の出力の減少分だけ減少させることができる。また、バンドギャップレギュレータの出力電圧によりアナログ的に制御電流源の出力電流が制御されるので、バンドギャップレギュレータが出力する電圧に何らかの要因により変動が生じた場合には、その程度に応じて始動回路が再びはたらき始めて加勢するので、より速やかな安定出力への復帰を図ることができる。
本発明に係る基準電圧発生回路によれば、バンドギャップレギュレータを構成するツリーを始動時に駆動する始動回路への電流が制御電流源から与えられ、この制御電流源はバンドギャップレギュレータの出力電圧によりアナログ的にその出力電流が制御されているので、より低消費電力となりかつ安定性に優れた動作が得られる。
本発明の実施態様として、前記制御電流源は、ソースがグラウンドレベルからみて正側の電圧に接続されたpチャネルMOSトランジスタであり、前記制御電流源の前記出力電流は、前記pチャネルMOSトランジスタのドレイン電流であり、前記制御電流源の前記出力電流を制御するため、前記バンドギャップレギュレータの前記基準電圧が発生されるノードが前記pチャネルMOSトランジスタのゲートに接続され、前記バンドギャップレギュレータの発生する前記基準電圧は、安定時に前記グラウンドレベルからみてほぼ1.2Vである、とすることができる。
基準電圧(安定化電圧)出力として正値の電圧を出力するための構成例である。ほぼ1.2Vは、シリコンのいわゆるバンドギャップ電圧に相当する電圧であるが、安定時にはこの電圧をpチャネルMOSトランジスタのゲートに供給する。このゲートにはときにより0Vから1.2Vの電圧が印加されることになる。
ここで、前記バンドギャップレギュレータの発生する前記基準電圧が前記安定時に前記pチャネルMOSトランジスタのゲートに供給されているとき、前記pチャネルMOSトランジスタのドレイン電流がほぼゼロとなるように前記pチャネルMOSトランジスタのしきい電圧が設定されているようにすることができる。このようにすれば、安定時のpチャネルMOSトランジスタのドレイン電流はほぼゼロであり、省電力上もっとも好ましい。
また、実施態様として、前記制御電流源は、ソースがグラウンドレベルからみて負側の電圧に接続されたnチャネルMOSトランジスタであり、前記制御電流源の前記出力電流は、前記nチャネルMOSトランジスタのドレイン電流であり、前記制御電流源の前記出力電流を制御するため、前記バンドギャップレギュレータの前記基準電圧が発生されるノードが前記nチャネルMOSトランジスタのゲートに接続され、前記バンドギャップレギュレータの発生する前記基準電圧は、安定時に前記グラウンドレベルからみてほぼ−1.2Vである、とすることができる。これは、基準電圧(安定化電圧)出力として負値の電圧を出力するための構成例である。電圧がマイナスになることを除けば上記と同様に考えることができる。
この場合も、前記バンドギャップレギュレータの発生する前記基準電圧が前記安定時に前記nチャネルMOSトランジスタのゲートに供給されているとき、前記nチャネルMOSトランジスタのドレイン電流がほぼゼロとなるように前記nチャネルMOSトランジスタのしきい電圧が設定されているようにすることができる。このようにすれば省電力上もっとも好ましい。
また、実施態様として、前記バンドギャップレギュレータと前記始動回路と前記制御電流源とが同一の半導体チップ上に集積されて作り込まれるようにしてもよい。このような構成によれば、機能性の優る回路を単一チップで提供できる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る基準電圧発生回路の構成を示すブロック図である。同図に示すように、この基準電圧発生回路は、バンドギャップレギュレータ11、出力端子12、始動回路13、制御電流源14を有する。
バンドギャップレギュレータ11は、ひとつのツリーと、このツリーに発生する電圧により駆動される電流源と、この電流源の出力電流が流し込まれるバンドギャップ型基準電圧源とを有し、これらによりバンドギャップ型基準電圧源に発生した基準電圧を出力端子12に出力する。また、発生した基準電圧により上記ツリーが駆動されツリーに電流が流れるように内部で接続されている。バンドギャップレギュレータ11は電源VCCとグラウンド間に電流が流れることにより動作する。
始動回路13は、電源VCCが立ち上がるとき(始動時)にバンドギャップレギュレータ11内の上記ツリーに電流が流れるように上記ツリーを一時的に駆動する回路である。始動回路13のこの機能を有効にするため制御電流源14の電流出力が始動回路13に供給される。制御電流源14は、電源VCCが立ち上がると電流を始動回路13に向けて出力する。制御電流源14の制御入力には、バンドギャップレギュレータ11の電圧出力が供給される。
このような構成による基準電圧発生回路によると、制御電流源14はバンドギャップレギュレータ11が発生する出力電圧によりアナログ的に出力電流が制御される。よって、当初は始動回路13がバンドギャップレギュレータ11内のツリーを駆動して発生させたバンドギャップレギュレータ11内の電圧によりバンドギャップレギュレータ11が立ち上がり始めるが、さらに安定状態に至る途上では、バンドギャップレギュレータ11が発生する電圧が基準電圧に達するにつれて、アナログ的に制御電流源14の出力電流が減少する。したがって、安定化後の動作時の消費電力を制御電流源14の出力の減少分だけ減少させることができる。また、バンドギャップレギュレータ11が出力する電圧が何らかの外部的要因により低下した場合には、その程度に応じて制御電流源14および始動回路13が再びはたらき始めて加勢するので、より速やかな安定出力への復帰を図ることができる。
図2は、図1に示した構成の具体的な回路図の例を示す図である。図2において、図1に示した構成要素に相当する構成要素には同一符号を付してある。すなわち、制御電流源14にはpチャネルMOSトランジスタQ9を用い、始動回路13はバイポーラトランジスタQ1、Q4、抵抗R2から構成している。バンドギャップレギュレータ11は、バンドギャップ型基準電圧源11aとツリー11bとからなる。バンドギャップ型基準電圧源11aは、電流源としてのバイポーラトランジスタQ3と、この電流源から電流を供給されて基準電圧を発生するバイポーラトランジスタQ6、Q7、Q8、抵抗R5、R6、R8で構成される回路とからなる。ツリー11bは、上記バイポーラトランジスタQ3とカレントミラー回路を構成するバイポーラトランジスタQ2と、これに接続されたバイポーラトランジスタQ5および抵抗R3とを有する。
始動回路13のトランジスタQ1はダイオード接続されこれに直列に抵抗R2が接続される。電源VCCが立ち上がり、MOSトランジスタQ9のドレインからトランジスタQ1および抵抗R2に電流Idが供給されると、トランジスタQ1のベース・コレクタに電圧が生じこの電圧によりトランジスタQ4がオン状態となる。これによりツリー11bが駆動されるがこのときツリー11bの電流経路は、Q2→Q4→R3である。このツリー11bの駆動によりQ2のベース・コレクタに電圧が発生し、これによりカレントミラー回路の一方のトランジスタでありかつバンドギャップ型基準電圧源11aの電流源であるQ3ではそのコレクタから電流が出力される。
Q3のコレクタからの電流によりQ6、Q7、Q8、R5、R6、R8で構成される回路では基準電圧を発生する。ここで、Q7のエミッタサイズはN倍とされている。出力端子12の電圧は当初0Vであるが、Q3からの上記電流によりVbeQ8+R5・IcQ7の電圧が発生する。この電圧は、R5とR6が等しく、VbeQ6とVbeQ8が等しく、かつトランジスタのコレクタ電流とエミッタ電流が等しいという条件のもとで計算するとVbeQ8+Vt(lnN・R5/R8)と算出することができる。なお、Vt=kT/q(kはボルツマン定数、qは電子の電荷、Tは絶対温度)、Vbeはベースエミッタ間電圧、Icはコレクタ電流である。VbeQ8+Vt(lnN・R5/R8)の形から、この電圧は、温度特性が負のものと正のものとの和であり、NおよびR5/R8を適当に設定することで温度変化などで変動しない高精度のものとなることがわかる。具体的にはこの電圧は例えばほぼ1.2Vと設定することができる。
出力端子12にこのような基準電圧が発生すると、この基準電圧にベースが接続されたQ5がオンし、さらにQ5に差動接続しているQ4がオフする。以降は、Q5のオンによるツリー11bの電流経路の確立により、以上説明したような出力端子12での電圧出力が継続する。出力端子12に発生する電圧は、すなわち始動時には、0Vから例えば1.2Vに上昇して安定する。
制御電流源14であるMOSトランジスタQ9は、このような出力端子12の電圧変化により、当初はソース・ドレイン間へのVCCの印加でオン状態となり、出力端子12の出力安定時に至って最初のオン状態よりはドレイン電流Idが減少する。これは、ゲート・ソース間電圧Vgsが減少することによるMOSトランジスタとしての特性である。このようにMOSトランジスタQ9のドレイン電流Idは基準電圧発生回路としての安定時(通常動作時)には減少する。その際に、安定時の出力端子12の電圧がMOSトランジスタQ9にゲートに供給されるときほぼこれをオフ状態にするようにMOSトランジスタQ9のしきい電圧が設定されていると、電力削減上はもっとも好ましいことになる。MOSトランジスタのしきい電圧の設定は一般に製造プロセスを制御することにより可能である。
参考までに、一般に飽和領域で動作するMOSトランジスタのドレイン電流Idは、Id=(1/2)×μ×Cox×(W/L)×(Vgs−Vth)2と表わすことができる。ここで、μはキャリア移動度、Coxは単位面積あたりのゲート容量、Wはゲート幅、Lはチャネル長、Vthはしきい電圧である。安定時の出力端子12の電圧が1.2Vでありかつ電源電圧VCC=5Vであることを想定すると、安定時にMOSトランジスタQ9をほぼオフ状態にするためのMOSトランジスタQ9のしきい電圧Vthは3.8Vとなる。実際にはVCCがばらつくことを考慮し余裕をみて設定することが好ましい。
また、MOSトランジスタQ9のインピーダンスの変化という観点から以下のことが言える。一般にMOSトランジスタのソース・ドレイン間のインピーダンスzは、z=1/gm=1/(∂Id/∂Vgs)=L/(μ×Cox×W×(Vgs−Vth))と表わすことができる。ここでgmは相互コンダクタンスである。よって、出力電圧の安定化以降のインピーダンスを大きくしてドレイン電流を小さくするためには、Wを小またはLを大とするように素子(デバイス)設計しておくことが考えられる。
図2の回路図における各トランジスタの具体的な動作時電流値は、応用する機器に応じて各様に決めることができる。最近では携帯機器を中心にごく少ない消費電力で基準電圧を発生させる回路のニーズがあり、その場合には図2に示す回路全体で例えば数μAとなるような設計もあり得る。いずれにしても、MOSトランジスタQ9が安定時にはほぼ電流を出力しないようになっていると、全体としての電力削減量は20%程度にはなり得る。
なお、以上説明した図2の構成では、トランジスタQ1、Q4、Q5、Q2、Q3にNPN型またはPNP型のバイポーラトランジスタを使用しているが、それぞれ、代わりにnチャネルMOSトランジスタまたはpチャネルMOSトランジスタを使用することもできる。このような変形がされた場合、図2に示す回路の場合いずれも、例えばBiCMOSプロセスを使用すれば単一のチップ上にこの基準電圧発生回路全体を集積して作り込むことが可能である。
図5、図6は、それぞれ図1、図2に示した構成または回路に対する比較例を示す図である。図5、図6において図1、図2に示した構成要素と同一相当のものには同一符号を付してある。上記の図1、図2における説明からわかるように、図5、図6に示すよう構成では、制御電流源14の代わりに単なる電流源14Aが設けられることにより、電源VCCが立ち上がれば常時、電流源14Aからの電流が流れる。よって図1、図2に示した本発明の実施形態に比較して消費電力が大きい。
図3は、図1に示した実施形態とは異なる本発明の実施形態に係る基準電圧発生回路の構成を示すブロック図である。同図に示すように、この基準電圧発生回路は、バンドギャップレギュレータ21、出力端子22、始動回路23、制御電流源24を有する。図1に示したものとの違いは、電源電圧(=VEE)が負である場合に対応したことである。バンドギャップレギュレータ21、始動回路23、および制御電流源24の機能および動作については、電源電圧が負であることを除けばそれぞれ図1に示したバンドギャップレギュレータ11、始動回路13、制御電流源14と同様である。したがって、図1に示した実施形態と同様の効果が得られる。
図4は、図3に示した構成の具体的な回路図の例を示す図である。図4において、図3に示した構成要素に相当する構成要素には同一符号を付してある。ここでバンドギャップレギュレータ21は、バンドギャップ型基準電圧源21aとツリー21bとからなる。素子レベルでは、図2に示した素子に相当する素子には同文字の小文字の符号を与えてある。すなわち、pチャネルMOSトランジスタQ9がnチャネルMOSトランジスタq9に、各NPNトランジスタが各PNPトランジスタに、各PNPトランジスタが各NPNトランジスタにそれぞれ置き換わっている。図4に示す構成は、図2における正電源VCCを負電源VEEに置き換えて動作として同様である。出力端子22に出力される安定時の電圧は例えば−1.2Vと設定することができる。また、図2で説明したその他の特徴、変形、説明なども同様である。
11,21…バンドギャップレギュレータ、11a,21a…バンドギャップ型基準電圧源、11b,21b…ツリー、12,22…出力端子、13,23…始動回路、14,24…制御電流源、14A…電流源。
Claims (6)
- ツリーと、前記ツリーに電流が流れることにより発生する前記ツリー上の電圧により駆動される電流源の出力電流が入力されて基準電圧を発生するバンドギャップ型基準電圧源とを有し、かつ前記発生した基準電圧により前記ツリーを駆動する構成であるバンドギャップレギュレータと、
前記基準電圧によって前記ツリーを駆動する代わりに前記ツリーを駆動する機能を有する始動回路と、
前記始動回路の前記機能を有効にするため出力電流を前記始動回路に供給し、かつ前記バンドギャップレギュレータの出力電圧によりアナログ的に前記出力電流が制御される制御電流源と
を具備することを特徴とする基準電圧発生回路。 - 前記制御電流源が、ソースがグラウンドレベルからみて正側の電圧に接続されたpチャネルMOSトランジスタであり、
前記制御電流源の前記出力電流が、前記pチャネルMOSトランジスタのドレイン電流であり、
前記制御電流源の前記出力電流を制御するため、前記バンドギャップレギュレータの前記基準電圧が発生されるノードが前記pチャネルMOSトランジスタのゲートに接続され、
前記バンドギャップレギュレータの発生する前記バンドギャップレギュレータの出力電圧が、安定時に前記グラウンドレベルからみてほぼ1.2Vであること
を特徴とする請求項1記載の基準電圧発生回路。 - 前記制御電流源が、ソースがグラウンドレベルからみて負側の電圧に接続されたnチャネルMOSトランジスタであり、
前記制御電流源の前記出力電流が、前記nチャネルMOSトランジスタのドレイン電流であり、
前記制御電流源の前記出力電流を制御するため、前記バンドギャップレギュレータの前記基準電圧が発生されるノードが前記nチャネルMOSトランジスタのゲートに接続され、
前記バンドギャップレギュレータの発生する前記基準電圧が、安定時に前記グラウンドレベルからみてほぼ−1.2Vであること
を特徴とする請求項1記載の基準電圧発生回路。 - 前記バンドギャップレギュレータの発生する前記基準電圧が前記安定時に前記pチャネルMOSトランジスタのゲートに供給されているとき、前記pチャネルMOSトランジスタのドレイン電流がほぼゼロとなるように前記pチャネルMOSトランジスタのしきい電圧が設定されていることを特徴とする請求項2記載の基準電圧発生回路。
- 前記バンドギャップレギュレータの発生する前記基準電圧が前記安定時に前記nチャネルMOSトランジスタのゲートに供給されているとき、前記nチャネルMOSトランジスタのドレイン電流がほぼゼロとなるように前記nチャネルMOSトランジスタのしきい電圧が設定されていることを特徴とする請求項3記載の基準電圧発生回路。
- 前記バンドギャップレギュレータと前記始動回路と前記制御電流源とが同一の半導体チップ上に集積されて作り込まれていることを特徴とする請求項1記載の基準電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003393527A JP2005157616A (ja) | 2003-11-25 | 2003-11-25 | 基準電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003393527A JP2005157616A (ja) | 2003-11-25 | 2003-11-25 | 基準電圧発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005157616A true JP2005157616A (ja) | 2005-06-16 |
Family
ID=34719863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003393527A Pending JP2005157616A (ja) | 2003-11-25 | 2003-11-25 | 基準電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005157616A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011170455A (ja) * | 2010-02-16 | 2011-09-01 | Rohm Co Ltd | 基準電圧回路 |
CN114138049A (zh) * | 2021-12-01 | 2022-03-04 | 上海瓴瑞微电子有限公司 | 用于基准电压源的启动电路及基准电压源 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5896317A (ja) * | 1981-12-02 | 1983-06-08 | Oki Electric Ind Co Ltd | 基準電圧発生回路 |
JPS63263509A (ja) * | 1987-04-21 | 1988-10-31 | Nec Corp | 基準電圧発生回路 |
JPH10143265A (ja) * | 1996-11-14 | 1998-05-29 | Nec Corp | 始動回路を有するバンドギャップリファレンス回路 |
-
2003
- 2003-11-25 JP JP2003393527A patent/JP2005157616A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5896317A (ja) * | 1981-12-02 | 1983-06-08 | Oki Electric Ind Co Ltd | 基準電圧発生回路 |
JPS63263509A (ja) * | 1987-04-21 | 1988-10-31 | Nec Corp | 基準電圧発生回路 |
JPH10143265A (ja) * | 1996-11-14 | 1998-05-29 | Nec Corp | 始動回路を有するバンドギャップリファレンス回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011170455A (ja) * | 2010-02-16 | 2011-09-01 | Rohm Co Ltd | 基準電圧回路 |
CN114138049A (zh) * | 2021-12-01 | 2022-03-04 | 上海瓴瑞微电子有限公司 | 用于基准电压源的启动电路及基准电压源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3678692B2 (ja) | バンドギャップ基準電圧回路 | |
US7215183B2 (en) | Reference voltage generator circuit | |
US8093881B2 (en) | Reference voltage generation circuit with start-up circuit | |
JP2007305010A (ja) | 基準電圧生成回路 | |
US20060125460A1 (en) | Reference current generator | |
US10739801B2 (en) | Band-gap reference circuit | |
KR102537312B1 (ko) | 기준 전압 회로 및 반도체 장치 | |
JP6100931B1 (ja) | 基準電圧発生回路 | |
JP4714353B2 (ja) | 基準電圧回路 | |
JP4477373B2 (ja) | 定電流回路 | |
KR101637269B1 (ko) | 밴드 갭 기준 전압 회로 | |
JP7173915B2 (ja) | 電源回路 | |
JP4374388B2 (ja) | 電圧制御回路 | |
JP2005157616A (ja) | 基準電圧発生回路 | |
JP5712624B2 (ja) | 基準電圧回路 | |
JP2002074967A (ja) | 降圧電源回路 | |
JP2006260209A (ja) | 電圧制御電圧源 | |
JP2007142698A (ja) | スタートアップ回路 | |
JP2637294B2 (ja) | センスアンプ回路 | |
JP2006313438A (ja) | 基準電圧生成回路 | |
JP4249599B2 (ja) | 基準電圧回路 | |
CN115185329B (zh) | 一种带隙基准结构 | |
KR20040084176A (ko) | 전류 기준회로 | |
JP4018561B2 (ja) | 起動回路 | |
JP2010165071A (ja) | 定電圧電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |